JPH08339308A - デジタル処理装置 - Google Patents
デジタル処理装置Info
- Publication number
- JPH08339308A JPH08339308A JP7169230A JP16923095A JPH08339308A JP H08339308 A JPH08339308 A JP H08339308A JP 7169230 A JP7169230 A JP 7169230A JP 16923095 A JP16923095 A JP 16923095A JP H08339308 A JPH08339308 A JP H08339308A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- power
- processing unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 外付け部品を必要とすることなく、異常発生
時の暴走を防止しうるシングルチップマイクロコンピュ
ータ等を実現する。これにより、マイクロコンピュータ
等ならびにこれを含む自動車及び産業用機械等の異常発
生時における事故及び部品の損傷等を防止し、システム
の信頼性を高める。 【構成】 マイクロコンピュータＭＣＵ等に、ウォッチ
ドッグタイマからの異常検出信号ＴＤあるいは中央処理
装置からの命令による完全停止制御レジスタＲＳＴＰの
書き込みを受けて選択的に内部信号ＣＧをロウレベルに
固定しクロック生成回路ＣＬＫＧの動作を停止してマイ
クロコンピュータ等を完全停止状態とするクロックコン
トローラＣＬＫＣを設けるとともに、この完全停止状態
の解除を、電源再投入時のパワーオンリセット信号ＰＯ
Ｒによってのみ可能とする。
時の暴走を防止しうるシングルチップマイクロコンピュ
ータ等を実現する。これにより、マイクロコンピュータ
等ならびにこれを含む自動車及び産業用機械等の異常発
生時における事故及び部品の損傷等を防止し、システム
の信頼性を高める。 【構成】 マイクロコンピュータＭＣＵ等に、ウォッチ
ドッグタイマからの異常検出信号ＴＤあるいは中央処理
装置からの命令による完全停止制御レジスタＲＳＴＰの
書き込みを受けて選択的に内部信号ＣＧをロウレベルに
固定しクロック生成回路ＣＬＫＧの動作を停止してマイ
クロコンピュータ等を完全停止状態とするクロックコン
トローラＣＬＫＣを設けるとともに、この完全停止状態
の解除を、電源再投入時のパワーオンリセット信号ＰＯ
Ｒによってのみ可能とする。
Description
【０００１】
【産業上の利用分野】この発明はデジタル処理装置に関
し、例えば、自動車や産業用機械等に組み込まれるシン
グルチップマイクロコンピュータならびにその異常発生
時における信頼性の向上に利用して特に有効な技術に関
するものである。
し、例えば、自動車や産業用機械等に組み込まれるシン
グルチップマイクロコンピュータならびにその異常発生
時における信頼性の向上に利用して特に有効な技術に関
するものである。
【０００２】
【従来の技術】中央処理装置やメモリ及びアナログディ
ジタル変換回路等の各種モジュールを内蔵するシングル
チップマイクロコンピュータがあり、このようなマイク
ロコンピュータを組み込んだ自動車及び産業用機械等が
ある。これらの応用分野では、何らかの異常が発生した
ときでもその影響がシステム全般に波及するのを防止す
るいわゆるフェイルセーフ機能が重要視され、マイクロ
コンピュータには、異常を検出しその動作を停止するウ
ォッチドッグタイマ等が設けられる。
ジタル変換回路等の各種モジュールを内蔵するシングル
チップマイクロコンピュータがあり、このようなマイク
ロコンピュータを組み込んだ自動車及び産業用機械等が
ある。これらの応用分野では、何らかの異常が発生した
ときでもその影響がシステム全般に波及するのを防止す
るいわゆるフェイルセーフ機能が重要視され、マイクロ
コンピュータには、異常を検出しその動作を停止するウ
ォッチドッグタイマ等が設けられる。
【０００３】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータにおいて、ウォッチドッグタイマから出力される
異常検出信号はいわゆる通常リセットの発生条件として
用いられ、マイクロコンピュータつまりその中央処理装
置は、リセットによる異常検出信号の回復を受けて動作
を再開する。このため、ウォッチドッグタイマによる異
常検出の条件が回復しない場合には、システムが言わば
暴走状態となり、特に自動車及び産業用機械等において
は最悪人命を傷つけあるいはモータ等の部品を損傷させ
るような重大結果を招くおそれがある。また、これに対
処するため、外部端子から継続してリセット信号を入力
する方法も考えられるが、マイクロコンピュータに対し
て外付け部品が必要となり、シングルチップ化の効果が
損なわれる。
ュータにおいて、ウォッチドッグタイマから出力される
異常検出信号はいわゆる通常リセットの発生条件として
用いられ、マイクロコンピュータつまりその中央処理装
置は、リセットによる異常検出信号の回復を受けて動作
を再開する。このため、ウォッチドッグタイマによる異
常検出の条件が回復しない場合には、システムが言わば
暴走状態となり、特に自動車及び産業用機械等において
は最悪人命を傷つけあるいはモータ等の部品を損傷させ
るような重大結果を招くおそれがある。また、これに対
処するため、外部端子から継続してリセット信号を入力
する方法も考えられるが、マイクロコンピュータに対し
て外付け部品が必要となり、シングルチップ化の効果が
損なわれる。
【０００４】この発明の目的は、外付け部品を必要とす
ることなく、異常発生時の暴走を防止しうるシングルチ
ップマイクロコンピュータ等のデジタル処理装置を提供
することにある。この発明の他の目的は、シングルチッ
プマイクロコンピュータ等ならびにこれを含む自動車及
び産業用機械等の異常発生時における事故及び部品の損
傷等を防止し、システムの信頼性を高めることにある。
ることなく、異常発生時の暴走を防止しうるシングルチ
ップマイクロコンピュータ等のデジタル処理装置を提供
することにある。この発明の他の目的は、シングルチッ
プマイクロコンピュータ等ならびにこれを含む自動車及
び産業用機械等の異常発生時における事故及び部品の損
傷等を防止し、システムの信頼性を高めることにある。
【０００５】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、自動車や産業用機械等に組み
込まれるシングルチップマイクロコンピュータ等に、ウ
ォッチドッグタイマによる異常検出あるいは中央処理装
置からの命令による所定レジスタの書き込みを受けて選
択的にクロック生成回路の動作を停止し、マイクロコン
ピュータ等を完全停止状態とするためのクロックコント
ローラを設けるとともに、この完全停止状態の解除を、
電源再投入時のパワーオンリセット信号によってのみ可
能とする。
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、自動車や産業用機械等に組み
込まれるシングルチップマイクロコンピュータ等に、ウ
ォッチドッグタイマによる異常検出あるいは中央処理装
置からの命令による所定レジスタの書き込みを受けて選
択的にクロック生成回路の動作を停止し、マイクロコン
ピュータ等を完全停止状態とするためのクロックコント
ローラを設けるとともに、この完全停止状態の解除を、
電源再投入時のパワーオンリセット信号によってのみ可
能とする。
【０００７】
【作用】上記手段によれば、異常発生時には、動作電源
が切断再投入されるまでの間、マイクロコンピュータ等
の動作を完全停止できるため、外付け部品を必要とする
ことなく、異常発生時の暴走を防止しうるマイクロコン
ピュータ等のデジタル処理装置を実現することができ
る。この結果、シングルチップマイクロコンピュータ等
ならびにこれを含む自動車及び産業用機械等の異常発生
時における事故及び部品の損傷等を防止し、システムの
信頼性を高めることができる。
が切断再投入されるまでの間、マイクロコンピュータ等
の動作を完全停止できるため、外付け部品を必要とする
ことなく、異常発生時の暴走を防止しうるマイクロコン
ピュータ等のデジタル処理装置を実現することができ
る。この結果、シングルチップマイクロコンピュータ等
ならびにこれを含む自動車及び産業用機械等の異常発生
時における事故及び部品の損傷等を防止し、システムの
信頼性を高めることができる。
【０００８】
【実施例】図１には、この発明が適用されたシングルチ
ップマイクロコンピュータＭＣＵの一実施例のブロック
構成図が示されている。また、図２には、図１のマイク
ロコンピュータＭＣＵに含まれるクロックコントローラ
ＣＬＫＣの一実施例の回路構成図が示されている。さら
に、図３には、図１のマイクロコンピュータＭＣＵの一
実施例の状態遷移図が示され、図４には、その一実施例
の遷移条件図が示されている。これらの図をもとに、こ
の実施例のマイクロコンピュータＭＣＵ及びクロックコ
ントローラＣＬＫＣの構成及び動作ならびにその特徴に
ついて説明する。なお、図２の各回路素子ならびに図１
の各ブロックを構成する回路素子は、公知のＭＯＳＦＥ
Ｔ（金属酸化物半導体型電界効果トランジスタ。この明
細書では、ＭＯＳＦＥＴをして絶縁ゲート型電界効果ト
ランジスタの総称とする）集積回路の製造技術により、
単結晶シリコンのような１個の半導体基板上に形成され
る。また、この実施例のシングルチップマイクロコンピ
ュータＭＣＵは、自動車又は産業用機械等に組み込ま
れ、その制御装置として機能する。
ップマイクロコンピュータＭＣＵの一実施例のブロック
構成図が示されている。また、図２には、図１のマイク
ロコンピュータＭＣＵに含まれるクロックコントローラ
ＣＬＫＣの一実施例の回路構成図が示されている。さら
に、図３には、図１のマイクロコンピュータＭＣＵの一
実施例の状態遷移図が示され、図４には、その一実施例
の遷移条件図が示されている。これらの図をもとに、こ
の実施例のマイクロコンピュータＭＣＵ及びクロックコ
ントローラＣＬＫＣの構成及び動作ならびにその特徴に
ついて説明する。なお、図２の各回路素子ならびに図１
の各ブロックを構成する回路素子は、公知のＭＯＳＦＥ
Ｔ（金属酸化物半導体型電界効果トランジスタ。この明
細書では、ＭＯＳＦＥＴをして絶縁ゲート型電界効果ト
ランジスタの総称とする）集積回路の製造技術により、
単結晶シリコンのような１個の半導体基板上に形成され
る。また、この実施例のシングルチップマイクロコンピ
ュータＭＣＵは、自動車又は産業用機械等に組み込ま
れ、その制御装置として機能する。
【０００９】図１において、この実施例のマイクロコン
ピュータＭＣＵは、いわゆるストアドプログラム方式の
中央処理装置ＣＰＵをその基本構成要素とする。中央処
理装置ＣＰＵには、特に制限されないが、内部バスＩＢ
ＵＳを介してリードオンリーメモリＲＯＭ，ランダムア
クセスメモリＲＡＭ，アナログディジタル変換回路Ａ／
Ｄ，ウォッチドッグタイマＷＤＴ，タイマー回路ＴＩＭ
及びシリアルコミュニケーションインターフェイスＳＣ
Ｉが結合される。また、中央処理装置ＣＰＵを含むマイ
クロコンピュータＭＣＵの各部には、クロック生成回路
ＣＬＫＧから所定のクロック信号ＣＬＫが供給され、マ
イクロコンピュータＭＣＵは、さらに、クロック生成回
路ＣＬＫＧの動作を制御するためのクロックコントロー
ラＣＬＫＣと、電源投入時にマイクロコンピュータＭＣ
Ｕの各部を初期状態にリセットするためのパワーオンリ
セット回路ＰＯＲとを備える。
ピュータＭＣＵは、いわゆるストアドプログラム方式の
中央処理装置ＣＰＵをその基本構成要素とする。中央処
理装置ＣＰＵには、特に制限されないが、内部バスＩＢ
ＵＳを介してリードオンリーメモリＲＯＭ，ランダムア
クセスメモリＲＡＭ，アナログディジタル変換回路Ａ／
Ｄ，ウォッチドッグタイマＷＤＴ，タイマー回路ＴＩＭ
及びシリアルコミュニケーションインターフェイスＳＣ
Ｉが結合される。また、中央処理装置ＣＰＵを含むマイ
クロコンピュータＭＣＵの各部には、クロック生成回路
ＣＬＫＧから所定のクロック信号ＣＬＫが供給され、マ
イクロコンピュータＭＣＵは、さらに、クロック生成回
路ＣＬＫＧの動作を制御するためのクロックコントロー
ラＣＬＫＣと、電源投入時にマイクロコンピュータＭＣ
Ｕの各部を初期状態にリセットするためのパワーオンリ
セット回路ＰＯＲとを備える。
【００１０】ウォッチドッグタイマＷＤＴには、中央処
理装置ＣＰＵから内部信号ＰＲが供給され、その出力信
号つまり異常検出信号ＴＤは、クロックコントローラＣ
ＬＫＣに供給される。また、クロック生成回路ＣＬＫＧ
の一方の入力端子は、外部端子ＥＸＴＡＬを介して水晶
発振子ＸＴＡＬの一方の電極に結合され、その他方の入
力端子には、クロックコントローラＣＬＫＣのクロック
出力信号ＣＧが供給される。水晶発振子ＸＴＡＬの他方
の電極は、外部端子ＸＴＡＬを介してクロックコントロ
ーラＣＬＫＣに結合される。パワーオンリセット回路Ｐ
ＯＲには、外部端子ＶＣＣ及びＶＳＳを介してシングル
チップマイクロコンピュータＭＣＵの動作電源となる電
源電圧ＶＣＣ及び接地電位ＶＳＳがそれぞれ供給され、
その出力信号つまりパワーオンリセット信号ＰＯＲは、
クロックコントローラＣＬＫＣに供給される。クロック
コントローラＣＬＫＣには、さらに中央処理装置ＣＰＵ
から完全停止制御レジスタＲＳＴＰ（第１のレジスタ）
の出力信号ＲＳＴＰならびにモード制御レジスタＲＣＭ
Ｄ（第２のレジスタ）の出力信号ＲＣＭＤが供給され、
その出力信号つまり通常リセット信号ＲＳは、中央処理
装置ＣＰＵを含むマイクロコンピュータＭＣＵの各部に
供給される。
理装置ＣＰＵから内部信号ＰＲが供給され、その出力信
号つまり異常検出信号ＴＤは、クロックコントローラＣ
ＬＫＣに供給される。また、クロック生成回路ＣＬＫＧ
の一方の入力端子は、外部端子ＥＸＴＡＬを介して水晶
発振子ＸＴＡＬの一方の電極に結合され、その他方の入
力端子には、クロックコントローラＣＬＫＣのクロック
出力信号ＣＧが供給される。水晶発振子ＸＴＡＬの他方
の電極は、外部端子ＸＴＡＬを介してクロックコントロ
ーラＣＬＫＣに結合される。パワーオンリセット回路Ｐ
ＯＲには、外部端子ＶＣＣ及びＶＳＳを介してシングル
チップマイクロコンピュータＭＣＵの動作電源となる電
源電圧ＶＣＣ及び接地電位ＶＳＳがそれぞれ供給され、
その出力信号つまりパワーオンリセット信号ＰＯＲは、
クロックコントローラＣＬＫＣに供給される。クロック
コントローラＣＬＫＣには、さらに中央処理装置ＣＰＵ
から完全停止制御レジスタＲＳＴＰ（第１のレジスタ）
の出力信号ＲＳＴＰならびにモード制御レジスタＲＣＭ
Ｄ（第２のレジスタ）の出力信号ＲＣＭＤが供給され、
その出力信号つまり通常リセット信号ＲＳは、中央処理
装置ＣＰＵを含むマイクロコンピュータＭＣＵの各部に
供給される。
【００１１】ここで、中央処理装置ＣＰＵは、リードオ
ンリーメモリＲＯＭに格納されたユーザプログラムに従
ってステップ動作し、所定の演算処理を実行するととも
に、マイクロコンピュータの各部を制御・統括する。こ
の実施例において、中央処理装置ＣＰＵは、命令により
書き込み可能な完全停止制御レジスタ及びモード制御レ
ジスタを備え、その出力信号ＲＳＴＰ及びＲＣＭＤは、
前述のように、クロックコントローラＣＬＫＣに供給さ
れる。また、中央処理装置ＣＰＵのプログラム実行状況
を示す内部信号ＰＲは、ウォッチドッグタイマＷＤＴに
よって常時モニタされ、マイクロコンピュータＭＣＵの
異常検出に供される。
ンリーメモリＲＯＭに格納されたユーザプログラムに従
ってステップ動作し、所定の演算処理を実行するととも
に、マイクロコンピュータの各部を制御・統括する。こ
の実施例において、中央処理装置ＣＰＵは、命令により
書き込み可能な完全停止制御レジスタ及びモード制御レ
ジスタを備え、その出力信号ＲＳＴＰ及びＲＣＭＤは、
前述のように、クロックコントローラＣＬＫＣに供給さ
れる。また、中央処理装置ＣＰＵのプログラム実行状況
を示す内部信号ＰＲは、ウォッチドッグタイマＷＤＴに
よって常時モニタされ、マイクロコンピュータＭＣＵの
異常検出に供される。
【００１２】次に、リードオンリーメモリＲＯＭは、例
えば所定の記憶容量を有するマスクＲＯＭ等からなり、
中央処理装置ＣＰＵの制御に必要なプログラムや固定デ
ータを格納する。また、ランダムアクセスメモリＲＡＭ
は、例えば所定の記憶容量を有するスタティック型ＲＡ
Ｍ等からなり、中央処理装置ＣＰＵの演算結果や制御デ
ータ等を一時的に格納する。さらに、アナログディジタ
ル変換回路Ａ／Ｄは、外部の各種センサから入力される
アナログ入力信号を所定ビットのディジタル信号に変換
し、内部バスＩＢＵＳを介して中央処理装置ＣＰＵ等に
伝達する。タイマー回路ＴＩＭは、クロック発生回路Ｃ
ＰＧから供給されるクロック信号に従って時間計時を行
い、シリアルコミュニケーションインターフェイスＳＣ
Ｉは、例えばマイクロコンピュータの外部に結合された
シリアル入出力装置とランダムアクセスメモリＲＡＭと
の間の高速データ転送をサポートする。
えば所定の記憶容量を有するマスクＲＯＭ等からなり、
中央処理装置ＣＰＵの制御に必要なプログラムや固定デ
ータを格納する。また、ランダムアクセスメモリＲＡＭ
は、例えば所定の記憶容量を有するスタティック型ＲＡ
Ｍ等からなり、中央処理装置ＣＰＵの演算結果や制御デ
ータ等を一時的に格納する。さらに、アナログディジタ
ル変換回路Ａ／Ｄは、外部の各種センサから入力される
アナログ入力信号を所定ビットのディジタル信号に変換
し、内部バスＩＢＵＳを介して中央処理装置ＣＰＵ等に
伝達する。タイマー回路ＴＩＭは、クロック発生回路Ｃ
ＰＧから供給されるクロック信号に従って時間計時を行
い、シリアルコミュニケーションインターフェイスＳＣ
Ｉは、例えばマイクロコンピュータの外部に結合された
シリアル入出力装置とランダムアクセスメモリＲＡＭと
の間の高速データ転送をサポートする。
【００１３】一方、ウォッチドッグタイマＷＤＴは、中
央処理装置ＣＰＵから出力される内部信号ＰＲをモニタ
し、この内部信号ＰＲが所定時間を超えて形成されない
ことを受けて、言い換えるならば中央処理装置ＣＰＵに
よる命令フェッチが長期間にわたって行われないことを
受けて中央処理装置つまりはマイクロコンピュータの異
常を検出して、その出力信号つまり異常検出信号ＴＤを
選択的にハイレベルとする。また、パワーオンリセット
回路ＰＯＲは、外部端子ＶＣＣ及びＶＳＳを介して供給
される電源電圧ＶＣＣ及び接地電位ＶＳＳの電位をモニ
タし、動作電源が投入された当初において、その出力信
号つまりパワーオンリセット信号ＰＯＲを所定期間だけ
一時的にハイレベルとする。ウォッチドッグタイマＷＤ
Ｔによる異常検出信号ＴＤ及びパワーオンリセット回路
ＰＯＲによるパワーオンリセット信号ＰＯＲは、クロッ
クコントローラＣＬＫＣに供給される。
央処理装置ＣＰＵから出力される内部信号ＰＲをモニタ
し、この内部信号ＰＲが所定時間を超えて形成されない
ことを受けて、言い換えるならば中央処理装置ＣＰＵに
よる命令フェッチが長期間にわたって行われないことを
受けて中央処理装置つまりはマイクロコンピュータの異
常を検出して、その出力信号つまり異常検出信号ＴＤを
選択的にハイレベルとする。また、パワーオンリセット
回路ＰＯＲは、外部端子ＶＣＣ及びＶＳＳを介して供給
される電源電圧ＶＣＣ及び接地電位ＶＳＳの電位をモニ
タし、動作電源が投入された当初において、その出力信
号つまりパワーオンリセット信号ＰＯＲを所定期間だけ
一時的にハイレベルとする。ウォッチドッグタイマＷＤ
Ｔによる異常検出信号ＴＤ及びパワーオンリセット回路
ＰＯＲによるパワーオンリセット信号ＰＯＲは、クロッ
クコントローラＣＬＫＣに供給される。
【００１４】クロックコントローラＣＬＫＣは、図２に
示されるように、いわゆるセットリセット型のフリップ
フロップＦＦ１を含む。このフリップフロップＦＦ１の
セット入力端子Ｓには、オア（ＯＲ）ゲートＯＧ１の出
力信号が供給され、そのリセット入力端子には、パワー
オンリセット回路ＰＯＲからパワーオンリセット信号Ｐ
ＯＲが供給される。フリップフロップＦＦ１の反転出力
信号ＱＢは、アンド（ＡＮＤ）ゲートＡＧ１の一方の入
力端子に供給され、このアンドゲートＡＧ１の他方の入
力端子は、外部端子ＸＴＡＬを介して水晶発振子ＸＴＡ
Ｌの一方の電極に結合される。アンドゲートＡＧ１の出
力信号は、クロック出力信号ＣＧとしてクロック生成回
路ＣＬＫＧの一方の入力端子に供給される。
示されるように、いわゆるセットリセット型のフリップ
フロップＦＦ１を含む。このフリップフロップＦＦ１の
セット入力端子Ｓには、オア（ＯＲ）ゲートＯＧ１の出
力信号が供給され、そのリセット入力端子には、パワー
オンリセット回路ＰＯＲからパワーオンリセット信号Ｐ
ＯＲが供給される。フリップフロップＦＦ１の反転出力
信号ＱＢは、アンド（ＡＮＤ）ゲートＡＧ１の一方の入
力端子に供給され、このアンドゲートＡＧ１の他方の入
力端子は、外部端子ＸＴＡＬを介して水晶発振子ＸＴＡ
Ｌの一方の電極に結合される。アンドゲートＡＧ１の出
力信号は、クロック出力信号ＣＧとしてクロック生成回
路ＣＬＫＧの一方の入力端子に供給される。
【００１５】オアゲートＯＧ１の一方の入力端子には、
中央処理装置ＣＰＵの完全停止制御レジスタＲＳＴＰの
出力信号ＲＳＴＰが供給され、その他方の入力端子に
は、ウォッチドッグタイマＷＤＴからＮチャンネルＭＯ
ＳＦＥＴＮ１を介して異常検出信号ＴＤが供給される。
異常検出信号ＴＤは、さらにＮチャンネルＭＯＳＦＥＴ
Ｎ２を介してオアゲートＯＧ２の一方の入力端子に供給
される。オアゲートＯＧ２の他方の入力端子には、外部
端子ＲＳＴを介してリセット信号ＲＳＴが供給され、そ
の出力信号は通常リセット信号ＲＳとしてマイクロコン
ピュータＭＣＵの各部に供給される。ＭＯＳＦＥＴＮ１
のゲートには、中央処理装置ＣＰＵのモード制御レジス
タＲＣＭＤの出力信号ＲＣＭＤが供給され、ＭＯＳＦＥ
ＴＮ２のゲートには、そのインバータＶ１による反転信
号が供給される。
中央処理装置ＣＰＵの完全停止制御レジスタＲＳＴＰの
出力信号ＲＳＴＰが供給され、その他方の入力端子に
は、ウォッチドッグタイマＷＤＴからＮチャンネルＭＯ
ＳＦＥＴＮ１を介して異常検出信号ＴＤが供給される。
異常検出信号ＴＤは、さらにＮチャンネルＭＯＳＦＥＴ
Ｎ２を介してオアゲートＯＧ２の一方の入力端子に供給
される。オアゲートＯＧ２の他方の入力端子には、外部
端子ＲＳＴを介してリセット信号ＲＳＴが供給され、そ
の出力信号は通常リセット信号ＲＳとしてマイクロコン
ピュータＭＣＵの各部に供給される。ＭＯＳＦＥＴＮ１
のゲートには、中央処理装置ＣＰＵのモード制御レジス
タＲＣＭＤの出力信号ＲＣＭＤが供給され、ＭＯＳＦＥ
ＴＮ２のゲートには、そのインバータＶ１による反転信
号が供給される。
【００１６】これらのことから、フリップフロップＦＦ
１は、所定の停止条件が成立しオアゲートＯＧ１の出力
信号がハイレベルとされることで、言い換えるならばウ
ォッチドッグタイマＷＤＴの異常検出信号ＴＤがハイレ
ベルとされしかも中央処理装置ＣＰＵのモード制御レジ
スタＲＣＭＤの出力信号ＲＣＭＤがハイレベルとされる
ことでＭＯＳＦＥＴＮ１がオン状態とされるとき、ある
いは中央処理装置ＣＰＵの完全停止制御レジスタＲＳＴ
Ｐの出力信号ＲＳＴＰがハイレベルとされるとき選択的
にセット状態とされ、パワーオンリセット回路ＰＯＲか
ら出力されるパワーオンリセット信号ＰＯＲがハイレベ
ルとされることで、言い換えるならばシングルチップマ
イクロコンピュータＭＣＵの動作電源が切断後再投入さ
れることで選択的にリセット状態とされるものとなる。
１は、所定の停止条件が成立しオアゲートＯＧ１の出力
信号がハイレベルとされることで、言い換えるならばウ
ォッチドッグタイマＷＤＴの異常検出信号ＴＤがハイレ
ベルとされしかも中央処理装置ＣＰＵのモード制御レジ
スタＲＣＭＤの出力信号ＲＣＭＤがハイレベルとされる
ことでＭＯＳＦＥＴＮ１がオン状態とされるとき、ある
いは中央処理装置ＣＰＵの完全停止制御レジスタＲＳＴ
Ｐの出力信号ＲＳＴＰがハイレベルとされるとき選択的
にセット状態とされ、パワーオンリセット回路ＰＯＲか
ら出力されるパワーオンリセット信号ＰＯＲがハイレベ
ルとされることで、言い換えるならばシングルチップマ
イクロコンピュータＭＣＵの動作電源が切断後再投入さ
れることで選択的にリセット状態とされるものとなる。
【００１７】クロックコントローラＣＬＫＣのフリップ
フロップＦＦ１がリセット状態とされその反転出力信号
ＱＢがハイレベルとされるとき、外部端子ＸＴＡＬは、
アンドゲートＡＧ１を介してクロック生成回路ＣＬＫＧ
に結合された形となる。このため、クロック生成回路Ｃ
ＬＫＧは、外部端子ＸＴＡＬ及びＥＸＴＡＬを介して水
晶発振子ＸＴＡＬに結合されて発振状態となり、水晶発
振子ＸＴＡＬの固有振動数に対応した周波数のクロック
信号ＣＬＫを生成して、マイクロコンピュータＭＣＵの
各部に供給する。これにより、マイクロコンピュータＭ
ＣＵは、通常動作状態とされ、クロック信号ＣＬＫに従
った同期動作を行う。
フロップＦＦ１がリセット状態とされその反転出力信号
ＱＢがハイレベルとされるとき、外部端子ＸＴＡＬは、
アンドゲートＡＧ１を介してクロック生成回路ＣＬＫＧ
に結合された形となる。このため、クロック生成回路Ｃ
ＬＫＧは、外部端子ＸＴＡＬ及びＥＸＴＡＬを介して水
晶発振子ＸＴＡＬに結合されて発振状態となり、水晶発
振子ＸＴＡＬの固有振動数に対応した周波数のクロック
信号ＣＬＫを生成して、マイクロコンピュータＭＣＵの
各部に供給する。これにより、マイクロコンピュータＭ
ＣＵは、通常動作状態とされ、クロック信号ＣＬＫに従
った同期動作を行う。
【００１８】一方、クロックコントローラＣＬＫＣのフ
リップフロップＦＦ１がセット状態とされその反転出力
信号ＱＢがロウレベルとされると、アンドゲートＡＧ１
の出力信号はロウレベルに固定され、クロック生成回路
ＣＬＫＧは、水晶発振子ＸＴＡＬから切り離されて発振
動作を停止する。このため、マイクロコンピュータＭＣ
Ｕはいわゆる完全停止状態となり、フリップフロップＦ
Ｆ１がリセット状態とされるまでの間、つまりは動作電
源が切断後再投入されパワーオンリセット信号ＰＯＲが
ハイレベルとされるまでの間、その動作を完全に停止す
る。
リップフロップＦＦ１がセット状態とされその反転出力
信号ＱＢがロウレベルとされると、アンドゲートＡＧ１
の出力信号はロウレベルに固定され、クロック生成回路
ＣＬＫＧは、水晶発振子ＸＴＡＬから切り離されて発振
動作を停止する。このため、マイクロコンピュータＭＣ
Ｕはいわゆる完全停止状態となり、フリップフロップＦ
Ｆ１がリセット状態とされるまでの間、つまりは動作電
源が切断後再投入されパワーオンリセット信号ＰＯＲが
ハイレベルとされるまでの間、その動作を完全に停止す
る。
【００１９】次に、オアゲートＯＧ２の出力信号つまり
通常リセット信号ＲＳは、外部端子ＲＳＴを介してハイ
レベルのリセット信号ＲＳＴが入力されるとき、あるい
はウォッチドッグタイマＷＤＴによって異常検出信号Ｔ
Ｄがハイレベルとされかつ中央処理装置ＣＰＵのモード
制御レジスタの出力信号ＲＣＭＤのロウレベルを受けて
ＭＯＳＦＥＴＮ２がオン状態とされるとき、選択的にハ
イレベルとされる。通常リセット信号ＲＳがハイレベル
とされるとき、マイクロコンピュータＭＣＵは通常リセ
ット状態とされ、その各部は初期状態にリセットされ
る。これにより、ウォッチドッグタイマＷＤＴから出力
される異常検出信号ＴＤもロウレベルにリセットされる
ため、中央処理装置ＣＰＵは通常リセット信号ＲＳがロ
ウレベルに戻されるのを待って動作を再開し、通常動作
状態に戻る。
通常リセット信号ＲＳは、外部端子ＲＳＴを介してハイ
レベルのリセット信号ＲＳＴが入力されるとき、あるい
はウォッチドッグタイマＷＤＴによって異常検出信号Ｔ
Ｄがハイレベルとされかつ中央処理装置ＣＰＵのモード
制御レジスタの出力信号ＲＣＭＤのロウレベルを受けて
ＭＯＳＦＥＴＮ２がオン状態とされるとき、選択的にハ
イレベルとされる。通常リセット信号ＲＳがハイレベル
とされるとき、マイクロコンピュータＭＣＵは通常リセ
ット状態とされ、その各部は初期状態にリセットされ
る。これにより、ウォッチドッグタイマＷＤＴから出力
される異常検出信号ＴＤもロウレベルにリセットされる
ため、中央処理装置ＣＰＵは通常リセット信号ＲＳがロ
ウレベルに戻されるのを待って動作を再開し、通常動作
状態に戻る。
【００２０】つまり、この実施例のマイクロコンピュー
タＭＣＵは、図３及び図４に整理して示されるように、
条件５の成立すなわち中央処理装置ＣＰＵのモード制御
レジスタＲＣＭＤがセット状態にあるためにその出力信
号ＲＣＭＤがハイレベルとされかつウォッチドッグタイ
マＷＤＴにより中央処理装置ＣＰＵの異常が検出されて
異常検出信号ＴＤがハイレベルとされることで、あるい
は条件６の成立すなわち中央処理装置ＣＰＵからのセッ
ト命令により完全停止制御レジスタＲＳＴＰがセット状
態とされその出力信号ＲＳＴＰがハイレベルとされるこ
とで、選択的に通常動作状態から完全停止状態に遷移
し、その動作を完全に停止する。そして、この完全停止
状態は、条件２の成立すなわち外部端子ＲＳＴを介して
リセット信号ＲＳＴがハイレベルとされることで、ある
いは条件３の成立すなわち中央処理装置ＣＰＵのモード
制御レジスタＲＣＭＤがリセット状態にあるためにその
出力信号ＲＣＭＤがロウレベルとされかつウォッチドッ
グタイマＷＤＴにより中央処理装置ＣＰＵの異常が検出
されて異常検出信号ＴＤがハイレベルとされることで通
常リセットが実行されたとしても解除されず、条件４の
成立すなわちマイクロコンピュータＭＣＵの動作電源が
切断後再投入されパワーオンリセット信号ＰＯＲがハイ
レベルとされることによって初めて解除されるものとな
る。
タＭＣＵは、図３及び図４に整理して示されるように、
条件５の成立すなわち中央処理装置ＣＰＵのモード制御
レジスタＲＣＭＤがセット状態にあるためにその出力信
号ＲＣＭＤがハイレベルとされかつウォッチドッグタイ
マＷＤＴにより中央処理装置ＣＰＵの異常が検出されて
異常検出信号ＴＤがハイレベルとされることで、あるい
は条件６の成立すなわち中央処理装置ＣＰＵからのセッ
ト命令により完全停止制御レジスタＲＳＴＰがセット状
態とされその出力信号ＲＳＴＰがハイレベルとされるこ
とで、選択的に通常動作状態から完全停止状態に遷移
し、その動作を完全に停止する。そして、この完全停止
状態は、条件２の成立すなわち外部端子ＲＳＴを介して
リセット信号ＲＳＴがハイレベルとされることで、ある
いは条件３の成立すなわち中央処理装置ＣＰＵのモード
制御レジスタＲＣＭＤがリセット状態にあるためにその
出力信号ＲＣＭＤがロウレベルとされかつウォッチドッ
グタイマＷＤＴにより中央処理装置ＣＰＵの異常が検出
されて異常検出信号ＴＤがハイレベルとされることで通
常リセットが実行されたとしても解除されず、条件４の
成立すなわちマイクロコンピュータＭＣＵの動作電源が
切断後再投入されパワーオンリセット信号ＰＯＲがハイ
レベルとされることによって初めて解除されるものとな
る。
【００２１】これらの結果、外付け部品を必要とするこ
となく、異常発生時の暴走状態を防止しうるマイクロコ
ンピュータを実現でき、これによってマイクロコンピュ
ータならびにこれを含む自動車及び産業用機械等の異常
発生時における事故及び部品の損傷等を防止し、システ
ムの信頼性を高めることができる。
となく、異常発生時の暴走状態を防止しうるマイクロコ
ンピュータを実現でき、これによってマイクロコンピュ
ータならびにこれを含む自動車及び産業用機械等の異常
発生時における事故及び部品の損傷等を防止し、システ
ムの信頼性を高めることができる。
【００２２】なお、リセット信号ＲＳＴ，異常検出信号
ＴＤ，モード制御レジスタＲＣＭＤの出力信号ＲＣＭ
Ｄ，完全停止制御レジスタＲＳＴＰの出力信号ＲＳＴＰ
ならびにパワーオンリセット信号ＰＯＲがともにロウレ
ベルとされるとき、マイクロコンピュータＭＣＵの状態
は遷移されず、通常動作状態又は完全停止状態を継続す
る。また、マイクロコンピュータＭＣＵのリセット状態
は、通常リセット信号ＲＳの立ち下がりを受けて無条件
に解除され、通常動作状態に遷移する。
ＴＤ，モード制御レジスタＲＣＭＤの出力信号ＲＣＭ
Ｄ，完全停止制御レジスタＲＳＴＰの出力信号ＲＳＴＰ
ならびにパワーオンリセット信号ＰＯＲがともにロウレ
ベルとされるとき、マイクロコンピュータＭＣＵの状態
は遷移されず、通常動作状態又は完全停止状態を継続す
る。また、マイクロコンピュータＭＣＵのリセット状態
は、通常リセット信号ＲＳの立ち下がりを受けて無条件
に解除され、通常動作状態に遷移する。
【００２３】以上の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１）自動車や産業用機械等に組み込まれるシングルチ
ップマイクロコンピュータ等に、ウォッチドッグタイマ
による異常検出あるいは中央処理装置からの命令による
所定レジスタの書き込みを受けて選択的にクロック生成
回路の動作を停止しうるクロックコントローラを設ける
とともに、この完全停止状態の解除を、電源再投入時の
パワーオンリセット信号によってのみ可能とすること
で、異常発生時には、動作電源が切断後再投入されるま
での間、マイクロコンピュータ等の動作を完全に停止す
ることができるという効果が得られる。 （２）上記（１）項により、外付け部品を必要とするこ
となく、異常発生時の暴走を防止しうるシングルチップ
マイクロコンピュータ等のデジタル処理装置を実現する
ことができるという効果が得られる。 （３）上記（１）項及び（２）項により、マイクロコン
ピュータ等ならびにこれを含む自動車及び産業用機械等
の異常発生時における事故及び部品の損傷等を防止し、
システムの信頼性を高めることができるという効果が得
られる。
記の通りである。すなわち、 （１）自動車や産業用機械等に組み込まれるシングルチ
ップマイクロコンピュータ等に、ウォッチドッグタイマ
による異常検出あるいは中央処理装置からの命令による
所定レジスタの書き込みを受けて選択的にクロック生成
回路の動作を停止しうるクロックコントローラを設ける
とともに、この完全停止状態の解除を、電源再投入時の
パワーオンリセット信号によってのみ可能とすること
で、異常発生時には、動作電源が切断後再投入されるま
での間、マイクロコンピュータ等の動作を完全に停止す
ることができるという効果が得られる。 （２）上記（１）項により、外付け部品を必要とするこ
となく、異常発生時の暴走を防止しうるシングルチップ
マイクロコンピュータ等のデジタル処理装置を実現する
ことができるという効果が得られる。 （３）上記（１）項及び（２）項により、マイクロコン
ピュータ等ならびにこれを含む自動車及び産業用機械等
の異常発生時における事故及び部品の損傷等を防止し、
システムの信頼性を高めることができるという効果が得
られる。
【００２４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、ウォッチドッグタイマＷＤＴ及びパ
ワーオンリセット回路ＰＯＲは、マイクロコンピュータ
ＭＣＵとは別個の集積回路として設けてもよい。また、
マイクロコンピュータＭＣＵは、他の各種モジュールを
備えることができるし、そのブロック構成やバス構成等
もこの実施例による制約を受けない。図２において、マ
イクロコンピュータＭＣＵを完全停止状態とするための
制御は、定常的に動作状態とされるクロック生成回路Ｃ
ＬＫＧの出力信号つまりクロック信号ＣＬＫをフリップ
フロップＦＦ１の出力信号に従って選択的にマイクロコ
ンピュータＭＣＵの各部に伝達することによっても行う
ことができる。クロックコントローラＣＬＫＣの論理構
成は種々の実施形態を採りうるし、異常検出信号ＴＤ及
びパワーオンリセット信号ＰＯＲならびに各レジスタの
出力信号の論理レベル等も任意である。マイクロコンピ
ュータＭＣＵを完全停止状態とする条件は、任意に設定
できる。
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、ウォッチドッグタイマＷＤＴ及びパ
ワーオンリセット回路ＰＯＲは、マイクロコンピュータ
ＭＣＵとは別個の集積回路として設けてもよい。また、
マイクロコンピュータＭＣＵは、他の各種モジュールを
備えることができるし、そのブロック構成やバス構成等
もこの実施例による制約を受けない。図２において、マ
イクロコンピュータＭＣＵを完全停止状態とするための
制御は、定常的に動作状態とされるクロック生成回路Ｃ
ＬＫＧの出力信号つまりクロック信号ＣＬＫをフリップ
フロップＦＦ１の出力信号に従って選択的にマイクロコ
ンピュータＭＣＵの各部に伝達することによっても行う
ことができる。クロックコントローラＣＬＫＣの論理構
成は種々の実施形態を採りうるし、異常検出信号ＴＤ及
びパワーオンリセット信号ＰＯＲならびに各レジスタの
出力信号の論理レベル等も任意である。マイクロコンピ
ュータＭＣＵを完全停止状態とする条件は、任意に設定
できる。
【００２５】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である自動
車又は産業用機械等に組み込まれるシングルチップマイ
クロコンピュータに適用した場合について説明したが、
それに限定されるものではなく、例えば、各種のデジタ
ルシステムに組み込まれる同様なマイクロコンピュータ
やマイクロプロセッサ等にも適用できる。この発明は、
少なくともフェイルセーフ機能を有するデジタル処理装
置ならびにこのようなデジタル処理装置を含む装置又は
システムに広く適用できる。
てなされた発明をその背景となった利用分野である自動
車又は産業用機械等に組み込まれるシングルチップマイ
クロコンピュータに適用した場合について説明したが、
それに限定されるものではなく、例えば、各種のデジタ
ルシステムに組み込まれる同様なマイクロコンピュータ
やマイクロプロセッサ等にも適用できる。この発明は、
少なくともフェイルセーフ機能を有するデジタル処理装
置ならびにこのようなデジタル処理装置を含む装置又は
システムに広く適用できる。
【００２６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、自動車や産業用機械等に組
み込まれるシングルチップマイクロコンピュータ等のデ
ジタル処理装置に、ウォッチドッグタイマによる異常検
出あるいは中央処理装置からの命令による所定レジスタ
の書き込みを受けて選択的にクロック生成回路の動作を
停止し、マイクロコンピュータ等を完全停止状態とする
ためのクロックコントローラを設けるとともに、この完
全停止状態の解除を電源再投入時のパワーオンリセット
信号によってのみ可能とすることで、異常発生時には、
動作電源が切断後再投入されるまでの間、マイクロコン
ピュータ等の動作を完全停止できるため、外付け部品を
必要とすることなく、異常発生時の暴走を防止しうるマ
イクロコンピュータ等のデジタル処理装置を実現するこ
とができる。この結果、マイクロコンピュータ等ならび
にこれを含む自動車及び産業用機械等の異常発生時にお
ける事故及び部品の損傷等を防止し、システムの信頼性
を高めることができる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、自動車や産業用機械等に組
み込まれるシングルチップマイクロコンピュータ等のデ
ジタル処理装置に、ウォッチドッグタイマによる異常検
出あるいは中央処理装置からの命令による所定レジスタ
の書き込みを受けて選択的にクロック生成回路の動作を
停止し、マイクロコンピュータ等を完全停止状態とする
ためのクロックコントローラを設けるとともに、この完
全停止状態の解除を電源再投入時のパワーオンリセット
信号によってのみ可能とすることで、異常発生時には、
動作電源が切断後再投入されるまでの間、マイクロコン
ピュータ等の動作を完全停止できるため、外付け部品を
必要とすることなく、異常発生時の暴走を防止しうるマ
イクロコンピュータ等のデジタル処理装置を実現するこ
とができる。この結果、マイクロコンピュータ等ならび
にこれを含む自動車及び産業用機械等の異常発生時にお
ける事故及び部品の損傷等を防止し、システムの信頼性
を高めることができる。
【図１】この発明が適用されたマイクロコンピュータの
一実施例を示すブロック構成図である。
一実施例を示すブロック構成図である。
【図２】図１のマイクロコンピュータに含まれるクロッ
クコントローラの一実施例を示す回路構成図である。
クコントローラの一実施例を示す回路構成図である。
【図３】図１のマイクロコンピュータの一実施例を示す
状態遷移図である。
状態遷移図である。
【図４】図１のマイクロコンピュータの一実施例を示す
遷移条件図である。
遷移条件図である。
ＭＣＵ……シングルチップマイクロコンピュータ、ＣＰ
Ｕ……中央処理装置、ＩＢＵＳ……内部バス、ＲＯＭ…
…リードオンリメモリ、ＲＡＭ……ランダムアクセスメ
モリ、Ａ／Ｄ……アナログディジタル変換回路、ＷＤＴ
……ウォッチドッグタイマ、ＴＩＭ……タイマ回路、Ｓ
ＣＩ……シリアルコミュニケーションインターフェイ
ス、ＰＯＲ……パワーオンリセット回路、ＣＬＫＣ……
クロックコントローラ、ＣＬＫＧ……クロック生成回
路、ＸＴＡＬ……水晶発振子。Ｎ１〜Ｎ２……Ｎチャン
ネルＭＯＳＦＥＴ、Ｖ１……インバータ、ＯＧ１〜ＯＧ
２……オア（ＯＲ）ゲート、ＡＧ１……アンド（ＡＮ
Ｄ）ゲート、ＦＦ１……セットリセット型フリップフロ
ップ。
Ｕ……中央処理装置、ＩＢＵＳ……内部バス、ＲＯＭ…
…リードオンリメモリ、ＲＡＭ……ランダムアクセスメ
モリ、Ａ／Ｄ……アナログディジタル変換回路、ＷＤＴ
……ウォッチドッグタイマ、ＴＩＭ……タイマ回路、Ｓ
ＣＩ……シリアルコミュニケーションインターフェイ
ス、ＰＯＲ……パワーオンリセット回路、ＣＬＫＣ……
クロックコントローラ、ＣＬＫＧ……クロック生成回
路、ＸＴＡＬ……水晶発振子。Ｎ１〜Ｎ２……Ｎチャン
ネルＭＯＳＦＥＴ、Ｖ１……インバータ、ＯＧ１〜ＯＧ
２……オア（ＯＲ）ゲート、ＡＧ１……アンド（ＡＮ
Ｄ）ゲート、ＦＦ１……セットリセット型フリップフロ
ップ。
Claims (4)
- 【請求項１】 所定の停止条件の発生を受けて通常リセ
ットでは回復できない完全停止状態となりうることを特
徴とするデジタル処理装置。 - 【請求項２】 上記完全停止状態は、動作電源の供給を
一旦停止した後、再度供給することで形成されるパワー
オンリセット信号によってのみ解除されるものであるこ
とを特徴とする請求項１のデジタル処理装置。 - 【請求項３】 上記デジタル処理装置は、シングルチッ
プマイクロコンピュータであって、上記停止条件には、
ウォッチドッグタイマによる異常の検出と、中央処理装
置からの命令による第１のレジスタへの書き込みとが含
まれるものであることを特徴とする請求項１又は請求項
２のデジタル処理装置。 - 【請求項４】 上記ウォッチドッグタイマによる異常の
検出は、第２のレジスタがセット状態にあるとき選択的
に上記完全停止状態の発生条件とされ、これがリセット
状態にあるときには通常リセットの発生条件とされるも
のであることを特徴とする請求項３のデジタル処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169230A JPH08339308A (ja) | 1995-06-12 | 1995-06-12 | デジタル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169230A JPH08339308A (ja) | 1995-06-12 | 1995-06-12 | デジタル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08339308A true JPH08339308A (ja) | 1996-12-24 |
Family
ID=15882648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7169230A Withdrawn JPH08339308A (ja) | 1995-06-12 | 1995-06-12 | デジタル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08339308A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678586B2 (en) | 2000-09-29 | 2004-01-13 | Mitsubishi Denki Kabushiki Kaisha | Vehicle built-in electronic control apparatus |
| US6732044B2 (en) | 2002-02-20 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Vehicular electronic control apparatus |
| US6805094B2 (en) | 2002-05-30 | 2004-10-19 | Mitsubishi Denki Kabushiki Kaisha | On-vehicle engine control apparatus |
| JP2006099654A (ja) * | 2004-09-30 | 2006-04-13 | Nec Electronics Corp | 半導体回路装置 |
| DE10143454B4 (de) * | 2001-02-06 | 2006-05-11 | Mitsubishi Denki K.K. | Einrichtung zur Steuerung eines Fahrzeuges |
| US7251551B2 (en) | 2003-09-24 | 2007-07-31 | Mitsubishi Denki Kabushiki Kaisha | On-vehicle electronic control device |
| CN109813550A (zh) * | 2017-11-16 | 2019-05-28 | 斯凯孚公司 | 状况监测传感器系统和用于监测系统的状况的方法 |
-
1995
- 1995-06-12 JP JP7169230A patent/JPH08339308A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678586B2 (en) | 2000-09-29 | 2004-01-13 | Mitsubishi Denki Kabushiki Kaisha | Vehicle built-in electronic control apparatus |
| DE10143454B4 (de) * | 2001-02-06 | 2006-05-11 | Mitsubishi Denki K.K. | Einrichtung zur Steuerung eines Fahrzeuges |
| US6732044B2 (en) | 2002-02-20 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Vehicular electronic control apparatus |
| US6805094B2 (en) | 2002-05-30 | 2004-10-19 | Mitsubishi Denki Kabushiki Kaisha | On-vehicle engine control apparatus |
| US7251551B2 (en) | 2003-09-24 | 2007-07-31 | Mitsubishi Denki Kabushiki Kaisha | On-vehicle electronic control device |
| JP2006099654A (ja) * | 2004-09-30 | 2006-04-13 | Nec Electronics Corp | 半導体回路装置 |
| CN109813550A (zh) * | 2017-11-16 | 2019-05-28 | 斯凯孚公司 | 状况监测传感器系统和用于监测系统的状况的方法 |
| CN109813550B (zh) * | 2017-11-16 | 2022-09-06 | 斯凯孚公司 | 状况监测传感器系统和用于监测系统的状况的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6243804B1 (en) | Single cycle transition pipeline processing using shadow registers | |
| US5237699A (en) | Nonvolatile microprocessor with predetermined state on power-down | |
| US5842028A (en) | Method for waking up an integrated circuit from low power mode | |
| JP3419784B2 (ja) | 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法 | |
| KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
| US5408643A (en) | Watchdog timer with a non-masked interrupt masked only when a watchdog timer has been cleared | |
| CA2210024C (en) | Method and apparatus for power supply switching with logic integrity protection | |
| JP4515093B2 (ja) | Ｃｐｕのパワーダウン方法及びそのための装置 | |
| US4979102A (en) | Microprocessor operable under direct connection to coprocessor | |
| US9733952B2 (en) | Microprocessor, and method of managing reset events therefor | |
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| JPH07302139A (ja) | 集積プロセッサ、コンピュータシステムおよびコンピュータシステム内の電力を管理する方法 | |
| US6256746B1 (en) | System and method for multi-input wake up in a microcontroller using a single clock | |
| US20040168098A1 (en) | Microcomputer using a shared counter | |
| KR20020051882A (ko) | 컴퓨터의 비정상 동작을 검출하기 위한 감시 타이머 및방법, 및 감시 타이머를 포함하는 컴퓨터 | |
| JPH08339308A (ja) | デジタル処理装置 | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JP2504502B2 (ja) | 集積回路カ―ド | |
| JP3080785B2 (ja) | システムクロック選択回路 | |
| JPH0573349A (ja) | スタンバイ制御回路 | |
| JP2928418B2 (ja) | 半導体集積回路 | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPS5850409Y2 (ja) | 情報処理装置 | |
| KR20080041040A (ko) | 향상된 안정성을 갖는 집적 회로 카드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |