JPH08340117A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPH08340117A JPH08340117A JP16809795A JP16809795A JPH08340117A JP H08340117 A JPH08340117 A JP H08340117A JP 16809795 A JP16809795 A JP 16809795A JP 16809795 A JP16809795 A JP 16809795A JP H08340117 A JPH08340117 A JP H08340117A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor
- transistor
- semiconductor thin
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 低温プロセスで半導体薄膜に対する不純物の
均一な低濃度ドーピングを実現する。 【構成】 半導体成膜ガスにドーパントガスを混合した
原料気体を用いて化学気相成長を行ない、トランジスタ
の活性層となるべき非単結晶性の半導体薄膜２を絶縁基
板１上に堆積する。エネルギービーム３を照射して半導
体薄膜２に含まれるドーパントを活性化し予めトランジ
スタの閾電圧を調整しておく。半導体薄膜２を加工して
トランジスタを集積形成する。
均一な低濃度ドーピングを実現する。 【構成】 半導体成膜ガスにドーパントガスを混合した
原料気体を用いて化学気相成長を行ない、トランジスタ
の活性層となるべき非単結晶性の半導体薄膜２を絶縁基
板１上に堆積する。エネルギービーム３を照射して半導
体薄膜２に含まれるドーパントを活性化し予めトランジ
スタの閾電圧を調整しておく。半導体薄膜２を加工して
トランジスタを集積形成する。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタを絶縁
基板上に集積形成した薄膜半導体装置の製造方法に関す
る。より詳しくは、低温プロセス（例えば、プロセス最
高温度が６００℃以下）による薄膜半導体装置の製造方
法に関する。さらに詳しくは、薄膜トランジスタの活性
層となる半導体薄膜の成膜技術及び不純物の低濃度ドー
ピング技術に関する。なお、かかる薄膜半導体装置は例
えばアクティブマトリクス型液晶ディスプレイの能動素
子基板（駆動基板）として用いられる。
基板上に集積形成した薄膜半導体装置の製造方法に関す
る。より詳しくは、低温プロセス（例えば、プロセス最
高温度が６００℃以下）による薄膜半導体装置の製造方
法に関する。さらに詳しくは、薄膜トランジスタの活性
層となる半導体薄膜の成膜技術及び不純物の低濃度ドー
ピング技術に関する。なお、かかる薄膜半導体装置は例
えばアクティブマトリクス型液晶ディスプレイの能動素
子基板（駆動基板）として用いられる。
【０００２】
【従来の技術】アクティブマトリクス型液晶ディスプレ
イのスイッチング素子として薄膜トランジスタが広く用
いられている。特に、薄膜トランジスタの活性層となる
半導体薄膜には従来から多結晶シリコンが採用されてい
る。多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ
ＴＦＴ）は、スイッチング素子に用いられるばかりで
なく、回路素子としても利用でき、同一基板上にスイッ
チング素子と合わせて周辺駆動回路を内蔵できる。又、
ｐｏｌｙ−Ｓｉ ＴＦＴは微細化が可能な為、画素構造
におけるスイッチング素子の占有面積を縮小でき画素の
高開口率化が達成できる。ところで、従来、ｐｏｌｙ−
Ｓｉ ＴＦＴは製造工程上プロセス最高温度が１０００
℃程度に達し、耐熱性に優れた石英ガラス等が絶縁基板
として用いられていた。製造プロセス上比較的低融点の
ガラス基板を使用する事は困難であった。しかしなが
ら、液晶ディスプレイの低コスト化の為には低融点ガラ
ス板材料の使用が必要不可欠である。そこで、近年プロ
セス最高温度が６００℃以下になる所謂低温プロセスの
開発が進められている。特に、低温プロセスは大型の液
晶ディスプレイを製造する時、コスト面から極めて有利
になる。液晶ディスプレイの大型化に伴ない、低温プロ
セスのｐｏｌｙ−Ｓｉ ＴＦＴでは大面積の半導体薄膜
にスループット良く不純物を注入できるイオンドーピン
グ法が注目されている。このイオンドーピング法は不純
物気体をイオン化した後質量分離を行う事なく電界加速
して大面積の半導体薄膜に一括して不純物イオンを照射
するものである。これに対し、イオンインプランテーシ
ョンは不純物イオンの質量分離を行なった後、イオンビ
ームにして半導体薄膜を照射するものである。
イのスイッチング素子として薄膜トランジスタが広く用
いられている。特に、薄膜トランジスタの活性層となる
半導体薄膜には従来から多結晶シリコンが採用されてい
る。多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ
ＴＦＴ）は、スイッチング素子に用いられるばかりで
なく、回路素子としても利用でき、同一基板上にスイッ
チング素子と合わせて周辺駆動回路を内蔵できる。又、
ｐｏｌｙ−Ｓｉ ＴＦＴは微細化が可能な為、画素構造
におけるスイッチング素子の占有面積を縮小でき画素の
高開口率化が達成できる。ところで、従来、ｐｏｌｙ−
Ｓｉ ＴＦＴは製造工程上プロセス最高温度が１０００
℃程度に達し、耐熱性に優れた石英ガラス等が絶縁基板
として用いられていた。製造プロセス上比較的低融点の
ガラス基板を使用する事は困難であった。しかしなが
ら、液晶ディスプレイの低コスト化の為には低融点ガラ
ス板材料の使用が必要不可欠である。そこで、近年プロ
セス最高温度が６００℃以下になる所謂低温プロセスの
開発が進められている。特に、低温プロセスは大型の液
晶ディスプレイを製造する時、コスト面から極めて有利
になる。液晶ディスプレイの大型化に伴ない、低温プロ
セスのｐｏｌｙ−Ｓｉ ＴＦＴでは大面積の半導体薄膜
にスループット良く不純物を注入できるイオンドーピン
グ法が注目されている。このイオンドーピング法は不純
物気体をイオン化した後質量分離を行う事なく電界加速
して大面積の半導体薄膜に一括して不純物イオンを照射
するものである。これに対し、イオンインプランテーシ
ョンは不純物イオンの質量分離を行なった後、イオンビ
ームにして半導体薄膜を照射するものである。
【０００３】
【発明が解決しようとする課題】イオンドーピング法で
は１０15〜１０16／cm2 程度の高ドーズ量で不純物を短
時間に半導体薄膜中に打ち込む事ができる。しかしなが
ら、１０14／cm2 以下で不純物のドーズ量を精度良く制
御する事は原理上困難である。不純物の高ドーズは例え
ば薄膜トランジスタのソース領域／ドレイン領域形成に
用いられる一方、低ドーズは例えば薄膜トランジスタの
閾電圧制御に用いられる。閾電圧調整の為、ドーパント
ガスを希釈してイオンドーピングを行ないドーズ量を低
めに制御する試みが行なわれている。しかしながら、こ
の方法でもｐｏｌｙ−Ｓｉ ＴＦＴの閾電圧制御に必要
な１０12／cm2 程度のドーズ量を正確にコントロールす
る事は困難であった。一方、従来のイオンインプランテ
ーションでは低ドーズ量のコントロールは可能であるも
のの、大面積の半導体薄膜に対して一括して不純物を打
ち込む事はできず、液晶ディスプレイの製造に際してス
ループットが悪化するという課題があった。
は１０15〜１０16／cm2 程度の高ドーズ量で不純物を短
時間に半導体薄膜中に打ち込む事ができる。しかしなが
ら、１０14／cm2 以下で不純物のドーズ量を精度良く制
御する事は原理上困難である。不純物の高ドーズは例え
ば薄膜トランジスタのソース領域／ドレイン領域形成に
用いられる一方、低ドーズは例えば薄膜トランジスタの
閾電圧制御に用いられる。閾電圧調整の為、ドーパント
ガスを希釈してイオンドーピングを行ないドーズ量を低
めに制御する試みが行なわれている。しかしながら、こ
の方法でもｐｏｌｙ−Ｓｉ ＴＦＴの閾電圧制御に必要
な１０12／cm2 程度のドーズ量を正確にコントロールす
る事は困難であった。一方、従来のイオンインプランテ
ーションでは低ドーズ量のコントロールは可能であるも
のの、大面積の半導体薄膜に対して一括して不純物を打
ち込む事はできず、液晶ディスプレイの製造に際してス
ループットが悪化するという課題があった。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為、本発明は低温プロセスにおいて大面積
の半導体薄膜に低ドーズ量で精度良く不純物を導入して
薄膜トランジスタの閾電圧調整を可能にする薄膜半導体
装置の製造方法を提供する事を目的とする。かかる目的
を達成する為に以下の手段を講じた。即ち、本発明に従
って薄膜半導体装置は以下の工程により製造される。先
ず成膜工程を行ない、半導体成膜ガスにドーパントガス
を混合した原料気体を用いて化学気相成長させ、トラン
ジスタの活性層となるべき非単結晶性の半導体薄膜を絶
縁基板上に堆積する。次に照射工程を行ない、エネルギ
ービームを照射して半導体薄膜に含まれるドーパント
（不純物）を活性化し予めトランジスタの閾電圧を調整
しておく。最後に加工工程を行ない該半導体薄膜を加工
してトランジスタを集積形成する。好ましくは、前記照
射工程では、ドーパントの活性化と同時に該非単結晶性
の半導体薄膜の結晶化を行なう。この照射工程では、エ
ネルギービームとして例えばエキシマレーザビームを用
いる。又好ましくは、前記成膜工程では、ドーパントガ
スとして水素又はヘリウムで希釈したＰＨ3 又はＢ2 Ｈ
6 を用いる一方、半導体成膜ガスとしてＳｉＨ4 又はＳ
ｉ2 Ｈ6 を用いる。
題を解決する為、本発明は低温プロセスにおいて大面積
の半導体薄膜に低ドーズ量で精度良く不純物を導入して
薄膜トランジスタの閾電圧調整を可能にする薄膜半導体
装置の製造方法を提供する事を目的とする。かかる目的
を達成する為に以下の手段を講じた。即ち、本発明に従
って薄膜半導体装置は以下の工程により製造される。先
ず成膜工程を行ない、半導体成膜ガスにドーパントガス
を混合した原料気体を用いて化学気相成長させ、トラン
ジスタの活性層となるべき非単結晶性の半導体薄膜を絶
縁基板上に堆積する。次に照射工程を行ない、エネルギ
ービームを照射して半導体薄膜に含まれるドーパント
（不純物）を活性化し予めトランジスタの閾電圧を調整
しておく。最後に加工工程を行ない該半導体薄膜を加工
してトランジスタを集積形成する。好ましくは、前記照
射工程では、ドーパントの活性化と同時に該非単結晶性
の半導体薄膜の結晶化を行なう。この照射工程では、エ
ネルギービームとして例えばエキシマレーザビームを用
いる。又好ましくは、前記成膜工程では、ドーパントガ
スとして水素又はヘリウムで希釈したＰＨ3 又はＢ2 Ｈ
6 を用いる一方、半導体成膜ガスとしてＳｉＨ4 又はＳ
ｉ2 Ｈ6 を用いる。
【０００５】本発明は表示装置の製造方法にも応用でき
る。この場合、表示装置は以下の工程により製造され
る。先ず成膜工程を行ない、半導体成膜ガスにドーパン
トガスを混合した原料気体を用いて化学気相成長を実施
し、トランジスタの活性層となるべき非単結晶性の半導
体薄膜を一方の絶縁基板上に堆積する。次に照射工程を
行ない、エネルギービームを照射して半導体薄膜に含ま
れるドーパントを活性化し予めトランジスタの閾電圧を
調整しておく。続いて第１加工工程を行ない、該半導体
薄膜を加工してトランジスタを集積形成する。さらに第
２加工工程を行ない、該トランジスタに接続して画素電
極を集積形成する。最後に組立工程を行ない、予め対向
電極が形成された他方の絶縁基板を所定の間隙を介して
該一方の絶縁基板に接合し且つ該間隙に電気光学物質を
配置する。以上により、アクティブマトリクス型の表示
装置が完成する。
る。この場合、表示装置は以下の工程により製造され
る。先ず成膜工程を行ない、半導体成膜ガスにドーパン
トガスを混合した原料気体を用いて化学気相成長を実施
し、トランジスタの活性層となるべき非単結晶性の半導
体薄膜を一方の絶縁基板上に堆積する。次に照射工程を
行ない、エネルギービームを照射して半導体薄膜に含ま
れるドーパントを活性化し予めトランジスタの閾電圧を
調整しておく。続いて第１加工工程を行ない、該半導体
薄膜を加工してトランジスタを集積形成する。さらに第
２加工工程を行ない、該トランジスタに接続して画素電
極を集積形成する。最後に組立工程を行ない、予め対向
電極が形成された他方の絶縁基板を所定の間隙を介して
該一方の絶縁基板に接合し且つ該間隙に電気光学物質を
配置する。以上により、アクティブマトリクス型の表示
装置が完成する。
【０００６】
【作用】本発明によれば、予め半導体成膜ガス（ＳｉＨ
4 ，Ｓｉ2 Ｈ6 等）にドーパントガス（ＰＨ3 ，Ｂ2 Ｈ
6 等）を混合した原料気体を用いて化学気相成長を行な
い、半導体薄膜を絶縁基板上に堆積している。半導体成
膜ガスに対するドーパントガスの混合比率を調整する事
により、所望の低ドーズ量で半導体薄膜中にドーパント
（不純物）を含有させる事ができる。なお、このままで
はドーパントは活性化されておらず、半導体薄膜中にお
けるキャリアの伝導に寄与していない。そこで、成膜工
程の後エキシマレーザビーム等のエネルギービームを照
射して半導体薄膜に含まれるドーパントを活性化させ
る。これにより、予め薄膜トランジスタの閾電圧を調整
できる。例えば、シリコン（Ｓｉ）からなる半導体薄膜
中にｐ型の不純物（例えばボロンＢ）を導入すると、Ｎ
チャネル型の薄膜トランジスタではドーズ量に応じてそ
の閾電圧をエンハンス方向に調整できる。
4 ，Ｓｉ2 Ｈ6 等）にドーパントガス（ＰＨ3 ，Ｂ2 Ｈ
6 等）を混合した原料気体を用いて化学気相成長を行な
い、半導体薄膜を絶縁基板上に堆積している。半導体成
膜ガスに対するドーパントガスの混合比率を調整する事
により、所望の低ドーズ量で半導体薄膜中にドーパント
（不純物）を含有させる事ができる。なお、このままで
はドーパントは活性化されておらず、半導体薄膜中にお
けるキャリアの伝導に寄与していない。そこで、成膜工
程の後エキシマレーザビーム等のエネルギービームを照
射して半導体薄膜に含まれるドーパントを活性化させ
る。これにより、予め薄膜トランジスタの閾電圧を調整
できる。例えば、シリコン（Ｓｉ）からなる半導体薄膜
中にｐ型の不純物（例えばボロンＢ）を導入すると、Ｎ
チャネル型の薄膜トランジスタではドーズ量に応じてそ
の閾電圧をエンハンス方向に調整できる。
【０００７】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１及び図２は本発明にかかる薄膜半
導体装置製造方法の第１実施例を示す工程図である。本
実施例ではＮチャネル型の薄膜トランジスタを絶縁基板
上に集積形成して、アクティブマトリクス型表示装置の
能動素子基板に用いる薄膜半導体装置を作成している。
なお、Ｐチャネル型の薄膜トランジスタを形成する場合
も全く同様である。先ず図１の工程（ａ）で、半導体成
膜ガスにドーパントガスを混合した原料気体を用いて化
学気相成長（ＣＶＤ）を行ない、トランジスタの活性層
となるべき非単結晶性の半導体薄膜２を絶縁基板１上に
堆積する。本例では、プラズマＣＶＤ、ＬＰＣＶＤ等の
方法で多結晶シリコンからなる半導体薄膜２を約２０〜
１００nmの膜厚で堆積している。なお、必要に応じ透明
ガラス等からなる絶縁基板１の表面に、予めバッファ層
としてＳｉＯ2 膜、ＳｉＮx 膜等を約１００〜２００nm
の厚みで成膜しておいても良い。ＣＶＤによる半導体薄
膜２の成膜時、原料気体として半導体成膜ガスとドーパ
ントガスの混合物を用いている。半導体成膜ガスは例え
ばＳｉＨ4 やＳｉＨ6 の１００％濃度ガスを用いる。一
方、ドーパントガスは水素希釈又はヘリウム希釈のＢ2
Ｈ6 を用いる。希釈濃度は１０〜１００ppm 程度に設定
する。本例では、ＳｉＨ4 １００％ガス３０sccmとＢ2
Ｈ6 ２０ppm 水素希釈ガス１．０sccmを混合した原料気
体を用い、プラズマＣＶＤ法で基板温度１５０〜３５０
℃にて半導体薄膜２を成膜した。得られた半導体薄膜２
中には通常のイオン注入方式でＢ＋をドープした場合の
１×１０12／cm2 に相当するドーズ量が得られた。ＣＶ
Ｄによるドーピングの為、３００×４００mm2 程度の大
面積に渡って成膜してもウェハ面内におけるドーズ量の
バラツキは殆どなかった。一般に、ウェハ面内でドーズ
量を±１％以内のバラツキに抑える事は比較的容易であ
る。成膜方法はプラズマＣＶＤ法に限る事はなく、例え
ばＬＰＣＶＤ法でＳｉＨ6 ガスとＢ2 Ｈ6 ２０ppm 希釈
ガスを用いれば、４５０℃程度で分解して非晶質シリコ
ンからなる半導体薄膜を同様の低ドーズ量で得る事がで
きる。本例では、Ｎチャネル型の薄膜トランジスタの閾
電圧（Ｖｔｈ）を予め制御する為、ｐ型のドーパントガ
スとしてＢ2 Ｈ6 を用いている。ｎ型の不純物をドーピ
ングする場合には、例えばＰＨ3 ガス等を用いれば良
い。
詳細に説明する。図１及び図２は本発明にかかる薄膜半
導体装置製造方法の第１実施例を示す工程図である。本
実施例ではＮチャネル型の薄膜トランジスタを絶縁基板
上に集積形成して、アクティブマトリクス型表示装置の
能動素子基板に用いる薄膜半導体装置を作成している。
なお、Ｐチャネル型の薄膜トランジスタを形成する場合
も全く同様である。先ず図１の工程（ａ）で、半導体成
膜ガスにドーパントガスを混合した原料気体を用いて化
学気相成長（ＣＶＤ）を行ない、トランジスタの活性層
となるべき非単結晶性の半導体薄膜２を絶縁基板１上に
堆積する。本例では、プラズマＣＶＤ、ＬＰＣＶＤ等の
方法で多結晶シリコンからなる半導体薄膜２を約２０〜
１００nmの膜厚で堆積している。なお、必要に応じ透明
ガラス等からなる絶縁基板１の表面に、予めバッファ層
としてＳｉＯ2 膜、ＳｉＮx 膜等を約１００〜２００nm
の厚みで成膜しておいても良い。ＣＶＤによる半導体薄
膜２の成膜時、原料気体として半導体成膜ガスとドーパ
ントガスの混合物を用いている。半導体成膜ガスは例え
ばＳｉＨ4 やＳｉＨ6 の１００％濃度ガスを用いる。一
方、ドーパントガスは水素希釈又はヘリウム希釈のＢ2
Ｈ6 を用いる。希釈濃度は１０〜１００ppm 程度に設定
する。本例では、ＳｉＨ4 １００％ガス３０sccmとＢ2
Ｈ6 ２０ppm 水素希釈ガス１．０sccmを混合した原料気
体を用い、プラズマＣＶＤ法で基板温度１５０〜３５０
℃にて半導体薄膜２を成膜した。得られた半導体薄膜２
中には通常のイオン注入方式でＢ＋をドープした場合の
１×１０12／cm2 に相当するドーズ量が得られた。ＣＶ
Ｄによるドーピングの為、３００×４００mm2 程度の大
面積に渡って成膜してもウェハ面内におけるドーズ量の
バラツキは殆どなかった。一般に、ウェハ面内でドーズ
量を±１％以内のバラツキに抑える事は比較的容易であ
る。成膜方法はプラズマＣＶＤ法に限る事はなく、例え
ばＬＰＣＶＤ法でＳｉＨ6 ガスとＢ2 Ｈ6 ２０ppm 希釈
ガスを用いれば、４５０℃程度で分解して非晶質シリコ
ンからなる半導体薄膜を同様の低ドーズ量で得る事がで
きる。本例では、Ｎチャネル型の薄膜トランジスタの閾
電圧（Ｖｔｈ）を予め制御する為、ｐ型のドーパントガ
スとしてＢ2 Ｈ6 を用いている。ｎ型の不純物をドーピ
ングする場合には、例えばＰＨ3 ガス等を用いれば良
い。
【０００８】続いてエネルギービーム３を照射して半導
体薄膜２に含まれるドーパントを活性化し、予めトラン
ジスタの閾電圧を調整しておく。なお、エネルギービー
ム３として例えばエキシマレーザビームを用いる事がで
きる。又、この照射工程ではドーパントの活性化と同時
に非単結晶性の半導体薄膜２を結晶化しても良い。例え
ばＬＰＣＶＤ法で非晶質シリコンからなる半導体薄膜２
を成膜した場合、このままではドーパントは活性化され
ていない。そこで、ドーパントの活性化と同時に非晶質
シリコンの結晶化を目的として、波長が１５０〜３５０
nmのエキシマレーザビームを１８０〜８００mJ／cm2 の
エネルギー密度で照射し、非晶質シリコンを多結晶シリ
コンに転換する。この様にして結晶粒径が１００〜５０
０nmのＰ−型多結晶シリコンが得られる。エキシマレー
ザパルスをワンショットで照射する事により、１チップ
分の半導体薄膜２の一括加熱処理（アニール）を行な
う。この一括加熱により非晶質シリコンは一旦溶融した
後結晶化し比較的大粒径の多結晶シリコンが得られる。
エキシマレーザビームは強力なパルス紫外光である為、
シリコン等からなる半導体薄膜２の表面層で吸収され、
その部分の温度を上昇させるが、絶縁基板１まで加熱す
る事はない。この様にして、低温プロセスにより高性能
な半導体薄膜２を比較的低融点のガラス材料等からなる
絶縁基板１上に成膜できる。
体薄膜２に含まれるドーパントを活性化し、予めトラン
ジスタの閾電圧を調整しておく。なお、エネルギービー
ム３として例えばエキシマレーザビームを用いる事がで
きる。又、この照射工程ではドーパントの活性化と同時
に非単結晶性の半導体薄膜２を結晶化しても良い。例え
ばＬＰＣＶＤ法で非晶質シリコンからなる半導体薄膜２
を成膜した場合、このままではドーパントは活性化され
ていない。そこで、ドーパントの活性化と同時に非晶質
シリコンの結晶化を目的として、波長が１５０〜３５０
nmのエキシマレーザビームを１８０〜８００mJ／cm2 の
エネルギー密度で照射し、非晶質シリコンを多結晶シリ
コンに転換する。この様にして結晶粒径が１００〜５０
０nmのＰ−型多結晶シリコンが得られる。エキシマレー
ザパルスをワンショットで照射する事により、１チップ
分の半導体薄膜２の一括加熱処理（アニール）を行な
う。この一括加熱により非晶質シリコンは一旦溶融した
後結晶化し比較的大粒径の多結晶シリコンが得られる。
エキシマレーザビームは強力なパルス紫外光である為、
シリコン等からなる半導体薄膜２の表面層で吸収され、
その部分の温度を上昇させるが、絶縁基板１まで加熱す
る事はない。この様にして、低温プロセスにより高性能
な半導体薄膜２を比較的低融点のガラス材料等からなる
絶縁基板１上に成膜できる。
【０００９】次に図１の工程（ｂ）に進み、半導体薄膜
２をアイランド状にパタニングする。これにより、薄膜
トランジスタの素子領域が形成できる。続いてプラズマ
ＣＶＤ法、ＬＰＣＶＤ法、ＡＰＣＶＤ法等でＳｉＯ2 を
５０〜２００nm程度成膜する。これにより、半導体薄膜
２を被覆するゲート絶縁膜４が得られる。場合によって
はこのＳｉＯ2 の上にＳｉＮx を連続成膜してゲート絶
縁膜４としても良い。
２をアイランド状にパタニングする。これにより、薄膜
トランジスタの素子領域が形成できる。続いてプラズマ
ＣＶＤ法、ＬＰＣＶＤ法、ＡＰＣＶＤ法等でＳｉＯ2 を
５０〜２００nm程度成膜する。これにより、半導体薄膜
２を被覆するゲート絶縁膜４が得られる。場合によって
はこのＳｉＯ2 の上にＳｉＮx を連続成膜してゲート絶
縁膜４としても良い。
【００１０】工程（ｃ）に進み、ゲート絶縁膜４の上に
ゲート電極５をパタニング形成する。例えば、Ａｌ，Ｍ
ｏ，Ｔａ，Ｔｉ，Ｃｒ等の金属膜、高濃度で不純物がド
ーピングされた多結晶シリコン膜、高濃度ドープ多結晶
シリコンと金属の積層膜、又は上述した材料の合金膜を
成膜し、所定の形状にパタニングしてゲート電極５に加
工する。
ゲート電極５をパタニング形成する。例えば、Ａｌ，Ｍ
ｏ，Ｔａ，Ｔｉ，Ｃｒ等の金属膜、高濃度で不純物がド
ーピングされた多結晶シリコン膜、高濃度ドープ多結晶
シリコンと金属の積層膜、又は上述した材料の合金膜を
成膜し、所定の形状にパタニングしてゲート電極５に加
工する。
【００１１】工程（ｄ）に移り、ゲート電極５の形成後
イオンドーピング６によりｎ型の不純物を高濃度で注入
し、ソース領域７及びドレイン領域８を半導体薄膜２中
に形成する。このイオンドーピングはゲート電極５をマ
スクとしてセルフアライメントにより行なわれる。これ
により、トップゲート型のＮチャネル薄膜トランジスタ
が形成できる。さらに、レーザアニール等でソース領域
７及びドレイン領域８を活性化させる。
イオンドーピング６によりｎ型の不純物を高濃度で注入
し、ソース領域７及びドレイン領域８を半導体薄膜２中
に形成する。このイオンドーピングはゲート電極５をマ
スクとしてセルフアライメントにより行なわれる。これ
により、トップゲート型のＮチャネル薄膜トランジスタ
が形成できる。さらに、レーザアニール等でソース領域
７及びドレイン領域８を活性化させる。
【００１２】図２の工程（ｅ）に移り、ＡＰＣＶＤ法、
ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてＳｉＯ2 を
約４００〜６００nmの厚みで成膜し、層間絶縁膜９とす
る。
ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてＳｉＯ2 を
約４００〜６００nmの厚みで成膜し、層間絶縁膜９とす
る。
【００１３】最後に工程（ｆ）で層間絶縁膜９にエッチ
ングでコンタクトホールを開口する。コンタクトホール
はソース領域７に連通している。続いてＡｌとＳｉの合
金を約６００nmの厚みで成膜し、所定の形状にパタニン
グして配線電極１０とする。図示する様に、この配線電
極１０はコンタクトホールを介して薄膜トランジスタの
ソース領域７に接続している。次いでＳｉＯ2 を約４０
０nmの厚みで成膜し、パシベーション膜１１とする。こ
のパシベーション膜１１は薄膜トランジスタ及び配線電
極１０を被覆している。この後、必要ならば基板加熱を
行ない、パシベーション膜１１をキャップ膜として層間
絶縁膜９に含まれる水素原子を半導体薄膜２中に拡散さ
せて、所謂水素化処理を実施する。最後に、パシベーシ
ョン膜１１の表面にＩＴＯ等からなる透明導電膜を成膜
し、所定の形状にパタニングして画素電極１４に加工す
る。この画素電極１４は予めパシベーション膜１１及び
層間絶縁膜９に開口したコンタクトホールを介して薄膜
トランジスタのドレイン領域８に接続する。以上の工程
により、薄膜半導体装置が完成する。なお、この薄膜半
導体装置を能動素子基板としてアクティブマトリクス型
の表示装置を組み立てる場合には、予め対向電極が形成
された別の絶縁基板を所定の間隙を介して絶縁基板１に
接合し、且つこの間隙に液晶等の電気光学物質を配置す
れば良い。
ングでコンタクトホールを開口する。コンタクトホール
はソース領域７に連通している。続いてＡｌとＳｉの合
金を約６００nmの厚みで成膜し、所定の形状にパタニン
グして配線電極１０とする。図示する様に、この配線電
極１０はコンタクトホールを介して薄膜トランジスタの
ソース領域７に接続している。次いでＳｉＯ2 を約４０
０nmの厚みで成膜し、パシベーション膜１１とする。こ
のパシベーション膜１１は薄膜トランジスタ及び配線電
極１０を被覆している。この後、必要ならば基板加熱を
行ない、パシベーション膜１１をキャップ膜として層間
絶縁膜９に含まれる水素原子を半導体薄膜２中に拡散さ
せて、所謂水素化処理を実施する。最後に、パシベーシ
ョン膜１１の表面にＩＴＯ等からなる透明導電膜を成膜
し、所定の形状にパタニングして画素電極１４に加工す
る。この画素電極１４は予めパシベーション膜１１及び
層間絶縁膜９に開口したコンタクトホールを介して薄膜
トランジスタのドレイン領域８に接続する。以上の工程
により、薄膜半導体装置が完成する。なお、この薄膜半
導体装置を能動素子基板としてアクティブマトリクス型
の表示装置を組み立てる場合には、予め対向電極が形成
された別の絶縁基板を所定の間隙を介して絶縁基板１に
接合し、且つこの間隙に液晶等の電気光学物質を配置す
れば良い。
【００１４】次に図３を参照して、本発明にかかる薄膜
半導体装置製造方法の第２実施例を説明する。本例では
ボトムゲート型の薄膜トランジスタを集積形成してい
る。基本的な製造工程は先の第１実施例と同様であり、
対応する部分には対応する参照番号を付して理解を容易
にしている。先ず工程（ａ）で、絶縁基板１上にゲート
電極５を形成する。具体的には、Ａｌ，Ｍｏ，Ｔａ，Ｔ
ｉ，Ｃｒ等の金属膜、不純物を高濃度でドープした多結
晶シリコン膜、高濃度ドープ多結晶シリコンと金属の積
層膜、又はこれらの材料の合金膜を成膜し、所定の形状
にパタニングしてゲート電極５に加工する。次いでＡＰ
ＣＶＤ法、ＬＰＣＶＤ法又はプラズマＣＶＤ法で、Ｓｉ
Ｎx 膜４１及びＳｉＯ2 膜４２を連続成膜し、ゲート絶
縁膜４とする。このゲート絶縁膜４の膜厚は１０〜２０
０nmに設定されている。この後、非晶質シリコンからな
る半導体薄膜２を第１実施例と同様の方法により約１０
〜１００nmの厚みで成膜する。エキシマレーザ等のエネ
ルギービーム３を照射する。このレーザアニールにより
非晶質シリコンが多結晶シリコンに転換されると共に、
半導体薄膜２中に予め含有されたドーパントが活性化さ
れる。
半導体装置製造方法の第２実施例を説明する。本例では
ボトムゲート型の薄膜トランジスタを集積形成してい
る。基本的な製造工程は先の第１実施例と同様であり、
対応する部分には対応する参照番号を付して理解を容易
にしている。先ず工程（ａ）で、絶縁基板１上にゲート
電極５を形成する。具体的には、Ａｌ，Ｍｏ，Ｔａ，Ｔ
ｉ，Ｃｒ等の金属膜、不純物を高濃度でドープした多結
晶シリコン膜、高濃度ドープ多結晶シリコンと金属の積
層膜、又はこれらの材料の合金膜を成膜し、所定の形状
にパタニングしてゲート電極５に加工する。次いでＡＰ
ＣＶＤ法、ＬＰＣＶＤ法又はプラズマＣＶＤ法で、Ｓｉ
Ｎx 膜４１及びＳｉＯ2 膜４２を連続成膜し、ゲート絶
縁膜４とする。このゲート絶縁膜４の膜厚は１０〜２０
０nmに設定されている。この後、非晶質シリコンからな
る半導体薄膜２を第１実施例と同様の方法により約１０
〜１００nmの厚みで成膜する。エキシマレーザ等のエネ
ルギービーム３を照射する。このレーザアニールにより
非晶質シリコンが多結晶シリコンに転換されると共に、
半導体薄膜２中に予め含有されたドーパントが活性化さ
れる。
【００１５】工程（ｂ）に移りＳｉＯ2 膜を約１００nm
の厚みで成膜した後、所定の形状にパタニングしてエッ
チングストッパ１３に加工する。この場合、裏面露光技
術を用いてゲート電極５と整合する様にエッチングスト
ッパ１３をパタニングしている。イオンドーピング６に
より不純物を高濃度で半導体薄膜２に注入し、エッチン
グストッパ１３をマスクとしてセルフアライメントによ
りソース領域７及びドレイン領域８を形成する。レーザ
アニール等でこのソース領域７及びドレイン領域８を活
性化させる。この段階で半導体薄膜２をエッチングし不
要部分を絶縁基板１から除去する。
の厚みで成膜した後、所定の形状にパタニングしてエッ
チングストッパ１３に加工する。この場合、裏面露光技
術を用いてゲート電極５と整合する様にエッチングスト
ッパ１３をパタニングしている。イオンドーピング６に
より不純物を高濃度で半導体薄膜２に注入し、エッチン
グストッパ１３をマスクとしてセルフアライメントによ
りソース領域７及びドレイン領域８を形成する。レーザ
アニール等でこのソース領域７及びドレイン領域８を活
性化させる。この段階で半導体薄膜２をエッチングし不
要部分を絶縁基板１から除去する。
【００１６】工程（ｃ）に移り、ＳｉＯ2 を約６００nm
の厚みで堆積し、層間絶縁膜９とする。
の厚みで堆積し、層間絶縁膜９とする。
【００１７】最後に工程（ｄ）で層間絶縁膜９にコンタ
クトホールを開口し、ソース領域７及びドレイン領域８
の一部を露出させる。次いでＡｌとＳｉの合金又はＭｏ
等を約６００nmの厚みで成膜し、所定の形状にパタニン
グして配線電極１０に加工する。さらに必要ならば水素
化処理を行ない、最後に画素電極１４を形成して薄膜半
導体装置の完成となる。
クトホールを開口し、ソース領域７及びドレイン領域８
の一部を露出させる。次いでＡｌとＳｉの合金又はＭｏ
等を約６００nmの厚みで成膜し、所定の形状にパタニン
グして配線電極１０に加工する。さらに必要ならば水素
化処理を行ない、最後に画素電極１４を形成して薄膜半
導体装置の完成となる。
【００１８】図４を参照して、第１実施例又は第２実施
例により製造された薄膜半導体装置を能動素子基板とし
て組み立てたアクティブマトリクス型液晶表示装置の一
例を説明する。図示する様に、本表示装置は能動素子基
板１０１と対向基板１０２と両者の間に保持された電気
光学物質１０３とを備えたパネル構造を有する。電気光
学物質１０３としては液晶材料等が広く用いられてい
る。能動素子基板１０１には画素アレイ部１０４と駆動
回路部とが集積形成されている。駆動回路部は垂直駆動
回路１０５と水平駆動回路１０６とに分かれている。
又、能動素子基板１０１の周辺部上端には外部接続用の
端子部１０７が形成されている。端子部１０７は配線１
０８を介して垂直駆動回路１０５及び水平駆動回路１０
６に接続している。画素アレイ部１０４には行状のゲー
ト配線１０９と列状の信号配線１１０が形成されてい
る。両配線の交差部には画素電極１１１とこれを駆動す
る薄膜トランジスタ１１２が形成されている。薄膜トラ
ンジスタ１１２のゲート電極は対応するゲート配線１０
９に接続され、ドレイン領域は対応する画素電極１１１
に接続され、ソース領域は対応する信号配線１１０に接
続している。ゲート配線１０９は垂直駆動回路１０５に
接続する一方、信号配線１１０は水平駆動回路１０６に
接続している。画素電極１１１をスイッチング駆動する
薄膜トランジスタ１１２及び垂直駆動回路１０５と水平
駆動回路１０６に含まれる薄膜トランジスタは、本発明
に従って作成されたものである。即ち、半導体成膜ガス
にドーパントを混合した原料気体を用いて化学気相成長
を行ない、薄膜トランジスタの活性層となるべき非単結
晶性の半導体薄膜を先ず絶縁基板（能動素子基板１０
１）上に堆積しておく。エネルギービームを照射して半
導体薄膜に含まれるドーパントを活性化し予め薄膜トラ
ンジスタの閾電圧を調整しておく。最後に、半導体薄膜
を加工して薄膜トランジスタを集積形成する。
例により製造された薄膜半導体装置を能動素子基板とし
て組み立てたアクティブマトリクス型液晶表示装置の一
例を説明する。図示する様に、本表示装置は能動素子基
板１０１と対向基板１０２と両者の間に保持された電気
光学物質１０３とを備えたパネル構造を有する。電気光
学物質１０３としては液晶材料等が広く用いられてい
る。能動素子基板１０１には画素アレイ部１０４と駆動
回路部とが集積形成されている。駆動回路部は垂直駆動
回路１０５と水平駆動回路１０６とに分かれている。
又、能動素子基板１０１の周辺部上端には外部接続用の
端子部１０７が形成されている。端子部１０７は配線１
０８を介して垂直駆動回路１０５及び水平駆動回路１０
６に接続している。画素アレイ部１０４には行状のゲー
ト配線１０９と列状の信号配線１１０が形成されてい
る。両配線の交差部には画素電極１１１とこれを駆動す
る薄膜トランジスタ１１２が形成されている。薄膜トラ
ンジスタ１１２のゲート電極は対応するゲート配線１０
９に接続され、ドレイン領域は対応する画素電極１１１
に接続され、ソース領域は対応する信号配線１１０に接
続している。ゲート配線１０９は垂直駆動回路１０５に
接続する一方、信号配線１１０は水平駆動回路１０６に
接続している。画素電極１１１をスイッチング駆動する
薄膜トランジスタ１１２及び垂直駆動回路１０５と水平
駆動回路１０６に含まれる薄膜トランジスタは、本発明
に従って作成されたものである。即ち、半導体成膜ガス
にドーパントを混合した原料気体を用いて化学気相成長
を行ない、薄膜トランジスタの活性層となるべき非単結
晶性の半導体薄膜を先ず絶縁基板（能動素子基板１０
１）上に堆積しておく。エネルギービームを照射して半
導体薄膜に含まれるドーパントを活性化し予め薄膜トラ
ンジスタの閾電圧を調整しておく。最後に、半導体薄膜
を加工して薄膜トランジスタを集積形成する。
【００１９】
【発明の効果】以上説明した様に、本発明によれば、半
導体成膜ガスにドーパントガスを低濃度で混合した原料
気体を用いて化学気相成長を行ない、トランジスタの活
性層となるべき非単結晶性の半導体薄膜を絶縁基板上に
堆積する。さらに、エネルギービームを照射して半導体
薄膜に含まれるドーパントを活性化し予めトランジスタ
の閾電圧を調整する。これにより、低温プロセスで閾電
圧制御を行なう為の低濃度不純物注入（ライトドーピン
グ）を容易に行なう事ができる。しかも大面積に渡って
均一性良く不純物をライトドーピングできる為、大画面
の液晶表示装置の一面どり、あるいは小型、中型の液晶
表示装置の多面どり等にも適用可能となり、その効果は
絶大なものがある。
導体成膜ガスにドーパントガスを低濃度で混合した原料
気体を用いて化学気相成長を行ない、トランジスタの活
性層となるべき非単結晶性の半導体薄膜を絶縁基板上に
堆積する。さらに、エネルギービームを照射して半導体
薄膜に含まれるドーパントを活性化し予めトランジスタ
の閾電圧を調整する。これにより、低温プロセスで閾電
圧制御を行なう為の低濃度不純物注入（ライトドーピン
グ）を容易に行なう事ができる。しかも大面積に渡って
均一性良く不純物をライトドーピングできる為、大画面
の液晶表示装置の一面どり、あるいは小型、中型の液晶
表示装置の多面どり等にも適用可能となり、その効果は
絶大なものがある。
【図１】本発明にかかる薄膜半導体装置製造方法の第１
実施例を示す工程図である。
実施例を示す工程図である。
【図２】同じく第１実施例の工程図である。
【図３】本発明にかかる薄膜半導体装置製造方法の第２
実施例を示す工程図である。
実施例を示す工程図である。
【図４】本発明に従って製造されたアクティブマトリク
ス型表示装置の一例を示す模式的な斜視図である。
ス型表示装置の一例を示す模式的な斜視図である。
１ 絶縁基板 ２ 半導体薄膜 ３ エネルギービーム ４ ゲート絶縁膜 ５ ゲート電極 ６ イオンドーピング ７ ソース領域 ８ ドレイン領域 ９ 層間絶縁膜 １０ 配線電極 １１ パシベーション膜 １３ エッチングストッパ １４ 画素電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 29/78 ６１８Ａ
Claims (5)
- 【請求項１】 半導体成膜ガスにドーパントガスを混合
した原料気体を用いて化学気相成長を行ない、トランジ
スタの活性層となるべき非単結晶性の半導体薄膜を絶縁
基板上に堆積する成膜工程と、 エネルギービームを照射して半導体薄膜に含まれるドー
パントを活性化し予めトランジスタの閾電圧を調整して
おく照射工程と、 該半導体薄膜を加工してトランジスタを集積形成する加
工工程とを行なう薄膜半導体装置の製造方法。 - 【請求項２】 前記照射工程は、ドーパントの活性化と
同時に該非単結晶性の半導体薄膜を結晶化する請求項１
記載の薄膜半導体装置の製造方法。 - 【請求項３】 前記成膜工程は、ドーパントガスとして
水素又はヘリウムで希釈したＰＨ3 又はＢ2 Ｈ6 を用
い、半導体成膜ガスとしてＳｉＨ4 又はＳｉ2Ｈ6 を用
いる請求項１記載の薄膜半導体装置の製造方法。 - 【請求項４】 前記照射工程は、エネルギービームとし
てエキシマレーザビームを用いる請求項１記載の薄膜半
導体装置の製造方法。 - 【請求項５】 半導体成膜ガスにドーパントガスを混合
した原料気体を用いて化学気相成長を行ない、トランジ
スタの活性層となるべき非単結晶性の半導体薄膜を一方
の絶縁基板上に堆積する成膜工程と、 エネルギービームを照射して半導体薄膜に含まれるドー
パントを活性化し予めトランジスタの閾電圧を調整して
おく照射工程と、 該半導体薄膜を加工してトランジスタを集積形成する第
１加工工程と、 該トランジスタに接続して画素電極を集積形成する第２
加工工程と、 予め対向電極が形成された他方の絶縁基板を所定の間隙
を介して該一方の絶縁基板に接合し且つ該間隙に電気光
学物質を配置する組立工程とを行なう表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16809795A JPH08340117A (ja) | 1995-06-09 | 1995-06-09 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16809795A JPH08340117A (ja) | 1995-06-09 | 1995-06-09 | 薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08340117A true JPH08340117A (ja) | 1996-12-24 |
Family
ID=15861791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16809795A Pending JPH08340117A (ja) | 1995-06-09 | 1995-06-09 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08340117A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009055011A (ja) * | 2007-07-27 | 2009-03-12 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| CN111129162A (zh) * | 2019-12-31 | 2020-05-08 | 华南理工大学 | 一种薄膜晶体管、显示基板、显示面板及显示装置 |
-
1995
- 1995-06-09 JP JP16809795A patent/JPH08340117A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009055011A (ja) * | 2007-07-27 | 2009-03-12 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US8786793B2 (en) | 2007-07-27 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| CN111129162A (zh) * | 2019-12-31 | 2020-05-08 | 华南理工大学 | 一种薄膜晶体管、显示基板、显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US6613613B2 (en) | Thin film type monolithic semiconductor device | |
| US5696011A (en) | Method for forming an insulated gate field effect transistor | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP3344072B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| US6376860B1 (en) | Semiconductor device | |
| US5936291A (en) | Thin film transistor and method for fabricating the same | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| JP3968484B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7183614B2 (en) | Semiconductor device and method of manufacture thereof | |
| KR19990013835A (ko) | 반도체 장치 제작 방법 | |
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08340117A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0832074A (ja) | 半導体装置およびその製造方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JPH10150203A (ja) | 薄膜半導体装置の製造方法 | |
| KR100525434B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JP3430743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JP2789417B2 (ja) | 半導体装置の作製方法 |