JPH08340679A - 高周波変圧器の偏磁防止回路 - Google Patents
高周波変圧器の偏磁防止回路Info
- Publication number
- JPH08340679A JPH08340679A JP7143048A JP14304895A JPH08340679A JP H08340679 A JPH08340679 A JP H08340679A JP 7143048 A JP7143048 A JP 7143048A JP 14304895 A JP14304895 A JP 14304895A JP H08340679 A JPH08340679 A JP H08340679A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay time
- frequency transformer
- inverter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Inverter Devices (AREA)
- Regulation Of General Use Transformers (AREA)
Abstract
(57)【要約】
【目的】 簡単安価な構成で偏磁を抑制することができ
る高周波変圧器の偏磁防止回路を得ること。 【構成】 変圧器４の一次巻線と直列に抵抗器３０を挿
入する。この抵抗器３０はインバータ３の出力電圧の正
負偏差成分に基づき一次巻線に流入する電流を抑制し、
変圧器４の偏磁が抑制される。
る高周波変圧器の偏磁防止回路を得ること。 【構成】 変圧器４の一次巻線と直列に抵抗器３０を挿
入する。この抵抗器３０はインバータ３の出力電圧の正
負偏差成分に基づき一次巻線に流入する電流を抑制し、
変圧器４の偏磁が抑制される。
Description
【０００１】
【産業上の利用分野】この発明はインバータからの高周
波交流電圧の電圧変換を行う高周波変圧器において、入
力交流電圧の正負波形アンバランス等により発生する偏
磁現象を防止するための技術に関するものである。
波交流電圧の電圧変換を行う高周波変圧器において、入
力交流電圧の正負波形アンバランス等により発生する偏
磁現象を防止するための技術に関するものである。
【０００２】
【従来の技術】図８は例えば’９０年スイッチング電源
システムシンポジウム（社団法人 日本能率協会主催）
予稿集Ｐ７−１−３に示された従来の偏磁防止回路を示
す図であり、図において、１は直流電源、２は直流電源
１と並列に接続された入力コンデンサ（Ｃ１）、３は直
流電源１の直流電圧Ｅｄを高周波（例えば、２０ＫＨｚ
程度）の交流電圧Ｖ１に変換するインバータで、ブリッ
ジ接続されたＵ、Ｘ、Ｖ、Ｙの４相アームからなり、各
アームはスイッチング素子としての絶縁ゲートトランジ
スタ（以下ＩＧＢＴと称す）とこのＩＧＢＴと逆並列接
続されたダイオードとから構成されている。
システムシンポジウム（社団法人 日本能率協会主催）
予稿集Ｐ７−１−３に示された従来の偏磁防止回路を示
す図であり、図において、１は直流電源、２は直流電源
１と並列に接続された入力コンデンサ（Ｃ１）、３は直
流電源１の直流電圧Ｅｄを高周波（例えば、２０ＫＨｚ
程度）の交流電圧Ｖ１に変換するインバータで、ブリッ
ジ接続されたＵ、Ｘ、Ｖ、Ｙの４相アームからなり、各
アームはスイッチング素子としての絶縁ゲートトランジ
スタ（以下ＩＧＢＴと称す）とこのＩＧＢＴと逆並列接
続されたダイオードとから構成されている。
【０００３】また、４はインバータ３からの交流電圧Ｖ
１がその一次巻線に印加される高周波変圧器（以下、変
圧器と称す）、５は変圧器４の二次巻線からの交流電圧
Ｖ２を直流電圧に変換する整流器で、ブリッジ接続され
たダイオードＤ１〜Ｄ４で構成されている。６および７
は平滑回路を構成するそれぞれ平滑リアクトル（ＳＬ）
と平滑コンデンサ（Ｃ２）、８は平滑コンデンサ７と並
列に接続される負荷（Ｒ）である。
１がその一次巻線に印加される高周波変圧器（以下、変
圧器と称す）、５は変圧器４の二次巻線からの交流電圧
Ｖ２を直流電圧に変換する整流器で、ブリッジ接続され
たダイオードＤ１〜Ｄ４で構成されている。６および７
は平滑回路を構成するそれぞれ平滑リアクトル（ＳＬ）
と平滑コンデンサ（Ｃ２）、８は平滑コンデンサ７と並
列に接続される負荷（Ｒ）である。
【０００４】９はコンデンサ２を流れる電流を検出する
第１の電流センサ（ＣＴ１）、１０は平滑リアクトル６
を流れる電流を検出する第２の電流センサ（ＣＴ２）、
１１は出力電圧基準（Ｖｄ*）発生器、１２は平滑コン
デンサ７の電圧、即ち出力電圧Ｖｄと出力電圧基準Ｖｄ
*との偏差を演算する第１の減算器、１３は第１の減算
器１２からの出力信号を増幅する電圧コントローラ、１
４は電圧コントローラ１３の出力Ｉ*と第２の電流セン
サ１０からの出力Ｉとの偏差を演算する第２の減算器、
１５は第２の減算器１４からの出力信号を増幅する電流
コントローラである。
第１の電流センサ（ＣＴ１）、１０は平滑リアクトル６
を流れる電流を検出する第２の電流センサ（ＣＴ２）、
１１は出力電圧基準（Ｖｄ*）発生器、１２は平滑コン
デンサ７の電圧、即ち出力電圧Ｖｄと出力電圧基準Ｖｄ
*との偏差を演算する第１の減算器、１３は第１の減算
器１２からの出力信号を増幅する電圧コントローラ、１
４は電圧コントローラ１３の出力Ｉ*と第２の電流セン
サ１０からの出力Ｉとの偏差を演算する第２の減算器、
１５は第２の減算器１４からの出力信号を増幅する電流
コントローラである。
【０００５】１６は偏磁防止制御回路、１７は偏磁防止
制御回路１６と電流コントローラ１５との出力を加算す
る加算器、１８は偏磁防止制御回路１６と電流コントロ
ーラ１５との出力の差を演算する第３の減算器、１９は
三角波キャリア発生回路、２０は加算器１７とキャリア
信号発生回路１９とからの出力を比較し、”１”また
は”０”のレベル信号を出力する第１の比較器、２１は
第３の減算器１８とキャリア信号発生回路１９とからの
出力を比較する第２の比較器、２２は第１および第２の
比較器２０、２１からの出力よりＵ、Ｘ、Ｖ、Ｙ各相の
パルスを発生するパルス分配回路、２３はパルス分配回
路２２からのパルス出力を増幅するゲートアンプ回路で
ある。
制御回路１６と電流コントローラ１５との出力を加算す
る加算器、１８は偏磁防止制御回路１６と電流コントロ
ーラ１５との出力の差を演算する第３の減算器、１９は
三角波キャリア発生回路、２０は加算器１７とキャリア
信号発生回路１９とからの出力を比較し、”１”また
は”０”のレベル信号を出力する第１の比較器、２１は
第３の減算器１８とキャリア信号発生回路１９とからの
出力を比較する第２の比較器、２２は第１および第２の
比較器２０、２１からの出力よりＵ、Ｘ、Ｖ、Ｙ各相の
パルスを発生するパルス分配回路、２３はパルス分配回
路２２からのパルス出力を増幅するゲートアンプ回路で
ある。
【０００６】また、図９は偏磁防止制御回路の内部構成
図であり、２４はコンデンサ２の電流センサ９の出力を
整流する整流回路、２５はＵ相のゲート信号でオン／オ
フする第１のスイッチ、２６は整流回路２４の出力の符
号を反転する符号反転回路、２７はＶ相のゲート信号で
オン／オフする第２のスイッチ、２８は第１および第２
のスイッチ２５、２７からの出力を平滑するフィルタ、
２９はフィルタ２８の出力から加算器１７、減算器１８
への信号を作るＰＩ調節器である。
図であり、２４はコンデンサ２の電流センサ９の出力を
整流する整流回路、２５はＵ相のゲート信号でオン／オ
フする第１のスイッチ、２６は整流回路２４の出力の符
号を反転する符号反転回路、２７はＶ相のゲート信号で
オン／オフする第２のスイッチ、２８は第１および第２
のスイッチ２５、２７からの出力を平滑するフィルタ、
２９はフィルタ２８の出力から加算器１７、減算器１８
への信号を作るＰＩ調節器である。
【０００７】次に動作について説明する。直流電源１の
電力は、入力コンデンサ２、インバータ３により矩形波
交流に変換され、変圧器４、整流器５を通してリップル
を含んだ直流電圧に変換される。発生したリップルは平
滑リアクトル６、平滑コンデンサ７により平滑され、リ
ップルの少ない直流に変換され負荷８へ供給される。そ
して、その出力電圧Ｖｄはインバータ３のＩＧＢＴの通
流率αを変えることにより制御する。
電力は、入力コンデンサ２、インバータ３により矩形波
交流に変換され、変圧器４、整流器５を通してリップル
を含んだ直流電圧に変換される。発生したリップルは平
滑リアクトル６、平滑コンデンサ７により平滑され、リ
ップルの少ない直流に変換され負荷８へ供給される。そ
して、その出力電圧Ｖｄはインバータ３のＩＧＢＴの通
流率αを変えることにより制御する。
【０００８】従来の偏磁防止回路はＵ相とＶ相の通流比
を個別に制御することにより偏磁を防止するものであ
る。以下にその制御方法について説明する。出力電圧基
準Ｖｄ*とフィードバックされた出力電圧Ｖｄとは第１
の減算器１２でその偏差が演算され、更に電圧コントロ
ーラ１３で増幅される。出力電圧基準Ｖｄ*と出力電圧
フィードバックＶｄとの間に偏差がある場合には電圧コ
ントローラ１３の出力Ｉ*は次段にある電流コントロー
ラ１５に対し、電流指令として与えられ、出力電流Ｉを
増減することにより出力電圧Ｖｄを制御するように働
く。
を個別に制御することにより偏磁を防止するものであ
る。以下にその制御方法について説明する。出力電圧基
準Ｖｄ*とフィードバックされた出力電圧Ｖｄとは第１
の減算器１２でその偏差が演算され、更に電圧コントロ
ーラ１３で増幅される。出力電圧基準Ｖｄ*と出力電圧
フィードバックＶｄとの間に偏差がある場合には電圧コ
ントローラ１３の出力Ｉ*は次段にある電流コントロー
ラ１５に対し、電流指令として与えられ、出力電流Ｉを
増減することにより出力電圧Ｖｄを制御するように働
く。
【０００９】また、電流コントローラ１５は電流指令Ｉ
*と第１の電流センサ１０からの出力電流フィードバッ
クＩとの偏差を増幅する。偏磁防止制御回路１６は変圧
器４を流れる偏磁電流ΔＩに比例した信号を出力し、加
算器１７、第３の減算器１８を通してそれぞれ電流コン
トローラ１５の出力に加算および減算される。第１の比
較器２０および第２の比較器２１はキャリア信号発生回
路１９からの三角波キャリア信号と加算器１７、第３の
減算器１８の出力を比較し、パルス分配回路２２、ゲー
トアンプ２３によりＳＵ、ＳＸ、ＳＶ、ＳＹの各ＩＧＢ
Ｔのゲート信号を作成する。
*と第１の電流センサ１０からの出力電流フィードバッ
クＩとの偏差を増幅する。偏磁防止制御回路１６は変圧
器４を流れる偏磁電流ΔＩに比例した信号を出力し、加
算器１７、第３の減算器１８を通してそれぞれ電流コン
トローラ１５の出力に加算および減算される。第１の比
較器２０および第２の比較器２１はキャリア信号発生回
路１９からの三角波キャリア信号と加算器１７、第３の
減算器１８の出力を比較し、パルス分配回路２２、ゲー
トアンプ２３によりＳＵ、ＳＸ、ＳＶ、ＳＹの各ＩＧＢ
Ｔのゲート信号を作成する。
【００１０】今、図１０（Ａ）に示すように、インバー
タ３の出力電圧Ｖ１のＵ相のパルス幅に＋Δｔ、Ｖ相に
−Δｔの偏差がある場合にはこの正負非対称波形により
インバータ出力電圧に直流成分が発生し、変圧器４が偏
磁する。この直流成分を検出するため、第１のコンデン
サ２に流れる電流Ｉｃを第１の電流センサ９で検出し、
偏磁防止制御回路１６で偏磁量に比例した信号ΔＩを得
る。
タ３の出力電圧Ｖ１のＵ相のパルス幅に＋Δｔ、Ｖ相に
−Δｔの偏差がある場合にはこの正負非対称波形により
インバータ出力電圧に直流成分が発生し、変圧器４が偏
磁する。この直流成分を検出するため、第１のコンデン
サ２に流れる電流Ｉｃを第１の電流センサ９で検出し、
偏磁防止制御回路１６で偏磁量に比例した信号ΔＩを得
る。
【００１１】検出方法は以下のとおりである。まず、第
１のコンデンサ２に流れる電流Ｉｃ（図１０（Ｂ））を
整流回路２４で整流し、これにＵ相のゲート信号でオン
／オフする第１のスイッチ２５と符号反転回路２６、Ｖ
相のゲート信号でオン／オフする第２のスイッチ２７を
組み合わせて得られる信号は図１０（Ｃ）に示すように
なる。この信号はインバータ出力電圧Ｖ１の正負波形非
対称によりわずかな直流成分ΔＩを含んでいる。この成
分ΔＶはフィルタ２８で平滑し更にＰＩ調節器２９で増
幅することにより検出する。このΔＩは偏磁量に比例し
た信号であり、このΔＩを小さくするよう、Ｕ相の場合
には電圧指令ＶIから減算してパルス幅を狭くしてや
り、Ｖ相の場合には加算してパルス幅を広げてやるよう
に制御する。
１のコンデンサ２に流れる電流Ｉｃ（図１０（Ｂ））を
整流回路２４で整流し、これにＵ相のゲート信号でオン
／オフする第１のスイッチ２５と符号反転回路２６、Ｖ
相のゲート信号でオン／オフする第２のスイッチ２７を
組み合わせて得られる信号は図１０（Ｃ）に示すように
なる。この信号はインバータ出力電圧Ｖ１の正負波形非
対称によりわずかな直流成分ΔＩを含んでいる。この成
分ΔＶはフィルタ２８で平滑し更にＰＩ調節器２９で増
幅することにより検出する。このΔＩは偏磁量に比例し
た信号であり、このΔＩを小さくするよう、Ｕ相の場合
には電圧指令ＶIから減算してパルス幅を狭くしてや
り、Ｖ相の場合には加算してパルス幅を広げてやるよう
に制御する。
【００１２】
【発明が解決しようとする課題】従来の偏磁防止回路は
以上のように構成されているので、検出や制御のための
構成が複雑となり装置が高価になる等の問題点があっ
た。この発明は上記のような問題点を解決するためにな
されたもので、簡単安価な構成で偏磁を抑制することが
できる高周波変圧器の偏磁防止回路を得ることを目的と
する。
以上のように構成されているので、検出や制御のための
構成が複雑となり装置が高価になる等の問題点があっ
た。この発明は上記のような問題点を解決するためにな
されたもので、簡単安価な構成で偏磁を抑制することが
できる高周波変圧器の偏磁防止回路を得ることを目的と
する。
【００１３】
【課題を解決するための手段】この発明の請求項１に係
る高周波変圧器の偏磁防止回路は、高周波変圧器の入力
側巻線と直列に挿入され、電圧形インバータの出力電圧
の正負偏差成分に基づき上記入力側巻線に流入する電流
を抑制する抵抗器を備えたものである。
る高周波変圧器の偏磁防止回路は、高周波変圧器の入力
側巻線と直列に挿入され、電圧形インバータの出力電圧
の正負偏差成分に基づき上記入力側巻線に流入する電流
を抑制する抵抗器を備えたものである。
【００１４】また、請求項２に係る高周波変圧器の偏磁
防止回路は、インバータのスイッチング素子へのゲート
信号の立ち上がりに遅れ時間を付加し、各スイッチング
素子への上記遅れ時間を調整することにより上記インバ
ータの出力の正負偏差成分を抑制する遅れ時間調整回路
を備えたものである。
防止回路は、インバータのスイッチング素子へのゲート
信号の立ち上がりに遅れ時間を付加し、各スイッチング
素子への上記遅れ時間を調整することにより上記インバ
ータの出力の正負偏差成分を抑制する遅れ時間調整回路
を備えたものである。
【００１５】また、請求項３に係る高周波変圧器の偏磁
防止回路は、その遅れ時間調整回路として可変抵抗とコ
ンデンサとを有するＣＲ回路を備え、上記可変抵抗の抵
抗値を変化させることにより遅れ時間を調整するように
したものである。
防止回路は、その遅れ時間調整回路として可変抵抗とコ
ンデンサとを有するＣＲ回路を備え、上記可変抵抗の抵
抗値を変化させることにより遅れ時間を調整するように
したものである。
【００１６】また、請求項４に係る高周波変圧器の偏磁
防止回路は、その遅れ時間調整回路としてカウンタとこ
のカウンタの設定を行う設定器とを有するディジタル遅
延回路を備え、上記設定器の設定値を変化させることに
より遅れ時間を調整するようにしたものである。
防止回路は、その遅れ時間調整回路としてカウンタとこ
のカウンタの設定を行う設定器とを有するディジタル遅
延回路を備え、上記設定器の設定値を変化させることに
より遅れ時間を調整するようにしたものである。
【００１７】また、請求項５に係る高周波変圧器の偏磁
防止回路は、インバータの出力の正負偏差成分に応じて
変動する偏差情報を検出する手段を備え、この偏差情報
が小さくなるよう遅れ時間調整回路の遅れ時間を制御す
るようにしたものである。
防止回路は、インバータの出力の正負偏差成分に応じて
変動する偏差情報を検出する手段を備え、この偏差情報
が小さくなるよう遅れ時間調整回路の遅れ時間を制御す
るようにしたものである。
【００１８】
【作用】請求項１の発明では、電圧形インバータの出力
電圧に正負偏差成分が発生すると、抵抗器がその正負偏
差成分によって流入する電流を抑制し、それに伴い高周
波変圧器の偏磁が抑制される。
電圧に正負偏差成分が発生すると、抵抗器がその正負偏
差成分によって流入する電流を抑制し、それに伴い高周
波変圧器の偏磁が抑制される。
【００１９】請求項２の発明では、インバータの出力パ
ルス幅が長くなる方のスイッチング素子へのゲート信号
の立ち上がりの遅れ時間が長くなるよう、遅れ時間を調
整する。
ルス幅が長くなる方のスイッチング素子へのゲート信号
の立ち上がりの遅れ時間が長くなるよう、遅れ時間を調
整する。
【００２０】請求項３の発明では、例えば可変抵抗の抵
抗値を大きくすることで遅れ時間を長くする。
抗値を大きくすることで遅れ時間を長くする。
【００２１】請求項４の発明では、例えば設定器の設定
カウント値を大きくすることで遅れ時間を長くする。
カウント値を大きくすることで遅れ時間を長くする。
【００２２】請求項５の発明では、例えば偏差情報の極
性に応じてそのゲート信号立ち上がりの遅れ時間を長く
するスイッチング素子を選択する。
性に応じてそのゲート信号立ち上がりの遅れ時間を長く
するスイッチング素子を選択する。
【００２３】
実施例１．以下、この発明の実施例１を図に基づいて説
明する。図１はこの発明の実施例１による偏磁防止回路
を示す図で、従来のものと同一または相当の部分には同
一の符号を付して説明を省略する。従来と異なる点は変
圧器４の一次巻線と直列に抵抗器３０を設けたことで、
また、これが偏磁防止手段のすべてである。
明する。図１はこの発明の実施例１による偏磁防止回路
を示す図で、従来のものと同一または相当の部分には同
一の符号を付して説明を省略する。従来と異なる点は変
圧器４の一次巻線と直列に抵抗器３０を設けたことで、
また、これが偏磁防止手段のすべてである。
【００２４】図２は変圧器４を周知の等価回路で表現し
たもので、以下、この図２を参照し、抵抗器３０の挿入
により偏磁を抑制する原理、動作について説明する。
たもので、以下、この図２を参照し、抵抗器３０の挿入
により偏磁を抑制する原理、動作について説明する。
【００２５】変圧器４は、図２に示すように、小抵抗ｒ
1、ｒ2、ｇ0およびリアクタンスｘ1、ｘ2、ｂ0等からな
る等価回路で表される。ＩＧＢＴ等を使用した高周波イ
ンバータ回路の場合、インバータのスイッチング周波数
が非常に高いため、入力側から見た変圧器４の内部イン
ピーダンスはリアクタンス分が支配的であり、ｒ1《ｘ1
が成立している。この状態で変圧器４の入力電圧Ｖ１に
正負の波形非対称等によるわずかな正負偏差成分、即ち
直流成分ΔＶが発生した場合には、抵抗ｒ1の値が非常
に小さいため、大きな偏磁電流ΔＩ＝ΔＶ／ｒ1が流れ
ることとなる。
1、ｒ2、ｇ0およびリアクタンスｘ1、ｘ2、ｂ0等からな
る等価回路で表される。ＩＧＢＴ等を使用した高周波イ
ンバータ回路の場合、インバータのスイッチング周波数
が非常に高いため、入力側から見た変圧器４の内部イン
ピーダンスはリアクタンス分が支配的であり、ｒ1《ｘ1
が成立している。この状態で変圧器４の入力電圧Ｖ１に
正負の波形非対称等によるわずかな正負偏差成分、即ち
直流成分ΔＶが発生した場合には、抵抗ｒ1の値が非常
に小さいため、大きな偏磁電流ΔＩ＝ΔＶ／ｒ1が流れ
ることとなる。
【００２６】これによる影響を図３に示す。図３は変圧
器４の磁化特性を示したもので、横軸に励磁電流Ｉ0を
とり、縦軸に磁束Ｂの特性を示したものである。例え
ば、励磁電流の交流成分ｉのみによる磁束Ｂに偏磁電流
Δｉ＝ΔＶ／ｒ1が印加されるとＢ′のような磁束とな
り変圧器４は完全に飽和し、入力に過大電流が流れるこ
とになる。
器４の磁化特性を示したもので、横軸に励磁電流Ｉ0を
とり、縦軸に磁束Ｂの特性を示したものである。例え
ば、励磁電流の交流成分ｉのみによる磁束Ｂに偏磁電流
Δｉ＝ΔＶ／ｒ1が印加されるとＢ′のような磁束とな
り変圧器４は完全に飽和し、入力に過大電流が流れるこ
とになる。
【００２７】これを防止するため変圧器４の入力側に抵
抗器３０を挿入する。仮にＲｅ／ｒ1＝ｎとなるような
抵抗値Ｒｅを挿入すると偏磁電流はΔｉ′＝Δｉ／ｎと
なり１／ｎに減少しＢ≒Ｂ′となって、偏磁による飽和
現象を防止することができる。ここで元々高周波変圧器
の内部抵抗は数ｍΩ以下の非常に小さい値であるので、
Ｒｅの値は小さな値でよい。例えば変圧器４からの配線
の一部の材質を銅・アルミ等から若干抵抗率の高い黄銅
に変更する等の簡単な変更で実現可能である。
抗器３０を挿入する。仮にＲｅ／ｒ1＝ｎとなるような
抵抗値Ｒｅを挿入すると偏磁電流はΔｉ′＝Δｉ／ｎと
なり１／ｎに減少しＢ≒Ｂ′となって、偏磁による飽和
現象を防止することができる。ここで元々高周波変圧器
の内部抵抗は数ｍΩ以下の非常に小さい値であるので、
Ｒｅの値は小さな値でよい。例えば変圧器４からの配線
の一部の材質を銅・アルミ等から若干抵抗率の高い黄銅
に変更する等の簡単な変更で実現可能である。
【００２８】実施例２．図４はこの発明の実施例２によ
る偏磁防止回路を示す図である。従来と同一または相当
部分には同一の符号を付して説明を省略する。従来と異
なるのは、遅れ時間調整回路としてのＴｄ作成回路３１
を設けこれを偏磁防止回路とした点である。Ｔｄ作成回
路３１は、その内部構成を図５に示すように、可変抵抗
３２とコンデンサ３３とからなるＣＲ回路およびＡＮＤ
回路３４を備えている。
る偏磁防止回路を示す図である。従来と同一または相当
部分には同一の符号を付して説明を省略する。従来と異
なるのは、遅れ時間調整回路としてのＴｄ作成回路３１
を設けこれを偏磁防止回路とした点である。Ｔｄ作成回
路３１は、その内部構成を図５に示すように、可変抵抗
３２とコンデンサ３３とからなるＣＲ回路およびＡＮＤ
回路３４を備えている。
【００２９】次に動作について説明する。可変抵抗３２
およびコンデンサ３３からなるＣＲ回路はゲート信号に
対して遅れ時間要素として働き、ＡＮＤ回路３４により
立ち上がりの遅れ時間Ｔｄを発生する。図６に示すよう
に、インバータ３が正の電圧を発生するＵ、Ｙ相がオン
するタイミングの遅れ時間Ｔｄ１と負の電圧を発生する
Ｖ、Ｘ相がオンするタイミングの遅れ時間Ｔｄ２とを個
別に調整することにより正負のオン時間幅の差Δｔが零
となるようにあらかじめ調整しておく。
およびコンデンサ３３からなるＣＲ回路はゲート信号に
対して遅れ時間要素として働き、ＡＮＤ回路３４により
立ち上がりの遅れ時間Ｔｄを発生する。図６に示すよう
に、インバータ３が正の電圧を発生するＵ、Ｙ相がオン
するタイミングの遅れ時間Ｔｄ１と負の電圧を発生する
Ｖ、Ｘ相がオンするタイミングの遅れ時間Ｔｄ２とを個
別に調整することにより正負のオン時間幅の差Δｔが零
となるようにあらかじめ調整しておく。
【００３０】これにより、定常的に正負のオン時間幅の
偏差Δｔによる偏磁を防止することができる。このよう
に、この実施例では簡単な制御回路の追加のみで変圧器
の偏磁防止が実現可能である。
偏差Δｔによる偏磁を防止することができる。このよう
に、この実施例では簡単な制御回路の追加のみで変圧器
の偏磁防止が実現可能である。
【００３１】実施例３．図７はこの発明の実施例３によ
る偏磁防止回路である。この実施例は、実施例２におけ
るＴｄ作成回路３１に替わって、ディジタル的に遅れを
発生させるＴｄ作成回路３５を採用したものである。図
において、３６はＮＯＴ回路、３７はカウンタ、３８は
カウンタ３７の初期値設定回路、３９はフリップフロッ
プ、４０はＡＮＤ回路である。
る偏磁防止回路である。この実施例は、実施例２におけ
るＴｄ作成回路３１に替わって、ディジタル的に遅れを
発生させるＴｄ作成回路３５を採用したものである。図
において、３６はＮＯＴ回路、３７はカウンタ、３８は
カウンタ３７の初期値設定回路、３９はフリップフロッ
プ、４０はＡＮＤ回路である。
【００３２】動作は、先ず、設定器３８でカウンタ３７
を予め設定しておく。カウンタ３７は入力のゲート信号
が”Ｈ”になるタイミングでリセットＲが解除されてカ
ウントを開始する。そして、カウントアップしてカウン
タ３７の出力Ｑｎが”Ｈ”になるとそのタイミングでフ
リップフロップ３９がセットされＡＮＤ回路４０からの
ゲート信号が立ち上がる。即ち、入力信号に対して、カ
ウンタ３７がカウントアップされる時間だけ出力信号の
オンのタイミングが遅れる。
を予め設定しておく。カウンタ３７は入力のゲート信号
が”Ｈ”になるタイミングでリセットＲが解除されてカ
ウントを開始する。そして、カウントアップしてカウン
タ３７の出力Ｑｎが”Ｈ”になるとそのタイミングでフ
リップフロップ３９がセットされＡＮＤ回路４０からの
ゲート信号が立ち上がる。即ち、入力信号に対して、カ
ウンタ３７がカウントアップされる時間だけ出力信号の
オンのタイミングが遅れる。
【００３３】従って、設定器３８の設定を調整すること
により、任意の遅れ時間Ｔｄを発生させることができ
る。この実施例では、カウンタ３７のクロック周波数を
上げる等の対策により、極めて高い精度で遅れ時間を作
成することが可能となる。
により、任意の遅れ時間Ｔｄを発生させることができ
る。この実施例では、カウンタ３７のクロック周波数を
上げる等の対策により、極めて高い精度で遅れ時間を作
成することが可能となる。
【００３４】実施例４．実施例２、３では、Ｔｄ作成回
路３１、３５を備え、予め各相のゲート信号のオン時の
遅れ時間を調整してインバータ出力の正負偏差成分が零
となるようにする方式としたが、上記偏差成分に応じて
変動する偏差情報を検出する手段を備え、この偏差情報
が小さくなるよう、Ｔｄ作成回路による各遅れ時間を制
御する方式としてもよい。この場合、偏差情報検出手段
としては、例えば、変圧器４の１次巻線に電流センサを
挿入して、その直流成分を偏差情報として利用する方式
としてもよく、また図８で説明したように、コンデンサ
２の電流を検出する方式としてもよい。
路３１、３５を備え、予め各相のゲート信号のオン時の
遅れ時間を調整してインバータ出力の正負偏差成分が零
となるようにする方式としたが、上記偏差成分に応じて
変動する偏差情報を検出する手段を備え、この偏差情報
が小さくなるよう、Ｔｄ作成回路による各遅れ時間を制
御する方式としてもよい。この場合、偏差情報検出手段
としては、例えば、変圧器４の１次巻線に電流センサを
挿入して、その直流成分を偏差情報として利用する方式
としてもよく、また図８で説明したように、コンデンサ
２の電流を検出する方式としてもよい。
【００３５】実施例５．なお、上記各実施例では、変圧
器４の出力電圧を整流器５で再び直流に変換するいわゆ
るＤＣ／ＤＣコンバータ装置に適用した場合について説
明したが、変圧器４からの出力電圧が負荷に直接供給さ
れる構成のものにも、この発明は同様に適用することが
でき同等の効果を奏する。また、インバータ３および変
圧器４は単相交流を扱うものに限られるものではなく、
例えば３相交流を扱うものであってもよい。
器４の出力電圧を整流器５で再び直流に変換するいわゆ
るＤＣ／ＤＣコンバータ装置に適用した場合について説
明したが、変圧器４からの出力電圧が負荷に直接供給さ
れる構成のものにも、この発明は同様に適用することが
でき同等の効果を奏する。また、インバータ３および変
圧器４は単相交流を扱うものに限られるものではなく、
例えば３相交流を扱うものであってもよい。
【００３６】
【発明の効果】以上のように、請求項１の発明では、所
定の抵抗器を高周波変圧器の入力側巻線に挿入するよう
にしたので、極めて簡単な構成で高周波変圧器の偏磁現
象を抑制することができる。
定の抵抗器を高周波変圧器の入力側巻線に挿入するよう
にしたので、極めて簡単な構成で高周波変圧器の偏磁現
象を抑制することができる。
【００３７】また、請求項２の発明では、所定の遅れ時
間調整回路を備えたので、インバータのスイッチング素
子へのゲート信号の立ち上がりの遅れ時間を調整すると
いう簡単な方法で高周波変圧器の偏磁現象を抑制するこ
とができる。
間調整回路を備えたので、インバータのスイッチング素
子へのゲート信号の立ち上がりの遅れ時間を調整すると
いう簡単な方法で高周波変圧器の偏磁現象を抑制するこ
とができる。
【００３８】また、請求項３の発明では、所定のＣＲ回
路で遅れ時間を調整するようにしたので、簡単な構成で
遅れ時間を調整し、高周波変圧器の偏磁を抑制すること
ができる。
路で遅れ時間を調整するようにしたので、簡単な構成で
遅れ時間を調整し、高周波変圧器の偏磁を抑制すること
ができる。
【００３９】また、請求項４の発明では、所定のディジ
タル遅延回路で遅れ時間を調整するようにしたので、遅
れ時間を高精度で調整し高周波変圧器の偏磁を抑制する
ことができる。
タル遅延回路で遅れ時間を調整するようにしたので、遅
れ時間を高精度で調整し高周波変圧器の偏磁を抑制する
ことができる。
【００４０】また、請求項５の発明では、所定の偏差情
報検出手段を備え、その検出出力に応じて遅れ時間を制
御するようにしたので、高周波変圧器の偏磁を確実に防
止することができる。
報検出手段を備え、その検出出力に応じて遅れ時間を制
御するようにしたので、高周波変圧器の偏磁を確実に防
止することができる。
【図１】 この発明の実施例１による偏磁防止回路を示
す図である。
す図である。
【図２】 偏磁抑制原理を説明するため変圧器を等価回
路で表現した図である。
路で表現した図である。
【図３】 変圧器の磁化特性を示す図である。
【図４】 この発明の実施例２による偏磁防止回路を示
す図である。
す図である。
【図５】 図４のＴｄ作成回路の内部構成を示す図であ
る。
る。
【図６】 図５のＴｄ作成回路の動作を説明するための
図である。
図である。
【図７】 この発明の実施例３によるＴｄ作成回路の内
部構成を示す図である。
部構成を示す図である。
【図８】 従来の偏磁防止回路を示す図である。
【図９】 図８の偏磁防止制御回路の内部構成を示す図
である。
である。
【図１０】 インバータの正負偏差の状態を示す図であ
る。
る。
１ 直流電源、３ インバータ、４ 変圧器、３０ 抵
抗器、３１，３５ Ｔｄ作成回路、３２ 可変抵抗、３
３ コンデンサ、３７ カウンタ、３８ 設定器。
抗器、３１，３５ Ｔｄ作成回路、３２ 可変抵抗、３
３ コンデンサ、３７ カウンタ、３８ 設定器。
Claims (5)
- 【請求項１】 電圧形インバータによって直流電圧から
変換された高周波交流電圧の電圧変換を行う高周波変圧
器の偏磁防止回路として、 上記高周波変圧器の入力側巻線と直列に挿入され、上記
電圧形インバータの出力電圧の正負偏差成分に基づき上
記入力側巻線に流入する電流を抑制する抵抗器を備えた
ことを特徴とする高周波変圧器の偏磁防止回路。 - 【請求項２】 インバータによって直流電圧から変換さ
れた高周波交流電圧の電圧変換を行う高周波変圧器の偏
磁防止回路として、 上記インバータのスイッチング素子へのゲート信号の立
ち上がりに遅れ時間を付加し、各スイッチング素子への
上記遅れ時間を調整することにより上記インバータの出
力の正負偏差成分を抑制する遅れ時間調整回路を備えた
ことを特徴とする高周波変圧器の偏磁防止回路。 - 【請求項３】 遅れ時間調整回路として可変抵抗とコン
デンサとを有するＣＲ回路を備え、上記可変抵抗の抵抗
値を変化させることにより遅れ時間を調整するようにし
たことを特徴とする請求項２記載の高周波変圧器の偏磁
防止回路。 - 【請求項４】 遅れ時間調整回路としてカウンタとこの
カウンタの設定を行う設定器とを有するディジタル遅延
回路を備え、上記設定器の設定値を変化させることによ
り遅れ時間を調整するようにしたことを特徴とする請求
項２記載の高周波変圧器の偏磁防止回路。 - 【請求項５】 インバータの出力の正負偏差成分に応じ
て変動する偏差情報を検出する手段を備え、この偏差情
報が小さくなるよう遅れ時間調整回路の遅れ時間を制御
するようにしたことを特徴とする請求項２ないし４のい
ずれかに記載の高周波変圧器の偏磁防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14304895A JP3501548B2 (ja) | 1995-06-09 | 1995-06-09 | 高周波変圧器の偏磁防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14304895A JP3501548B2 (ja) | 1995-06-09 | 1995-06-09 | 高周波変圧器の偏磁防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08340679A true JPH08340679A (ja) | 1996-12-24 |
| JP3501548B2 JP3501548B2 (ja) | 2004-03-02 |
Family
ID=15329701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14304895A Expired - Lifetime JP3501548B2 (ja) | 1995-06-09 | 1995-06-09 | 高周波変圧器の偏磁防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3501548B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917530B2 (en) | 2001-12-05 | 2005-07-12 | Sony Corporation | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and or current to a load |
| JP2009207304A (ja) * | 2008-02-28 | 2009-09-10 | Hitachi Ltd | インバータ及び偏磁抑制方法 |
| WO2014077281A1 (ja) * | 2012-11-15 | 2014-05-22 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
-
1995
- 1995-06-09 JP JP14304895A patent/JP3501548B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917530B2 (en) | 2001-12-05 | 2005-07-12 | Sony Corporation | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and or current to a load |
| JP2009207304A (ja) * | 2008-02-28 | 2009-09-10 | Hitachi Ltd | インバータ及び偏磁抑制方法 |
| WO2014077281A1 (ja) * | 2012-11-15 | 2014-05-22 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3501548B2 (ja) | 2004-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63198581A (ja) | インバータ装置 | |
| JP3530359B2 (ja) | ３相力率改善形コンバータ | |
| EP0634833B1 (en) | Control system for power converter | |
| JP3501548B2 (ja) | 高周波変圧器の偏磁防止回路 | |
| JPH0634577B2 (ja) | 電源装置 | |
| JPH07298627A (ja) | 電力変換器の制御装置 | |
| JP2004064947A (ja) | 電圧形ｐｗｍインバータの電圧制御装置 | |
| JP2002153067A (ja) | 高力率コンバータ及びその制御方法 | |
| JP2632586B2 (ja) | 蓋付容器 | |
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JP2533774Y2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0753313B2 (ja) | インバ−タ式抵抗溶接機の電源制御装置 | |
| JP2752182B2 (ja) | Ｃｖｃｆ用変圧器の偏磁防止回路 | |
| JPH02307374A (ja) | 電力変換装置 | |
| JP3274208B2 (ja) | 偏磁制御方法 | |
| JP2745728B2 (ja) | インバータの制御方法 | |
| JP2006136107A (ja) | 半導体電力変換装置、およびその偏磁制御方法 | |
| JPH10164845A (ja) | Ｐｗｍ式順変換装置 | |
| JP2600814B2 (ja) | 出力トランスの偏磁防止装置 | |
| JP3513384B2 (ja) | 電力変換装置 | |
| JP3219783B2 (ja) | 電力変換装置 | |
| JPH0652998B2 (ja) | 交流電動機給電用３相インバ−タの制御電圧を制御する方法及び装置 | |
| JP2000042751A (ja) | 抵抗溶接機の制御装置 | |
| JPH10127046A (ja) | 昇圧形コンバータの制御回路 | |
| JP2632587B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |