JPH0834441B2 - 誤り位置算出方法 - Google Patents
誤り位置算出方法Info
- Publication number
- JPH0834441B2 JPH0834441B2 JP62290103A JP29010387A JPH0834441B2 JP H0834441 B2 JPH0834441 B2 JP H0834441B2 JP 62290103 A JP62290103 A JP 62290103A JP 29010387 A JP29010387 A JP 29010387A JP H0834441 B2 JPH0834441 B2 JP H0834441B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- error position
- match
- circuit
- multiplication circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、磁気ディスク等の誤り訂正装置に係り、特
に、リード・ソロモン符号を用いた誤り訂正処理に適し
た誤り位置算出回路に関する。
に、リード・ソロモン符号を用いた誤り訂正処理に適し
た誤り位置算出回路に関する。
[従来の技術] リード・ソロモン符号は、誤り訂正符号の一種として周
知である。リード・ソロモン符号の符号語は、ガロア体
GF(2m)の元により構成されるBCH(Bose−Chaudhuri−
Hocqenghem)符号である。ガロア体とは、簡単にいえ
ば、四則演算が行なえるような数の集合のうち、元の数
(位数)が有限であるものである。ガロア体は、一般に
元の数をq=2mとすると、GF(q)またはGF(2m)で表
わされる。ガロア体GF(q)の非零のすべての元は、あ
る種の既約多項式を選ぶと、その根αのべき数α0,α
1,α2,…,αq−2で表わすことができる。このよ
うな多項式は原始多項式と呼ばれ、その根はGF(q)の
原始元と呼ばれる。
知である。リード・ソロモン符号の符号語は、ガロア体
GF(2m)の元により構成されるBCH(Bose−Chaudhuri−
Hocqenghem)符号である。ガロア体とは、簡単にいえ
ば、四則演算が行なえるような数の集合のうち、元の数
(位数)が有限であるものである。ガロア体は、一般に
元の数をq=2mとすると、GF(q)またはGF(2m)で表
わされる。ガロア体GF(q)の非零のすべての元は、あ
る種の既約多項式を選ぶと、その根αのべき数α0,α
1,α2,…,αq−2で表わすことができる。このよ
うな多項式は原始多項式と呼ばれ、その根はGF(q)の
原始元と呼ばれる。
なお、リード・ソロモン符号、ガロア体等の詳細につ
いては、日本工業技術センター編「誤り訂正符号化技術
の要点」1986年3月20日発行、第32〜36頁、および、宮
川洋、原島博、今井秀樹共著「情報と符号の理論」岩波
書店、1985年8月2日発行第118〜123頁、170、171頁を
参照されたい。
いては、日本工業技術センター編「誤り訂正符号化技術
の要点」1986年3月20日発行、第32〜36頁、および、宮
川洋、原島博、今井秀樹共著「情報と符号の理論」岩波
書店、1985年8月2日発行第118〜123頁、170、171頁を
参照されたい。
従来、リード・ソロモン符号を用いた誤り訂正におけ
る誤り位置の算出については、上記「誤り訂正符号化技
術の要点」第160〜163頁に記載されているように、例え
ば、ガロア体GF(28)上の演算では、GF(28)のあらゆ
る元の指数部分が得られるテーブルが訂正装置に備わっ
ており、このテーブルを参照することにより、行なって
いた。
る誤り位置の算出については、上記「誤り訂正符号化技
術の要点」第160〜163頁に記載されているように、例え
ば、ガロア体GF(28)上の演算では、GF(28)のあらゆ
る元の指数部分が得られるテーブルが訂正装置に備わっ
ており、このテーブルを参照することにより、行なって
いた。
[発明が解決しようとする問題点] 上記従来技術によれば、例えば、GF(28)上でリード
ソロモン符号を生成する場合、誤り位置算出のために少
なくとも28=256バイトのメモリが必要になる。このメ
モリ容量は、元の数の増加に伴ない指数関数的に増大す
る。
ソロモン符号を生成する場合、誤り位置算出のために少
なくとも28=256バイトのメモリが必要になる。このメ
モリ容量は、元の数の増加に伴ない指数関数的に増大す
る。
本発明の目的は、このような誤り位置算出用テーブル
によるメモリの占有を解消することにある。
によるメモリの占有を解消することにある。
[問題点を解決するための手段] 上記目的を達成するために、本発明は、 原始元をαとするガロア体GF(2m)(m:正整数)上の
リードソロモン符号を用いた誤り訂正処理における誤り
位置算出回路において、 シフト動作により元に順次αが乗算されるmビットの
乗算回路と、 mビットのデータを設定可能なレジスタと、該レジス
タの出力と上記乗算回路の出力と比較し、両出力の一致
を検出する一致検出回路と、 該一致検出回路により一致が検出されるまで上記乗算
回路のシフト回数を計数するカウンタとを有するもので
ある。
リードソロモン符号を用いた誤り訂正処理における誤り
位置算出回路において、 シフト動作により元に順次αが乗算されるmビットの
乗算回路と、 mビットのデータを設定可能なレジスタと、該レジス
タの出力と上記乗算回路の出力と比較し、両出力の一致
を検出する一致検出回路と、 該一致検出回路により一致が検出されるまで上記乗算
回路のシフト回数を計数するカウンタとを有するもので
ある。
上記乗算回路は、例えば、上記ガロア体GF(2m)上の
原始多項式の係数が1の項の位置に帰還を掛けたm個の
遅延素子を含むフィードバックレジスタにより構成する
ことができる。
原始多項式の係数が1の項の位置に帰還を掛けたm個の
遅延素子を含むフィードバックレジスタにより構成する
ことができる。
また、上記一致検出回路は、例えば、上記レジスタの
第kビット(k:1,2.…,m)の出力と上記乗算回路の第k
ビットの出力とを受けるm個の排他的論理和ゲートと、
該m個の排他的論理和ゲートの全出力を受ける論理和ゲ
ートとにより構成することができる。
第kビット(k:1,2.…,m)の出力と上記乗算回路の第k
ビットの出力とを受けるm個の排他的論理和ゲートと、
該m個の排他的論理和ゲートの全出力を受ける論理和ゲ
ートとにより構成することができる。
[作用] 2種類のシンドローム(受信語を生成多項式で割った
剰余)をS0,S1とし、そのいずれもがGF(2m)の元で表
わされるならば、S0にαk1(1≦k1≦2m−2)を掛ける
と、S1のパターンに一致する。このことを利用し、両者
が一致するまで乗算回路(シフトレジスタ)のシフト動
作により上記掛け算を行なえば、そのシフト回数k1から
誤り位置が得られる。
剰余)をS0,S1とし、そのいずれもがGF(2m)の元で表
わされるならば、S0にαk1(1≦k1≦2m−2)を掛ける
と、S1のパターンに一致する。このことを利用し、両者
が一致するまで乗算回路(シフトレジスタ)のシフト動
作により上記掛け算を行なえば、そのシフト回数k1から
誤り位置が得られる。
同様に、2種類のシンドロームをS0,S-1とし、その
いずれもがGF(2m)の元で表わされるならばS-1にαk2
(1≦k2≦2m−2)を掛けると、S0のパターンに一致す
る。このことを利用し、両者が一致するまで乗算回路
(シフトレジスタ)のシフトにより上記掛け算を行え
ば、そのシフト回数k2から誤り位置が得られる。
いずれもがGF(2m)の元で表わされるならばS-1にαk2
(1≦k2≦2m−2)を掛けると、S0のパターンに一致す
る。このことを利用し、両者が一致するまで乗算回路
(シフトレジスタ)のシフトにより上記掛け算を行え
ば、そのシフト回数k2から誤り位置が得られる。
両処理によるシフト回数k1とk2とが一致すれば、誤り
が単一シンボル誤りであると判断できる。
が単一シンボル誤りであると判断できる。
シンドロームS0,S1,S-1のパターンとしては、α1
〜α2m-1のいずれかをとるため、演算テーブルを用いる
場合、メモリとして2mバイトが必要となる。m=8の場
合、28=256バイトで済むが、m=16の場合には216=65
Kバイトものメモリが必要となり、実用上問題となる。
〜α2m-1のいずれかをとるため、演算テーブルを用いる
場合、メモリとして2mバイトが必要となる。m=8の場
合、28=256バイトで済むが、m=16の場合には216=65
Kバイトものメモリが必要となり、実用上問題となる。
これに対し、本発明によれば、後述するように、 誤り位置l≦データ長≦2m−1 であるので、データ長=2m−1であるとすれば m=16で、l+1≦65536 であり、誤り算出に要するシフト回数は大きくなるが、
従来の誤り位置算出用テーブルを不要とすることができ
る。また、あくまでも誤り位置、すなわちシフト回数は
データ長以下に限定されるので、データ長を短くすれば
シフト回数も少なくなる。
従来の誤り位置算出用テーブルを不要とすることができ
る。また、あくまでも誤り位置、すなわちシフト回数は
データ長以下に限定されるので、データ長を短くすれば
シフト回数も少なくなる。
誤り位置の算出に要する時間としては、テーブルを参
照しソフトウェアで行なった方がシフトレジスタにより
行なうより速いと考えられるが、磁気ディスク装置のよ
うに、リアルタイムで訂正を行なう必要のない場合に
は、本発明は有用である。
照しソフトウェアで行なった方がシフトレジスタにより
行なうより速いと考えられるが、磁気ディスク装置のよ
うに、リアルタイムで訂正を行なう必要のない場合に
は、本発明は有用である。
[実施例] 以下、図面を参照して本発明の一実施例を詳細に説明
する。
する。
なお、ここで挙げるガロア体GF(28)の原始多項式
は、 P(x)=x8+x4+x3+x2+1 であり、原始元をαとする。
は、 P(x)=x8+x4+x3+x2+1 であり、原始元をαとする。
データの第lシンボルにパターンがαmである単一誤
りが生じたとすると、従来の誤り訂正方式によれば、そ
れぞれx+1,x+α,x+α−1を除数とするとシンドロ
ームをS0,S1,S-1として、以下の関係が得られる。
りが生じたとすると、従来の誤り訂正方式によれば、そ
れぞれx+1,x+α,x+α−1を除数とするとシンドロ
ームをS0,S1,S-1として、以下の関係が得られる。
S0=αm …(1) S1=αm+l+1 …(2) S-1=αm-(l+1) …(3) ここで、一般的手法として、 S1/S0=S0/S-1=αl+1 …(4) が成り立つことにより、単一誤りであることが判定さ
れ、商αl+1により、誤り位置がわかる。
れ、商αl+1により、誤り位置がわかる。
第1図に、(4)式にしたがって、2種類のシンドロ
ームから誤り位置lを算出する回路を示す。この回路
は、ガロア体GF(28)上の原始多項式の係数が1の項の
位置に帰還を掛けたフィードバックレジスタ(8個の遅
延素子と8個の排他的論理和(EOR)ゲートとからな
る)で構成された、ガロア体GF(28)の元にαを掛ける
乗算回路1と、8ビットのデータを設定可能なレジスタ
2と、それぞれ乗算回路1とレジスタ2の対応する位の
出力を受ける8個のEORゲート5と、これらのゲートの
全出力を受ける論理和(OR)ゲート3と、乗算回路1の
シフト動作を行なうクロック信号を計数するクロックカ
ウンタ4とからなる。
ームから誤り位置lを算出する回路を示す。この回路
は、ガロア体GF(28)上の原始多項式の係数が1の項の
位置に帰還を掛けたフィードバックレジスタ(8個の遅
延素子と8個の排他的論理和(EOR)ゲートとからな
る)で構成された、ガロア体GF(28)の元にαを掛ける
乗算回路1と、8ビットのデータを設定可能なレジスタ
2と、それぞれ乗算回路1とレジスタ2の対応する位の
出力を受ける8個のEORゲート5と、これらのゲートの
全出力を受ける論理和(OR)ゲート3と、乗算回路1の
シフト動作を行なうクロック信号を計数するクロックカ
ウンタ4とからなる。
つぎに、第1図の回路により誤り位置算出を行う動作
手順を、第2ないし第4図を参照して説明する。
手順を、第2ないし第4図を参照して説明する。
最初に、第2図のフローチャートに示すように、シン
ドロームS0,S1により、誤り位置l1を求めることを考え
る。
ドロームS0,S1により、誤り位置l1を求めることを考え
る。
まず、カウンタ4の計数値を初期化(ここでは0にリ
セット)する(ステップ21)。つぎに、8ビットのシン
ドロームS0は、 S0=b7α7+b6α6+b5α5+b4α4+b3α3+b2α2
+b1α1+b0 …(5) と表わされるので、b0〜b7のそれぞれの入力端を通し、
乗算回路1の初期値として、S0を設定するとともに、レ
ジスタ2には図示しないロード入力端を介してシンドロ
ームS1を設定する(ステップ22)。その後、乗算回路1
の入力b0〜b7を0として、クロック信号により乗算回路
をシフトする(ステップ23)。このとき、同時にカウン
タ4の値も歩進される。そこで、ORゲート3の出力が
“低”になったかどうか、即ち、乗算回路1のパターン
がレジスタ2のパターンに一致したかどうかが判定され
る(ステップ24)。両パターンが一致しなければ、ステ
ップ23に戻り、一致すればステップ25に進み、その時点
のカウンタ4の値(シフト回数)k1から、誤り位置l1が
得られる。
セット)する(ステップ21)。つぎに、8ビットのシン
ドロームS0は、 S0=b7α7+b6α6+b5α5+b4α4+b3α3+b2α2
+b1α1+b0 …(5) と表わされるので、b0〜b7のそれぞれの入力端を通し、
乗算回路1の初期値として、S0を設定するとともに、レ
ジスタ2には図示しないロード入力端を介してシンドロ
ームS1を設定する(ステップ22)。その後、乗算回路1
の入力b0〜b7を0として、クロック信号により乗算回路
をシフトする(ステップ23)。このとき、同時にカウン
タ4の値も歩進される。そこで、ORゲート3の出力が
“低”になったかどうか、即ち、乗算回路1のパターン
がレジスタ2のパターンに一致したかどうかが判定され
る(ステップ24)。両パターンが一致しなければ、ステ
ップ23に戻り、一致すればステップ25に進み、その時点
のカウンタ4の値(シフト回数)k1から、誤り位置l1が
得られる。
この処理を式表現すれば、 S0=αm、 であるから、次式のようになる。
この式により分かるように、乗算回路1のパターンがレ
ジスタ2のパターンに一致するまでのシフト回数k1はl1
+1である。よって、パターン一致までのシフト回数k1
を計数し、その値から1を引けば誤り位置l1が求められ
る。
ジスタ2のパターンに一致するまでのシフト回数k1はl1
+1である。よって、パターン一致までのシフト回数k1
を計数し、その値から1を引けば誤り位置l1が求められ
る。
つぎに、第3図のフローチャートを参照して、シンド
ロームS0,S-1により誤り位置を求める手順を示す。こ
の手順は先の手順と同様、カウンタ4を初期化(ステッ
プ31)した後、乗算回路1に初期値としてS-1を、レジ
スタ2にS0をそれぞれ設定し(ステップ32)、ORゲート
3の出力が“低”になるまで、乗算回路1のシフトを繰
返せば(ステップ33、34)、誤り位置l2が求められる
(ステップ35)。この処理は次式のように表わされる。
ロームS0,S-1により誤り位置を求める手順を示す。こ
の手順は先の手順と同様、カウンタ4を初期化(ステッ
プ31)した後、乗算回路1に初期値としてS-1を、レジ
スタ2にS0をそれぞれ設定し(ステップ32)、ORゲート
3の出力が“低”になるまで、乗算回路1のシフトを繰
返せば(ステップ33、34)、誤り位置l2が求められる
(ステップ35)。この処理は次式のように表わされる。
そこで、第3図のフローチャートに示すように、シン
ドロームS0,S1から求めた誤り位置l1と、シンドローム
S0,S-1から求めた誤り位置l2とを比較し(ステップ4
1)、両者が一致したとき、その誤りを単一シンボル誤
りと判定し、誤り位置l1(またはl2)がそのまま求める
誤り位置lとなる。比較が一致しなかった場合、その誤
りは単一誤りではなかった判定される(ステップ43)。
ドロームS0,S1から求めた誤り位置l1と、シンドローム
S0,S-1から求めた誤り位置l2とを比較し(ステップ4
1)、両者が一致したとき、その誤りを単一シンボル誤
りと判定し、誤り位置l1(またはl2)がそのまま求める
誤り位置lとなる。比較が一致しなかった場合、その誤
りは単一誤りではなかった判定される(ステップ43)。
なお、上記実施例では、カウンタを0に初期化した
が、予め−1に初期化しておけば、最終的なカウンタの
値kがそのまま誤り位置lになるので、ステップ25(第
2図)、ステップ35(第3図)は不要になる。
が、予め−1に初期化しておけば、最終的なカウンタの
値kがそのまま誤り位置lになるので、ステップ25(第
2図)、ステップ35(第3図)は不要になる。
本実施例によれば、GF(28)のあらゆる元に対応した
演算表を用いずに上述のように簡単な回路で誤り位置を
求めることができる。また、 誤り位置l≦データ長(シンボル)≦28−1=255 …
(8) であるから、 l+1≦256 …(9) となり、最大でも256回のシフトで誤り位置が算出され
る。
演算表を用いずに上述のように簡単な回路で誤り位置を
求めることができる。また、 誤り位置l≦データ長(シンボル)≦28−1=255 …
(8) であるから、 l+1≦256 …(9) となり、最大でも256回のシフトで誤り位置が算出され
る。
さらに、本実施例には以下の特長がある。
上述した文献に記載されたF6420の誤り訂正方式で
は、生成多項式として、 G(x)=(x+α−1)(x+1)(x+α) …(1
0) を用いており、(x+α)によるデータの除算を行なっ
ている(符号化とシンドローム計算)。ここで、(x+
α)による除算回路は、第1図の乗算回路と全く同一で
あるため、誤り位置算出にこの除算回路を利用すること
ができ、誤り訂正処理手順によっては、新たに位置算出
用回路を設ける必要がない。
は、生成多項式として、 G(x)=(x+α−1)(x+1)(x+α) …(1
0) を用いており、(x+α)によるデータの除算を行なっ
ている(符号化とシンドローム計算)。ここで、(x+
α)による除算回路は、第1図の乗算回路と全く同一で
あるため、誤り位置算出にこの除算回路を利用すること
ができ、誤り訂正処理手順によっては、新たに位置算出
用回路を設ける必要がない。
[発明の効果] 以上説明したように、本発明によれば、ガロア体GF
(2m)のあらゆる元に対応した演算テーブルを用いず
に、簡単な回路で誤り位置を求めることができ、その結
果、演算テーブル用のメモリを節約することができる。
(2m)のあらゆる元に対応した演算テーブルを用いず
に、簡単な回路で誤り位置を求めることができ、その結
果、演算テーブル用のメモリを節約することができる。
第1図は本発明の一実施例の回路図、第2図ないし第4
図は第1図の回路の動作の説明に供するフローチャート
である。 1……乗算回路、2……レジスタ 3……ORゲート、4……クロックカウンタ 5……EORゲート
図は第1図の回路の動作の説明に供するフローチャート
である。 1……乗算回路、2……レジスタ 3……ORゲート、4……クロックカウンタ 5……EORゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川村 哲士 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (56)参考文献 特開 昭62−60319(JP,A) 特開 昭63−131623(JP,A) 特開 昭58−219850(JP,A) 特開 昭61−60018(JP,A) 特開 昭57−60753(JP,A) 特開 昭58−219650(JP,A)
Claims (1)
- 【請求項1】原子元をαとするガロア体GF(2m)(m:正
整数)上のリード・ソロモン符号を用いた誤り訂正処理
における誤り位置を、前記ガロア体GF(2m)の元で表わ
される3種類のシンドロームS0、S1、S-1を用いて算出
する誤り位置算出方法において、 前記ガロア体GF(2m)上の原始多項式の計数が1の項の
位置に帰還を掛けたm個の遅延素子を含むフイードバッ
クレジスタからなるmビットの乗算回路のシフト動作に
より、前記乗算回路に初期値として入力された前記シン
ドロームS0に順次αを乗算し、 その結果得られたパターンと、mビットのレジスタに予
め設定された前記シンドロームS1のパターンとの一致
を、前記レジスタの第kビット(k:1、2、…、m)の
出力と前記乗算回路の第kビットの出力とを受けるm個
の排他的論理和ゲート、および、前記m個の排他的論理
和ゲートの出力を受ける論理和ゲートからなる一致検出
回路により検出し、 前記一致検出回路により一致が検出されるまでに行なわ
れた前記乗算回路のシフト回数値k1をカウンタにより計
数し、前記シフト回数値k1から誤り位置を求め、 さらに、前記乗算回路に新たに初期値として前記シンド
ロームS-1を入力し、前記乗算回路のシフト動作により
前記シンドロームS-1に順次αを乗算し、 その結果得られたパターンと、前記mビットのレジスタ
に新たに設定した前記シンドロームS0のパターンとの一
致を、前記一致検出回路により検出し、 前記一致検出回路により一致が検出されるまでに行なわ
れた前記乗算回路のシフト回数値k2を前記カウンタによ
り計数し、前記シフト回数値k2から誤り位置を求め、 前記得られた2つのシフト回数値k1、k2が一致するかど
うかで、誤りが単一シンボル誤りであるかどうかを判断
する ことを特徴とする誤り位置算出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62290103A JPH0834441B2 (ja) | 1987-11-17 | 1987-11-17 | 誤り位置算出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62290103A JPH0834441B2 (ja) | 1987-11-17 | 1987-11-17 | 誤り位置算出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01130629A JPH01130629A (ja) | 1989-05-23 |
| JPH0834441B2 true JPH0834441B2 (ja) | 1996-03-29 |
Family
ID=17751833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62290103A Expired - Lifetime JPH0834441B2 (ja) | 1987-11-17 | 1987-11-17 | 誤り位置算出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834441B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58219850A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | 誤り位置検出回路 |
| JPS6160018A (ja) * | 1984-08-31 | 1986-03-27 | Canon Inc | 誤り訂正回路 |
| JPS6260319A (ja) * | 1985-09-10 | 1987-03-17 | Toshiba Corp | 誤り訂正回路 |
| JPS63131623A (ja) * | 1986-11-20 | 1988-06-03 | Matsushita Electric Ind Co Ltd | チエンのアルゴリズム実現装置 |
-
1987
- 1987-11-17 JP JP62290103A patent/JPH0834441B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01130629A (ja) | 1989-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0066768B1 (en) | Apparatus for generation of random numbers | |
| US6760742B1 (en) | Multi-dimensional galois field multiplier | |
| JP2744091B2 (ja) | 有限体の乗法的逆数元を計算するデータ処理方法及び装置 | |
| US5805617A (en) | Apparatus for computing error correction syndromes | |
| JP2001502153A (ja) | 大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダ | |
| EP0233075A2 (en) | Method and apparatus for generating error detection check bytes for a data record | |
| EP0204576A2 (en) | Apparatus for and methods of decoding a BCH code | |
| JPH09505952A (ja) | プログラム可能な冗長/シンドローム生成装置 | |
| EP0723342B1 (en) | Error correction apparatus | |
| JP3245290B2 (ja) | 復号方法とその装置 | |
| US3781791A (en) | Method and apparatus for decoding bch codes | |
| EP0629052B1 (en) | Method of and circuit for correcting errors | |
| US6470471B1 (en) | Data error correction apparatus | |
| JP2605966B2 (ja) | 誤り訂正回路 | |
| JPH0834441B2 (ja) | 誤り位置算出方法 | |
| JP3126973B2 (ja) | 誤り訂正処理装置 | |
| JP3230888B2 (ja) | ユークリッド互除回路 | |
| JP2907138B2 (ja) | 誤り訂正の演算処理方法及び処理回路 | |
| JP2797569B2 (ja) | ユークリッドの互除回路 | |
| JP2710176B2 (ja) | 誤り位置及び誤りパターン導出回路 | |
| JPH08139612A (ja) | リード・ソロモン誤り訂正符号復号化回路 | |
| JP2797570B2 (ja) | ユークリッドの互除回路 | |
| JP2585361B2 (ja) | リ−ド・ソロモン符号の誤り位置と誤りパタ−ンの抽出装置 | |
| JPH0764810A (ja) | ガロア体演算器 | |
| KR920007506B1 (ko) | 오류정정용 갈로이스 원소간의 곱셈 나눗셈회로 및 그 제작방법 |