JPH0834465B2 - Frame synchronizer - Google Patents
Frame synchronizerInfo
- Publication number
- JPH0834465B2 JPH0834465B2 JP2100770A JP10077090A JPH0834465B2 JP H0834465 B2 JPH0834465 B2 JP H0834465B2 JP 2100770 A JP2100770 A JP 2100770A JP 10077090 A JP10077090 A JP 10077090A JP H0834465 B2 JPH0834465 B2 JP H0834465B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- detection signal
- frame synchronization
- correlation detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フレーム構成のディジタル信号を伝送する
通信において、フレーム同期に必要なフレームタイミン
グ信号を再生するフレーム同期装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frame synchronization device for reproducing a frame timing signal required for frame synchronization in communication for transmitting a digital signal having a frame structure.
ディジタル通信では、情報をフレーム構成にして伝送
することが多いが、この場合には受信側でフレーム同期
をとる必要がある。In digital communication, information is often transmitted in a frame structure, but in this case, it is necessary to establish frame synchronization on the receiving side.
第４図は、フレーム同期装置の概念構成を示す図であ
る。FIG. 4 is a diagram showing a conceptual configuration of the frame synchronization device.
図において、入力端子41に入力される受信波（ｆ）
は、自動利得制御増幅器42で平均レベルが一定の変調波
（ｇ）に変換される。この変調波（ｇ）が入力される検
波器43では、準同期検波して検波信号（ｈ）を相関器44
に出力する。相関器44は、検波信号（ｈ）と所定のフレ
ーム同期信号パターンとの相関をとり、その相関値の絶
対値である相関検出信号（ｉ）を比較器45に出力する。
比較器45は、相関検出信号（ｉ）が所定の閾値を越えた
ときに同期用パルス（ｊ）を出力する。フレーム同期回
路47は、この同期用パルスの発生時刻をもとに位相同期
および周波数同期をとり、フレームタイミング信号
（ｋ）を再生して出力端子49に出力する。In the figure, the received wave (f) input to the input terminal 41
Is converted into a modulated wave (g) having a constant average level by the automatic gain control amplifier 42. In the detector 43 to which this modulated wave (g) is input, quasi-synchronous detection is performed and the detected signal (h) is generated by the correlator 44.
Output to. The correlator 44 correlates the detection signal (h) with a predetermined frame synchronization signal pattern and outputs a correlation detection signal (i) which is the absolute value of the correlation value to the comparator 45.
The comparator 45 outputs a synchronizing pulse (j) when the correlation detection signal (i) exceeds a predetermined threshold value. The frame synchronization circuit 47 establishes phase synchronization and frequency synchronization based on the generation time of this synchronization pulse, reproduces the frame timing signal (k), and outputs it to the output terminal 49.
第５図は、フレームタイミング信号の再生過程を説明
する図である。FIG. 5 is a diagram for explaining the reproduction process of the frame timing signal.
図において、（ｉ）は相関器44が出力する相関検出信
号である。なお、TSは相関器44に入力される検波信号の
サンプリング周期であり、相関器44はこのサンプリング
周期TSごとに検波信号（ｈ）をサンプリングし、相関値
の絶対値を相関検出信号（ｉ）として出力する。また、
一点鎖線は、比較器45に設定される閾値を示しており、
比較器45ではこのレベルより上に相関検出信号（ｉ）が
あるときにフレーム同期信号が検出されたと見なしてい
る。In the figure, (i) is a correlation detection signal output by the correlator 44. Note that T S is the sampling period of the detection signal input to the correlator 44, and the correlator 44 samples the detection signal (h) at every sampling period T S and determines the absolute value of the correlation value as the correlation detection signal ( output as i). Also,
The alternate long and short dash line indicates the threshold value set in the comparator 45,
The comparator 45 considers that the frame sync signal is detected when the correlation detection signal (i) is above this level.
（ｊ）は、比較器45が出力する同期用パルスであり、
それに応じてフレーム同期回路47でフレームタイミング
信号（ｋ）が再生される。(J) is a synchronizing pulse output from the comparator 45,
In response to this, the frame synchronization circuit 47 reproduces the frame timing signal (k).
ところで、このような従来のフレーム同期装置では、
以下に示す二つの問題点があった。By the way, in such a conventional frame synchronization device,
There were the following two problems.
その第一の問題点は、フレーム同期信号の誤検出であ
り、その様子を第６図に示す。The first problem is erroneous detection of the frame synchronization signal, which is shown in FIG.
図において、（ｍ）、（ｎ）は受信波（検波信号）の
フレーム構成例であり、フレーム同期信号UWと情報信号
DATAにより構成される。（ｉ）、（ｉ）′は、各フレー
ム構成に対応する相関検出信号である。なお、TSはサン
プリング周期であり、一点鎖線は比較器45に設定される
閾値を示し、比較器45は相関検出信号が閾値を越えたと
きにフレーム同期信号が検出されたとみなし、（ｊ）、
（ｊ）′に示す同期用パルスPTを発生する。In the figure, (m) and (n) are examples of the frame structure of the received wave (detection signal), which includes the frame synchronization signal UW and the information signal.
It is composed of DATA. (I) and (i) 'are correlation detection signals corresponding to each frame configuration. It should be noted that T S is a sampling cycle, and the alternate long and short dash line indicates the threshold value set in the comparator 45, and the comparator 45 considers that the frame synchronization signal is detected when the correlation detection signal exceeds the threshold value, and (j) ,
The synchronizing pulse P T shown in (j) ′ is generated.
ところが、（ｍ）に示すように、フレーム長に対して
フレーム同期信号UWが短いときには、情報信号DADTが偶
然にフレーム同期信号と一致する確率が大きくなる。す
なわち、（ｊ）に示すように誤った同期用パルスPFが発
生することがある。However, as shown in (m), when the frame synchronization signal UW is shorter than the frame length, the probability that the information signal DADT coincides with the frame synchronization signal increases. That is, an erroneous synchronization pulse P F may occur as shown in (j).
このような事態を避けるには、（ｎ）に示すように、
フレーム同期信号UWを相対的に長くすることが有効であ
る。すなわち、フレーム同期信号UWを長くすると、情報
信号DATAがフレーム同期信号UWに偶然一致する確率が非
常に小さくなり、（ｉ）′、（ｊ）′に示すように正規
のフレーム同期信号に対応する同期用パルスPTのみが検
出される確率が大きくなる。To avoid such a situation, as shown in (n),
It is effective to make the frame synchronization signal UW relatively long. That is, if the frame synchronization signal UW is lengthened, the probability that the information signal DATA happens to coincide with the frame synchronization signal UW becomes very small, and as shown in (i) ′ and (j) ′, it corresponds to the regular frame synchronization signal. The probability that only the synchronization pulse P T will be detected increases.
しかし、フレーム同期信号UWを長くすると、１フレー
ム中の有効情報ビットが減少して伝送効率が低下するこ
とになる。However, if the frame synchronization signal UW is lengthened, the number of valid information bits in one frame is reduced and the transmission efficiency is reduced.
第二の問題点は、受信波のレベル変動に伴うフレーム
同期特性の劣化であり、その様子を第７図に示す。な
お、ここでは受信波のレベルをその包絡線レベルで示
す。The second problem is the deterioration of the frame synchronization characteristic due to the fluctuation of the level of the received wave, which is shown in FIG. In addition, the level of the received wave is shown here by the envelope level.
図において、（ｆ）は受信波の包絡線レベルであり、
伝送路の影響により領域Ａではそれが緩やかに変動し、
領域Ｂでは急激に変動する様子を示す。（ｇ）はこの受
信波を入力すると自動利得制御増幅器の出力（変調波）
の包絡線レベルを示す。領域Ａでは受信波の包絡線レベ
ルが緩やかに変動しているために、自動利得制御増幅器
の利得制御が十分に追従しているが、領域Ｂでは包絡線
レベルの急激な変動により追従ができず、制御誤差が大
きくなっている。（ｈ）は自動利得制御増幅器の出力を
検波した検波信号を示す。領域Ａではその包絡線レベル
に変動はないが、領域Ｂでは包絡線レベルが小さくなっ
ている。In the figure, (f) is the envelope level of the received wave,
Due to the influence of the transmission line, it gradually changes in area A,
In the region B, a sharp change is shown. (G) is the output (modulated wave) of the automatic gain control amplifier when this received wave is input.
Shows the envelope level of. In region A, the envelope level of the received wave is gently changing, so that the gain control of the automatic gain control amplifier is sufficiently followed, but in region B, it is not possible to follow due to the rapid change of the envelope level. , The control error is large. (H) shows a detection signal obtained by detecting the output of the automatic gain control amplifier. In area A, the envelope level does not change, but in area B, the envelope level is low.
（ｉ）は相関器が出力する相関検出信号である。な
お、相関器はアナログ相関をとる構成であるために、自
動利得制御増幅器で補償できない受信波（検波信号）の
包絡線レベルの変動が相関検出信号に影響を及ぼす。ま
た、（ｉ）は、（ｆ）〜（ｈ）に対して領域Ｂを基準に
そのタイムスケールが異なる。(I) is a correlation detection signal output by the correlator. Since the correlator is configured to take analog correlation, fluctuations in the envelope level of the received wave (detection signal) that cannot be compensated by the automatic gain control amplifier affect the correlation detection signal. Further, the time scale of (i) is different from that of (f) to (h) based on the area B.
図に示すように、相関検出信号（ｉ）は、時刻t1、t2
では、受信波の包絡線レベル（ｆ）が一定に制御されて
いるので、ほぼ一定のフレーム長（フレーム周期）TFで
比較器における閾値（一点鎖線）を越える。一方、時刻
t3では受信波の包絡線レベル（ｆ）が急激に落ち込み利
得制御が不十分となるために、検出されたフレーム同期
信号の相関検出信号（ｉ）は時刻t1、t2の時点のレベル
を確保できない。As shown in the figure, the correlation detection signal (i) has the time t 1 , t 2
In this case, since the envelope level (f) of the received wave is controlled to be constant, the threshold value (dashed line) in the comparator is exceeded at a substantially constant frame length (frame period) T F. Meanwhile, time
At t 3 , the envelope level (f) of the received wave drops sharply and gain control becomes insufficient, so the correlation detection signal (i) of the detected frame synchronization signal is the level at the times t 1 and t 2. Cannot be secured.
（ｊ）は比較器が出力する同期用パルスであり、時刻t3
においてフレーム同期信号の非検出が起こっている。(J) is a synchronizing pulse output from the comparator, which is at time t 3
The non-detection of the frame synchronization signal has occurred in.
また、受信波の包絡線レベルが逆に増大するような場
合には、フレーム同期信号とは異なる情報信号系列の位
置で相関検出信号が閾値を越えることがあり、フレーム
同期信号の誤検出となる。Also, when the envelope level of the received wave increases conversely, the correlation detection signal may exceed the threshold value at the position of the information signal sequence different from the frame synchronization signal, resulting in erroneous detection of the frame synchronization signal. .
このような同期用パルスがフレーム同期回路に入力さ
れると、フレーム同期信号の非検出および誤検出により
フレーム同期特性が劣化する。なお、自動利得制御増幅
器の時定数を小さくしてレスポンスを速くし、包絡線レ
ベル変動の補正能力を増大してフレーム同期信号の非検
出あるいは誤検出を生じないようにする構成もあるが、
雑音変動により回路動作が不安定になる問題点がある。When such a synchronizing pulse is input to the frame synchronizing circuit, non-detection and erroneous detection of the frame synchronizing signal deteriorate the frame synchronizing characteristics. It should be noted that there is also a configuration in which the time constant of the automatic gain control amplifier is reduced to speed up the response, and the envelope level fluctuation correction capability is increased to prevent non-detection or erroneous detection of the frame synchronization signal.
There is a problem that the circuit operation becomes unstable due to noise fluctuation.
このように、従来のフレーム同期装置では、フレーム
同期信号を短くするとフレーム同期信号の誤検出の割合
が増加し、また自動利得制御増幅器が補正しきれない急
激なレベル変動が受信変調信号に起こった場合にはフレ
ーム同期特性の劣化が避けられなかった。As described above, in the conventional frame synchronization device, when the frame synchronization signal is shortened, the rate of erroneous detection of the frame synchronization signal increases, and the received modulation signal undergoes a sudden level change that cannot be corrected by the automatic gain control amplifier. In that case, the deterioration of the frame synchronization characteristics was unavoidable.
本発明は、このような問題点を解決するものであり、
短いフレーム同期信号で、かつレベル変動が激しい伝送
路においても安定したフレーム同期特性を得ることがで
きるフレーム同期装置を提供することを目的とする。The present invention is to solve such problems,
An object of the present invention is to provide a frame synchronization device that can obtain stable frame synchronization characteristics with a short frame synchronization signal and even on a transmission line where the level changes drastically.
本発明は、所定のフレーム長を有する信号を入力と
し、所定のパターンを有するフレーム同期信号との相関
をとり、その絶対値を相関検出信号として出力する相関
器と、相関検出信号が閾値を越えたときに同期用パルス
を発生する比較器と、同期用パルスを用いて同期処理を
行い、フレームタイミング信号を再生するフレーム同期
回路とを備えたフレーム同期装置において、相関器と比
較器との間に挿入され、相関検出信号をフレーム長単位
で遅延させ、入力される相関検出信号および遅延させた
少なくとも一つの相関検出信号の最小値を出力する最小
相関検出信号処理手段と、フレーム長単位で最小値をと
る相関検出信号を取り込み、フレーム長単位でその最大
値を閾値を越える値に調整して比較器に送出する正規化
手段とを備えて構成する。The present invention takes a signal having a predetermined frame length as an input, correlates with a frame synchronization signal having a predetermined pattern, and outputs the absolute value as a correlation detection signal, and the correlation detection signal exceeds a threshold value. Between a correlator and a comparator in a frame synchronization device equipped with a comparator that generates a synchronization pulse when the signal is generated and a frame synchronization circuit that performs synchronization processing using the synchronization pulse and reproduces a frame timing signal. A minimum correlation detection signal processing means for delaying the correlation detection signal in frame length units and outputting the minimum value of the input correlation detection signal and at least one delayed correlation detection signal; The correlation detection signal having a value is fetched, the maximum value is adjusted to a value exceeding a threshold value in frame length units, and the normalized signal is sent to the comparator. .
本発明は、情報信号との相関をとった相関検出信号が
偶然に閾値を越えることがあっても、最小相関検出信号
処理手段が、相関検出信号をフレーム長単位で遅延さ
せ、入力される相関検出信号および遅延させた少なくと
も一つの相関検出信号の最小値を出力することにより、
本来のフレーム同期信号に対応するタイミング以外で相
関検出信号が閾値を越える割合を減らし、誤検出を低減
することができる。According to the present invention, even if the correlation detection signal obtained by correlating with the information signal accidentally exceeds the threshold value, the minimum correlation detection signal processing means delays the correlation detection signal in frame length units and inputs the correlation. By outputting the minimum value of the detection signal and the delayed at least one correlation detection signal,
It is possible to reduce the ratio of the correlation detection signal exceeding the threshold value at a timing other than the timing corresponding to the original frame synchronization signal, and reduce erroneous detection.
すなわち、情報信号が偶然にフレーム同期信号と同一
パターンを持ったり、伝送路特性の変動によって受信波
のレベルが増大することにより、相関検出信号が閾値を
越え、フレーム同期信号の誤検出を呈することがあって
も、複数のフレーム信号を対比することにより、真のフ
レーム同期信号を割り出してフレームタイミング信号を
再生することができる。That is, when the information signal happens to have the same pattern as the frame synchronization signal, or the level of the received wave increases due to fluctuations in the transmission line characteristics, the correlation detection signal exceeds the threshold value and the frame synchronization signal is erroneously detected. However, by comparing a plurality of frame signals, the true frame synchronization signal can be determined and the frame timing signal can be reproduced.
さらに、本発明は、受信波のレベルが低下することが
あっても、フレーム長単位で最小値をとる相関検出信号
を取り込む正規化手段が、フレーム長単位でその最大値
を閾値を越える値に調整する（正規化する）ことによ
り、本来のフレーム同期信号の検出タイミングを逸する
ことがなくなる。Further, according to the present invention, even if the level of the received wave is lowered, the normalizing means for taking in the correlation detection signal having the minimum value in the frame length unit makes the maximum value in the frame length unit exceed the threshold value. By adjusting (normalizing), the original detection timing of the frame synchronization signal will not be missed.
すなわち、伝送路特性の変動によって受信波のレベル
が低下することにより、フレーム同期信号の非検出とな
ることがあっても、正規化処理を行うことにより、フレ
ーム同期特性の劣化を低減するこができる。That is, even if the level of the received wave is lowered due to the variation of the transmission line characteristic, and the frame synchronization signal is not detected, the normalization process can reduce the deterioration of the frame synchronization characteristic. it can.
以下、図面に基づいて本発明の実施例について詳細に
説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第１図は、本発明の一実施例構成を示すブロック図で
ある。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
図において、本発明の特徴とするところは、本実施例
では、従来構成の相関器44と比較器45との間に、多段遅
延回路11、最小演算回路12、遅延回路13、最大値検出器
14および正規化回路15を挿入する構成にある。In the figure, the feature of the present invention is that in the present embodiment, between the correlator 44 and the comparator 45 of the conventional configuration, the multi-stage delay circuit 11, the minimum arithmetic circuit 12, the delay circuit 13, the maximum value detector.
14 and the normalization circuit 15 are inserted.
すなわち、受信波は入力端子41から自動利得制御増幅
器42に入力され、平均レベルが一定の変調波に変換され
て検波器43に入力される。検波器43が出力する検波信号
は、相関器44で所定のフレーム同期信号パターンとの相
関がとられ、その相関値の絶対値である相関検出信号を
多段遅延回路11および最小演算回路12に送出する。That is, the received wave is input from the input terminal 41 to the automatic gain control amplifier 42, converted into a modulated wave having a constant average level, and input to the detector 43. The detection signal output from the detector 43 is correlated with a predetermined frame synchronization signal pattern by the correlator 44, and the correlation detection signal that is the absolute value of the correlation value is sent to the multistage delay circuit 11 and the minimum arithmetic circuit 12. To do.
多段遅延回路11は、相関検出信号をkTF（ｋは１以上
Ｎ以下の整数）だけ遅延させたＮ個の信号を最小演算回
路12に送出する。ここで、TFはフレーム長であり、Ｎは
NTFの時間内で伝送路特性の変化が無視できる値に設定
される。The multi-stage delay circuit 11 delays the correlation detection signal by kT F (k is an integer of 1 or more and N or less) and sends out N signals to the minimum arithmetic circuit 12. Where T F is the frame length and N is
It is set to a value where changes in transmission line characteristics can be ignored within the time of NT F.
最小演算回路12は、相関器44の出力と多段遅延回路11
の出力の中の最小値を検出し、遅延回路13および最大値
検出器14に送出する。最大値検出器14は、最小演算回路
12の出力からフレーム長TF単位にその最大値MAXを検出
し、正規化回路15に送出する。遅延回路13は、最小演算
回路12の出力をフレーム長TFだけ遅延させて正規化回路
15に送出する。The minimum arithmetic circuit 12 is the output of the correlator 44 and the multistage delay circuit 11
The minimum value in the output of is detected and sent to the delay circuit 13 and the maximum value detector 14. The maximum value detector 14 is a minimum arithmetic circuit
The maximum value MAX is detected in the unit of frame length T F from the output of 12 and sent to the normalization circuit 15. The delay circuit 13 delays the output of the minimum arithmetic circuit 12 by the frame length T F and normalizes it.
Send to 15.
正規化回路15は、最大値検出器14の出力を用いて遅延
回路13の出力の最大値が、所定値Ａになるように正規化
して比較器45に送出する。すなわち、正規化回路15は最
小演算回路12の出力にA/MAXを乗算して出力する構成で
ある。The normalization circuit 15 uses the output of the maximum value detector 14 to normalize the maximum value of the output of the delay circuit 13 to a predetermined value A and sends it to the comparator 45. That is, the normalization circuit 15 is configured to multiply the output of the minimum calculation circuit 12 by A / MAX and output the result.
比較器45は、正規化回路15の出力が所定の閾値Ｂを越
えたときに同期用パルスをフレーム同期回路47に送出す
る。なお、閾値Ｂは所定値Ａを越えない値に設定され
る。The comparator 45 sends a synchronization pulse to the frame synchronization circuit 47 when the output of the normalization circuit 15 exceeds a predetermined threshold value B. The threshold value B is set to a value that does not exceed the predetermined value A.
フレーム同期回路47は、この同期用パルスの発生時刻
をもとに同期処理を行い、フレームタイミング信号を再
生して出力端子49に出力する。The frame synchronization circuit 47 performs synchronization processing based on the generation time of this synchronization pulse, reproduces the frame timing signal, and outputs it to the output terminal 49.
以下、第２図および第３図を参照して、本実施例にお
けるフレーム同期信号の誤検出および非検出の回避動作
について説明する。The operation of avoiding erroneous detection and non-detection of the frame synchronization signal in this embodiment will be described below with reference to FIGS. 2 and 3.
第２図（ａ）は相関器44が出力する相関検出信号であ
り、第２図（ｂ）、（ｃ）はＮ＝１としたときの多段遅
延回路11および最小演算回路12の各出力である。図中の
一点鎖線は比較器45に設定される閾値であり、相関検出
信号がこれを越えたときにフレーム同期信号が検出され
たとみなしている。2 (a) shows a correlation detection signal output from the correlator 44, and FIGS. 2 (b) and 2 (c) show outputs of the multistage delay circuit 11 and the minimum arithmetic circuit 12 when N = 1. is there. The alternate long and short dash line in the figure is a threshold value set in the comparator 45, and it is considered that the frame synchronization signal is detected when the correlation detection signal exceeds this.
（ａ）、（ｂ）に示すように、本来のフレーム同期信
号の検出時刻t0ではともに相関検出信号が閾値を越え
る。一方、時刻t1、t2ではそれぞれフレーム同期信号の
誤検出が起こっている。As shown in (a) and (b), the correlation detection signal exceeds the threshold value at the original frame synchronization signal detection time t 0 . On the other hand, erroneous detection of the frame synchronization signal has occurred at times t 1 and t 2 .
しかし、最小演算回路12の出力には、（ｃ）に示すよ
うにそれらの最小値が取り出されるので、本来のフレー
ム同期信号以外のタイミングでは、誤検出される確率は
小さくなる。すなわち、時刻t1でフレーム同期信号を誤
検出する確率をＰ（＜１）とすると、最小演算回路12が
その時点で誤検出する確率は、情報信号がランダムであ
ればPN+1となり、Ｎの増加に伴って減少しフレーム同期
信号の誤検出を回避することが可能となる。However, since the minimum values are taken out from the output of the minimum arithmetic circuit 12 as shown in (c), the probability of erroneous detection is small at timings other than the original frame synchronization signal. That is, if the probability of erroneously detecting the frame synchronization signal at time t 1 is P (<1), the probability of erroneous detection by the minimum arithmetic circuit 12 is P N + 1 if the information signal is random, It decreases as N increases, and it becomes possible to avoid erroneous detection of the frame synchronization signal.
第３図（ｃ）′、（ｄ）、（ｅ）は、最小演算回路1
2、正規化回路15、比較器45の各出力である。図中の一
点鎖線は、同様に比較器45に設定される閾値である。ま
た、（ｃ）′のt3、t4は本来のフレーム同期信号が検出
される時刻とし、最小演算回路12がピーク（所定値Ａ）
を示すものとする。3 (c) ', (d), and (e) show the minimum arithmetic circuit 1
2, each output of the normalization circuit 15 and the comparator 45. Similarly, the alternate long and short dash line in the figure is the threshold value set in the comparator 45. Further, t 3 and t 4 in (c) ′ are the times when the original frame synchronization signal is detected, and the minimum arithmetic circuit 12 peaks (predetermined value A).
Shall be indicated.
しかし、時刻t4の前後において、受信波にレベルの落
ち込みがあった場合には、（ｃ）′に示すように最小演
算回路12の出力は閾値を下回ることになる。すなわち、
時刻t4の前後のフレーム長TFの範囲において、最小演算
回路12の出力が所定値Ａを下回っているおり、正規化回
路15は最大値検出器14により示されるその範囲の最大値
MAXを用いて、（ｄ）に示すように、最小演算回路12の
出力（破線）にA/MAXを乗算して出力する。However, before and after the time t 4, when there is a level drop in the reception wave output of the minimum computation circuit 12 as shown in (c) 'will be below the threshold. That is,
In the range of the frame length T F before and after time t 4 , the output of the minimum arithmetic circuit 12 is below the predetermined value A, and the normalization circuit 15 shows the maximum value of the range indicated by the maximum value detector 14.
Using MAX, as shown in (d), the output of the minimum arithmetic circuit 12 (broken line) is multiplied by A / MAX and output.
このようにして、正規化回路15は、フレーム長TFにお
いて最小演算回路12の出力の最大値を所定値Ａにする操
作を行い、時刻t4に対応する時刻t5においてピーク値Ａ
を生成する。In this way, the normalization circuit 15 performs the operation of setting the maximum value of the output of the minimum calculation circuit 12 to the predetermined value A at the frame length T F , and the peak value A at the time t 5 corresponding to the time t 4.
Generate
したがって、比較器45では、フレーム同期信号の検出
時点で受信波のレベル低下があっても、遅延回路13、最
大値検出器14および正規化回路15を介して得られる相関
検出信号により、同期用パルスを発生させることがで
き、フレーム同期信号の非検出を回避することができ
る。Therefore, in the comparator 45, even if the level of the received wave decreases at the time of detecting the frame synchronization signal, the correlation detection signal obtained through the delay circuit 13, the maximum value detector 14 and the normalization circuit 15 is used for synchronization. A pulse can be generated and non-detection of the frame sync signal can be avoided.
ところで、以上説明した実施例では、フレーム長TFに
相当する遅延を最小演算回路12の出力に与える遅延回路
13を備え、最大値検出器14がその間の最小演算回路12の
出力の最大値を検出して正規化する構成である。しか
し、変動が緩やかな伝送路に適用する場合には、１フレ
ーム前に検出した最小演算回路12の出力（相関検出信
号）の最大値を、そのフレームの最大値として近似する
ことが可能である。このような近似をとる場合には遅延
回路13は省略することができる。なお、最大値検出器14
の出力は、正規化回路15に入力される相関検出信号の１
フレーム前の最大値となる。By the way, in the embodiment described above, a delay circuit that gives a delay corresponding to the frame length T F to the output of the minimum arithmetic circuit 12
The maximum value detector 14 is provided with 13, and the maximum value detector 14 detects the maximum value of the output of the minimum arithmetic circuit 12 in the meantime and normalizes it. However, in the case of applying to a transmission line whose fluctuation is gentle, it is possible to approximate the maximum value of the output (correlation detection signal) of the minimum arithmetic circuit 12 detected one frame before as the maximum value of the frame. . When taking such an approximation, the delay circuit 13 can be omitted. The maximum value detector 14
Is an output of the correlation detection signal input to the normalization circuit 15.
It is the maximum value before the frame.
上述したように、本発明は、フレーム同期信号の誤検
出となる確率の低減が可能となり、短いフレーム同期信
号でも十分なフレーム同期特性をうることができる。し
たがって、フレーム構成のディジタル信号を伝送する通
信において、データ伝送効率を高くすることが容易とな
る。As described above, according to the present invention, it is possible to reduce the probability of false detection of the frame synchronization signal, and it is possible to obtain sufficient frame synchronization characteristics even with a short frame synchronization signal. Therefore, in communication for transmitting a digital signal having a frame structure, it becomes easy to increase the data transmission efficiency.
また、非検出となったフレーム同期信号からの再生も
可能となるので、激しいレベル変動がある伝送路におい
てもフレーム同期をとることが容易となり、高安定なフ
レーム同期装置を実現することができる。In addition, since it is also possible to reproduce from a non-detected frame synchronization signal, it becomes easy to establish frame synchronization even in a transmission line where the level changes drastically, and a highly stable frame synchronization device can be realized.
第１図は本発明の一実施例構成を示すブロック図。 第２図は本実施例におけるフレーム同期信号の誤検出の
回避動作について説明する図。 第３図は本実施例におけるフレーム同期信号の非検出の
回避動作について説明する図。 第４図はフレーム同期装置の概念構成を示す図。 第５図はフレームタイミング信号の再生過程を説明する
図。 第６図はフレーム同期信号の誤検出の様子を説明する
図。 第７図は受信波のレベル変動に伴うフレーム同期特性の
劣化の様子を説明する図。 11…多段遅延回路、12…最小演算回路、13…遅延回路、
14…最大値検出器、15…正規化回路、41…入力端子、42
…自動利得制御増幅器、43…検波器、44…相関器、45…
比較器、47…フレーム同期回路、49…出力端子。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a diagram for explaining an operation of avoiding erroneous detection of a frame synchronization signal in this embodiment. FIG. 3 is a diagram for explaining the avoidance operation of non-detection of the frame synchronization signal in the present embodiment. FIG. 4 is a diagram showing a conceptual configuration of a frame synchronization device. FIG. 5 is a diagram for explaining the reproduction process of the frame timing signal. FIG. 6 is a diagram for explaining how the frame sync signal is erroneously detected. FIG. 7 is a diagram for explaining how the frame synchronization characteristic is deteriorated due to the level change of the received wave. 11 ... Multi-stage delay circuit, 12 ... Minimum arithmetic circuit, 13 ... Delay circuit,
14 ... Maximum value detector, 15 ... Normalization circuit, 41 ... Input terminal, 42
… Automatic gain control amplifier, 43… Detector, 44… Correlator, 45…
Comparator, 47 ... Frame synchronization circuit, 49 ... Output terminal.
Claims (1)
し、所定のパターンを有するフレーム同期信号との相関
をとり、その絶対値を相関検出信号として出力する相関
器と、 前記相関検出信号が閾値を越えたときに同期用パルスを
発生する比較器と、 前記同期用パルスを用いて同期処理を行い、フレームタ
イミング信号を再生するフレーム同期回路と を備えたフレーム同期装置において、 前記相関器と前記比較器との間に挿入され、前記相関検
出信号をフレーム長単位で遅延させ、入力される相関検
出信号および遅延させた少なくとも一つの相関検出信号
の最小値を出力する最小相関検出信号処理手段と、 前記フレーム長単位で最小値をとる相関検出信号を取り
込み、フレーム長単位でその最大値を前記閾値を越える
値に調整して前記比較器に送出する正規化手段と を備えたことを特徴とするフレーム同期装置。1. A correlator that inputs a signal having a predetermined frame length, correlates with a frame synchronization signal having a predetermined pattern, and outputs the absolute value as a correlation detection signal, and the correlation detection signal is a threshold value. In a frame synchronization device including a comparator that generates a synchronization pulse when exceeding the limit, and a frame synchronization circuit that performs a synchronization process using the synchronization pulse and reproduces a frame timing signal, the correlator and the A minimum correlation detection signal processing means that is inserted between the comparator and delays the correlation detection signal in frame length units, and outputs the minimum value of the input correlation detection signal and at least one delayed correlation detection signal; The correlation detection signal having the minimum value in the frame length unit is fetched, the maximum value is adjusted in the frame length unit to a value exceeding the threshold value, and the comparison is performed. Frame synchronizing apparatus characterized by comprising a normalization means for delivering to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100770A JPH0834465B2 (en) | 1990-04-16 | 1990-04-16 | Frame synchronizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100770A JPH0834465B2 (en) | 1990-04-16 | 1990-04-16 | Frame synchronizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03297239A JPH03297239A (en) | 1991-12-27 |
| JPH0834465B2 true JPH0834465B2 (en) | 1996-03-29 |
Family
ID=14282726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100770A Expired - Fee Related JPH0834465B2 (en) | 1990-04-16 | 1990-04-16 | Frame synchronizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834465B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19523402A1 (en) * | 1995-06-28 | 1997-01-02 | Bosch Gmbh Robert | Method and circuit arrangement for deriving a frame synchronization signal |
-
1990
- 1990-04-16 JP JP2100770A patent/JPH0834465B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03297239A (en) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188738B1 (en) | Clock extraction circuit | |
| TW520586B (en) | Selectively activatable AGC signal measurement unit | |
| JPH07250053A (en) | Apparatus and method for generating periodic synchronizing pulse | |
| CN1611044B (en) | Apparatus and method for generating an adaptive slicer threshold for binary data | |
| JP2725480B2 (en) | Radio selective call receiver | |
| US6836518B1 (en) | Synchronization control method for receiver apparatus of data transmission system utilizing orthogonal frequency division multiplex, and data transmission system | |
| JPH0834465B2 (en) | Frame synchronizer | |
| JP3412558B2 (en) | Clock frequency control method and receiving device used therefor | |
| JPH0537511A (en) | Unique word detection circuit | |
| JPH10190619A (en) | Synchronizer | |
| JPH0211065B2 (en) | ||
| JP2723776B2 (en) | Automatic gain control circuit | |
| US7920660B2 (en) | Method and arrangement for removing DC offset from data symbols | |
| JP2900865B2 (en) | Automatic gain control amplifier | |
| JP3447882B2 (en) | Synchronizer | |
| JP3121995B2 (en) | Synchronizer | |
| JP2004343247A (en) | Duty ratio correction circuit, optical receiver and optical transmission system | |
| JP3388339B2 (en) | Automatic gain control method | |
| JP3274576B2 (en) | Timing extraction circuit and timing extraction method | |
| JPH063900B2 (en) | Timing extraction circuit | |
| JPH1188455A (en) | Frame synchronization method | |
| KR20000025294A (en) | Coherent automatic gain control circuit of vsb hdtv receiver | |
| JPS6364932B2 (en) | ||
| JPH02298177A (en) | Agc circuit | |
| JPH04135344A (en) | Automatic base band signal correcting system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |