JPH03297239A - Frame synchronization equipment - Google Patents
Frame synchronization equipmentInfo
- Publication number
- JPH03297239A JPH03297239A JP2100770A JP10077090A JPH03297239A JP H03297239 A JPH03297239 A JP H03297239A JP 2100770 A JP2100770 A JP 2100770A JP 10077090 A JP10077090 A JP 10077090A JP H03297239 A JPH03297239 A JP H03297239A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame synchronization
- frame
- correlation detection
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フレーム構成のディジタル信号を伝送する通
信において、フレーム同期に必要なフレームタイミング
信号を再生するフレーム同期装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frame synchronization device that reproduces a frame timing signal necessary for frame synchronization in communication for transmitting frame-structured digital signals.
ディジタル通信では、情報をフレーム構成にして伝送す
ることが多いが、この場合には受信側でフレーム同期を
とる必要がある。In digital communication, information is often transmitted in a frame format, but in this case, it is necessary to synchronize the frames on the receiving side.
第４図は、フレーム同期装置の概念構成を示す図である
。FIG. 4 is a diagram showing the conceptual configuration of a frame synchronization device.
図において、入力端子４１に入力される受信波（ｆ）は
、自動利得制御増幅器４２で平均レベルが一定の変調波
（（至）に変換される。この変調波（（至）が入力され
る検波器４３では、準同期検波して検波信号（ハ）を相
関器４４に出力する。相関器４４は、検波信号（社）と
所定のフレーム同期信号パターンとの相関をとり、その
相関値の絶対値である相関検出信号（ｉ）を比較器４５
に出力する。比較器４５は、相関検出信号（ｉ）が所定
の閾値を越えたときに同期用パルスＵ）を出力する。フ
レーム同期回路４７は、この同期用パルスの発生時刻を
もとに位相同期および周波数同期をとり、フレームタイ
ミング信号（２）を再生して出力端子４９に出力する。In the figure, a received wave (f) input to an input terminal 41 is converted into a modulated wave ((to)) with a constant average level by an automatic gain control amplifier 42. This modulated wave ((to) is inputted to The detector 43 performs quasi-synchronous detection and outputs the detected signal (c) to the correlator 44. The correlator 44 correlates the detected signal with a predetermined frame synchronization signal pattern, and calculates the correlation value. The correlation detection signal (i), which is the absolute value, is sent to the comparator 45.
Output to. The comparator 45 outputs a synchronization pulse U) when the correlation detection signal (i) exceeds a predetermined threshold. The frame synchronization circuit 47 performs phase synchronization and frequency synchronization based on the generation time of this synchronization pulse, reproduces the frame timing signal (2), and outputs it to the output terminal 49.
第５図は、フレームタイミング信号の再生過程を説明す
る図である。FIG. 5 is a diagram illustrating the process of reproducing the frame timing signal.
図において、（ｉ）は相関器４４が出力する相関検出信
号である。なお、Ｔ、は相関器４４に入力される検波信
号のサンプリング周期であり、相関器４４はこのサンプ
リング周期Ｔ、ごとに検波信号（ｔｌ）をサンプリング
し、相関値の絶対値を相関検出信号（ｉ）として出力す
る。また、−点鎖線は、比較器４５に設定される閾値を
示しており、比較器４５ではこのレベルより上に相関検
出信号（ｉ）があるときにフレーム同期信号が検出され
たと見なしている。In the figure, (i) is a correlation detection signal output by the correlator 44. Note that T is the sampling period of the detection signal input to the correlator 44, and the correlator 44 samples the detection signal (tl) every sampling period T, and calculates the absolute value of the correlation value as the correlation detection signal ( Output as i). Furthermore, the dashed line indicates a threshold value set in the comparator 45, and the comparator 45 considers that the frame synchronization signal has been detected when the correlation detection signal (i) is above this level.
（ｊ）は、比較器４５が出力する同期用パルスであり、
それに応じてフレーム同期回路４７でフレームタイミン
グ信号（２）が再生される。(j) is a synchronization pulse outputted by the comparator 45,
In response, the frame synchronization circuit 47 reproduces the frame timing signal (2).
〔発明が解決しようとする課題］
ところで、このような従来のフレーム同期装置では、以
下に示す二つの問題点があった。[Problems to be Solved by the Invention] By the way, such a conventional frame synchronization device has the following two problems.
その第一の問題点は、フレーム同期信号の誤検出であり
、その様子を第６図に示す。The first problem is erroneous detection of the frame synchronization signal, which is shown in FIG.
図において、に）、（ｎ）は受信波（検波信号）のフレ
ーム構成例であり、フレーム同期信号ＵＷと情報信号Ｄ
ＡＴＡにより構成される。（ｉ）、（ｉ）′は、各フレ
ーム構成に対応する相関検出信号である。In the figure, (n) and (n) are examples of frame configurations of received waves (detected signals), including a frame synchronization signal UW and an information signal D.
It is composed of ATA. (i) and (i)' are correlation detection signals corresponding to each frame configuration.
なお、Ｔ、はサンプリング周期であり、−点鎖線は比較
器４５に設定される閾値を示し、比較器４５は相関検出
信号が閾値を越えたときにフレーム同期信号が検出され
たとみなし、（ｊ）、（ｊ）′に示す同期用パルスＰア
を発生する。Note that T is the sampling period, the - dotted chain line indicates the threshold set in the comparator 45, and the comparator 45 considers that the frame synchronization signal has been detected when the correlation detection signal exceeds the threshold, and (j ), (j)' generates a synchronizing pulse Pa shown in FIG.
ところが、（ホ）に示すように、フレーム長に対してフ
レーム同期信号ＵＷが短いときには、情報信号ＤＡＴＡ
が偶然にフレーム同期信号と一致する確率が大きくなる
。すなわち、（ｊ）に示すように誤った同期用パルスＰ
ｒが発生することがある。However, as shown in (e), when the frame synchronization signal UW is shorter than the frame length, the information signal DATA
The probability that the frame synchronization signal coincidentally coincides with the frame synchronization signal increases. In other words, as shown in (j), an incorrect synchronization pulse P
r may occur.
このような事態を避けるには、（ｎ）に示すように、フ
レーム同期信号ＵＷを相対的に長くすることが有効であ
る。すなわち、フレーム同期信号ＵＷを長くすると、情
報信号ＤＡＴＡがフレーム同期信号ＵＷに偶然一致する
確率が非常に小さくなり、（ｉ）’ 、（ｊ）’に示す
ように正規のフレーム同期信号に対応する同期用パルス
ＰＴのみが検出される確率が太き（なる。To avoid such a situation, it is effective to make the frame synchronization signal UW relatively long, as shown in (n). That is, when the frame synchronization signal UW is lengthened, the probability that the information signal DATA coincidentally coincides with the frame synchronization signal UW becomes very small, and as shown in (i)' and (j)', the probability that the information signal DATA coincides with the frame synchronization signal UW corresponds to a regular frame synchronization signal. The probability that only the synchronization pulse PT will be detected is high.
しかし、フレーム同期信号ＵＷを長くすると、１フレー
ム中の有効情報ビットが減少して伝送効率が低下するこ
とになる。However, when the frame synchronization signal UW is lengthened, the number of effective information bits in one frame decreases, resulting in a decrease in transmission efficiency.
第二の問題点は、受信波のレベル変動に伴うフレーム同
期特性の劣化であり、その様子を第７図に示す。なお、
ここでは受信波のレベルをその包路線レベルで示す。The second problem is the deterioration of the frame synchronization characteristics due to the level fluctuation of the received wave, and the situation is shown in FIG. In addition,
Here, the level of the received wave is indicated by its envelope level.
図において、（ｆ）は受信波の包絡線レベルであり、伝
送路の影響により領域Ａではそれが緩やかに変動し、領
域Ｂでは急激に変動する様子を示す。（（至）はこの受
信波を入力とする自動利得制御増幅器の出力（変調波）
の包絡線レベルを示す。領域Ａでは受信波の包絡線レベ
ルが緩やかに変動しているために、自動利得制御増幅器
の利得制御が十分に追従しているが、領域Ｂでは包絡線
レベルの急激な変動により追従ができず、制御誤差が大
きくなっている。（ハ）は自動利得制御増幅器の出力を
検波した検波信号を示す。領域Ａではその包絡線レベル
に変動はないが、領域Ｂでは包絡線レベルが小さくなっ
ている。In the figure, (f) is the envelope level of the received wave, which shows how it changes gently in area A and changes rapidly in area B due to the influence of the transmission path. ((to) is the output (modulated wave) of the automatic gain control amplifier that inputs this received wave
indicates the envelope level of In region A, the envelope level of the received wave fluctuates slowly, so the gain control of the automatic gain control amplifier can adequately follow it, but in region B, it cannot follow it due to rapid fluctuations in the envelope level. , the control error is large. (c) shows a detection signal obtained by detecting the output of the automatic gain control amplifier. In area A, the envelope level does not change, but in area B, the envelope level becomes small.
（ｉ）は相関器が出力する相関検出信号である。なお、
相関器はアナログ相関をとる構成であるために、自動利
得制御増幅器で補償できない受信波（検波信号）の包絡
線レベルの変動が相関検出信号に影響を及ぼす。また、
（ｉ）は、げ）〜（ｈ）に対して領域Ｂを基準にそのタ
イムスケールが異なる。(i) is a correlation detection signal output by the correlator. In addition,
Since the correlator is configured to take analog correlation, fluctuations in the envelope level of the received wave (detected signal) that cannot be compensated for by the automatic gain control amplifier affect the correlation detection signal. Also,
(i) has a different time scale with respect to region B as compared to ge) to (h).
図に示すように、相関検出信号（ｉ）は、時刻ｔ１、ｔ
２では、受信波の包絡線レベルげ）が一定に制御されて
いるので、はぼ一定のフレーム長（フレーム周期）ＴＦ
で比較器における閾値（−点鎖線）を越える。一方、時
刻ｔ３では受信波の包絡線レベルげ）が急激に落ち込み
利得制御が不十分となるために、検出されたフレーム同
期信号の相関検出信号（ｉ）は時刻ｔ＋、ｔｚＯ時点の
レベルを確保できない。As shown in the figure, the correlation detection signal (i) is at time t1, t
In 2, since the envelope level of the received wave is controlled to be constant, the frame length (frame period) TF is almost constant.
exceeds the threshold value (-dotted chain line) in the comparator. On the other hand, at time t3, the envelope level of the received wave drops sharply and gain control becomes insufficient, so the correlation detection signal (i) of the detected frame synchronization signal maintains the level at time t+, tzO. Can not.
（ｊ）は比較器が出力する同期用パルスであり、時刻り
、においてフレーム同期信号の非検出が起こっている。(j) is a synchronization pulse output by the comparator, and non-detection of the frame synchronization signal occurs at the time.
また、受信波の包絡線レベルが逆に増大するような場合
には、フレーム同期信号とは異なる情報信号系列の位置
で相関検出信号が閾値を越えることがあり、フレーム同
期信号の誤検出となる。Additionally, if the envelope level of the received wave increases, the correlation detection signal may exceed the threshold at a position in the information signal sequence that is different from the frame synchronization signal, resulting in false detection of the frame synchronization signal. .
このような同期用パルスがフレーム同期回路に入力され
ると、フレーム同期信号の非検出および誤検出によりフ
レーム同期特性が劣化する。なお、自動利得制御増幅器
の時定数を小さくしてレスポンスを速くし、包路線レベ
ル変動の補正能力を増大してフレーム同期信号の非検出
あるいは誤検出を生じないようにする構成もあるが、雑
音変動により回路動作が不安定になる問題点がある。When such synchronization pulses are input to the frame synchronization circuit, the frame synchronization characteristics deteriorate due to non-detection or erroneous detection of the frame synchronization signal. There is also a configuration that reduces the time constant of the automatic gain control amplifier to speed up the response and increases the ability to correct envelope level fluctuations to prevent frame synchronization signal non-detection or false detection. There is a problem that circuit operation becomes unstable due to fluctuations.
このように、従来のフレーム同期装置では、フ、レーム
同期信号を短くするとフレーム同期信号の誤検出の割合
が増加し、また自動利得制御増幅器が補正しきれない急
激なレベル変動が受信変調信号に起こった場合にはフレ
ーム同期特性の劣化が避けられなかった。As described above, in conventional frame synchronization devices, when the frame synchronization signal is shortened, the rate of false detection of the frame synchronization signal increases, and sudden level fluctuations that cannot be corrected by the automatic gain control amplifier occur in the received modulated signal. If this occurred, deterioration of frame synchronization characteristics was unavoidable.
本発明は、このような問題点を解決するものであり、短
いフレーム同期信号で、かつレベル変動が激しい伝送路
においても安定したフレーム同期特性を得ることができ
るフレーム同期装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve these problems, and an object of the present invention is to provide a frame synchronization device that can obtain stable frame synchronization characteristics even with a short frame synchronization signal and on a transmission line with severe level fluctuations. shall be.
本発明は、所定のフレーム長を有する信号を入力とし、
所定のパターンを有するフレーム同期信号との相関をと
り、その絶対値を相関検出信号として出力する相関器と
、相関検出信号が閾値を越えたときに同期用パルスを発
生する比較器と、同期用パルスを用いて同期処理を行い
、フレームタイミング信号を再生するフレーム同期回路
とを備えたフレーム同期装置において、相関器と比較器
との間に挿入され、相関検出信号をフレーム長単位で遅
延させ、入力される相関検出信号および遅延させた少な
くとも一つの相関検出信号の最小値を出力する最小相関
検出信号処理手段と、フレーム長単位で最小値をとる相
関検出信号を取り込み、フレーム長単位でその最大値を
閾値を越える値に調整して比較器に送出する正規化手段
とを備えて構成する。The present invention takes as input a signal having a predetermined frame length,
A correlator that correlates with a frame synchronization signal having a predetermined pattern and outputs its absolute value as a correlation detection signal, a comparator that generates a synchronization pulse when the correlation detection signal exceeds a threshold, and a synchronization In a frame synchronization device equipped with a frame synchronization circuit that performs synchronization processing using pulses and regenerates a frame timing signal, the frame synchronization device is inserted between a correlator and a comparator, and delays a correlation detection signal in units of frame length; minimum correlation detection signal processing means for outputting the minimum value of the input correlation detection signal and at least one delayed correlation detection signal; and normalizing means for adjusting the value to a value exceeding the threshold and sending it to the comparator.
〔作 用〕
本発明は、情報信号との相関をとった相関検出信号が偶
然に閾値を越えることがあっても、最小相関検出信号処
理手段が、相関検出信号をフレーム長単位で遅延させ、
入力される相関検出信号および遅延させた少なくとも一
つの相関検出信号の最小値を出力することにより、本来
のフレーム同期信号に対応するタイミング以外で相関検
出信号が閾値を越える割合を減らし、誤検出を低減する
ことができる。[Function] In the present invention, even if the correlation detection signal correlated with the information signal accidentally exceeds the threshold, the minimum correlation detection signal processing means delays the correlation detection signal in units of frame length,
By outputting the minimum value of the input correlation detection signal and at least one delayed correlation detection signal, it is possible to reduce the rate at which the correlation detection signal exceeds the threshold at a timing other than the timing corresponding to the original frame synchronization signal, and to prevent false detection. can be reduced.
すなわち、情報信号が偶然にフレーム同期信号と同一パ
ターンを持ったり、伝送路特性の変動によって受信波の
レベルが増大することにより、相関検出信号が閾値を越
え、フレーム同期信号の誤検出を呈することがあっても
、複数のフレーム信号を対比することにより、真のフレ
ーム同期信号を割り出してフレームタイミング信号を再
生することができる。In other words, if the information signal happens to have the same pattern as the frame synchronization signal, or the level of the received wave increases due to fluctuations in the transmission path characteristics, the correlation detection signal may exceed the threshold, resulting in false detection of the frame synchronization signal. However, by comparing multiple frame signals, it is possible to determine the true frame synchronization signal and reproduce the frame timing signal.
さらに、本発明は、受信波のレベルが低下することがあ
っても、フレーム長単位で最小値をとる相関検出信号を
取り込む正規化手段が、フレーム長単位でその最大値を
閾値を越える値に調整する（正規化する）ことにより、
本来のフレーム同期信号の検出タイミングを逸すること
がなくなる。Further, in the present invention, even if the level of the received wave decreases, the normalization means that takes in the correlation detection signal that takes the minimum value in the frame length unit sets the maximum value in the frame length unit to a value that exceeds the threshold value. By adjusting (normalizing)
This eliminates the possibility of missing the original frame synchronization signal detection timing.
すなわち、伝送路特性の変動によって受信波のレベルが
低下することにより、フレーム同期信号の非検出となる
ことがあっても、正規化処理を行うことにより、フレー
ム同期特性の劣化を低減することができる。In other words, even if a frame synchronization signal is not detected due to a drop in the level of the received wave due to fluctuations in the transmission path characteristics, normalization processing can reduce the deterioration of the frame synchronization characteristics. can.
以下、図面に基づいて本発明の実施例について詳細に説
明する。Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第１図は、本発明の一実施例構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
図において、本発明の特徴とするところは、本実施例で
は、従来構成の相関器４４と比較器４５との間に、多段
遅延回路１１、最小演算回路１２、遅延回路１３、最大
値検出器１４および正規化回路１５を挿入する構成にあ
る。In the figure, the feature of the present invention is that in this embodiment, a multi-stage delay circuit 11, a minimum arithmetic circuit 12, a delay circuit 13, a maximum value detector 14 and a normalization circuit 15 are inserted.
すなわち、受信波は入力端子４１から自動利得制御増幅
器４２に入力され、平均レベルが一定の変調波に変換さ
れて検波器４３に入力される。検波器４３が出力する検
波信号は、相関器４４で所定のフレーム同期信号パター
ンとの相関がとられ、その相関値の絶対値である相関検
出信号を多段遅延回路１１および最小演算回路１２に送
出する。That is, the received wave is input to the automatic gain control amplifier 42 from the input terminal 41, converted into a modulated wave with a constant average level, and input to the detector 43. The detected signal output from the detector 43 is correlated with a predetermined frame synchronization signal pattern by a correlator 44, and a correlation detection signal, which is the absolute value of the correlation value, is sent to the multistage delay circuit 11 and the minimum arithmetic circuit 12. do.
多段遅延回路１１は、相関検出信号をｋＴＦ （ｋは１
以上Ｎ以下の整数）だけ遅延させたＮ個の信号を最小演
算回路１２に送出する。ここで、Ｔ「はフレーム長であ
り、ＮはＮ Ｔ ｒの時間内で伝送路特性の変化が無視
できる値に設定される。The multistage delay circuit 11 converts the correlation detection signal into kTF (k is 1
N signals delayed by an integer greater than or equal to N less than or equal to N) are sent to the minimum arithmetic circuit 12. Here, T' is the frame length, and N is set to a value where changes in transmission path characteristics can be ignored within a time period of NTr.
最小演算回路１２は、相関器４４の出力と多段遅延回路
１１の出力の中の最小値を検出し、遅延回路１３および
最大値検出器１４に送出する。最大値検出器１４は、最
小演算回路１２の出力からフレーム長Ｔｙ単位にその最
大値ＭＡχを検出し、正規化回路１５に送出する。遅延
回路１３は、最小演算回路１２の出力をフレーム長ＴＦ
だけ遅延させて正規化回路１５に送出する。The minimum calculation circuit 12 detects the minimum value of the output of the correlator 44 and the output of the multistage delay circuit 11, and sends it to the delay circuit 13 and the maximum value detector 14. The maximum value detector 14 detects the maximum value MAχ for each frame length Ty from the output of the minimum arithmetic circuit 12 and sends it to the normalization circuit 15. The delay circuit 13 converts the output of the minimum calculation circuit 12 into a frame length TF.
It is then sent to the normalization circuit 15 with a delay of .
正規化回路１５は、最大値検出器１４の出力を用いて遅
延回路１３の出力の最大値が、所定値Ａになるように正
規化して比較器４５に送出する。The normalization circuit 15 uses the output of the maximum value detector 14 to normalize the maximum value of the output of the delay circuit 13 to a predetermined value A, and sends it to the comparator 45 .
すなわち、正規化回路１５は最小演算回路１２の出力に
Ａ／ＭＡＸを乗算して出力する構成である。That is, the normalization circuit 15 is configured to multiply the output of the minimum calculation circuit 12 by A/MAX and output the result.
比較器４５は、正規化回路１５の出力が所定の閾値Ｂを
越えたときに同期用パルスをフレーム同期回路４７に送
出する。なお、閾値Ｂは所定値Ａを越えない値に設定さ
れる。The comparator 45 sends a synchronization pulse to the frame synchronization circuit 47 when the output of the normalization circuit 15 exceeds a predetermined threshold B. Note that the threshold value B is set to a value that does not exceed the predetermined value A.
フレーム同期回路４７は、この同期用パルスの発生時刻
をもとに同期処理を行い、フレームタイミング信号を再
生して出力端子４９に出力する。The frame synchronization circuit 47 performs synchronization processing based on the generation time of this synchronization pulse, reproduces the frame timing signal, and outputs it to the output terminal 49.
以下、第２図および第３図を参照して、本実施例におけ
るフレーム同期信号の誤検出および非検出の回避動作に
ついて説明する。Hereinafter, with reference to FIGS. 2 and 3, operations for avoiding erroneous detection and non-detection of frame synchronization signals in this embodiment will be described.
第２図（ａ）は相関器４４が出力する相関検出信号であ
り、第２図（ｂ）、（Ｃ）はＮ＝１としたときの多段遅
延回路１１および最小演算回路１２の各出力である。図
中の一点鎖線は比較器４５に設定される閾値であり、相
関検出信号がこれを越えたときにフレーム同期信号が検
出されたとみなしている。FIG. 2(a) shows the correlation detection signal output by the correlator 44, and FIG. 2(b) and (C) show the respective outputs of the multistage delay circuit 11 and the minimum arithmetic circuit 12 when N=1. be. The dash-dotted line in the figure is a threshold value set in the comparator 45, and when the correlation detection signal exceeds this threshold, it is considered that the frame synchronization signal has been detected.
（ａ）、（ｂ）に示すように、本来のフレーム同期信号
の検出時刻ｔ０ではともに相関検出信号が閾値を越える
。一方、時刻ｔ＋、ｔ２ではそれぞれフレーム同期信号
の誤検出が起こっている。As shown in (a) and (b), both correlation detection signals exceed the threshold value at the detection time t0 of the original frame synchronization signal. On the other hand, erroneous detection of the frame synchronization signal occurs at times t+ and t2.
しかし、最小演算回路工２の出力には、（Ｃ）に示すよ
うにそれらの最小値が取り出されるので、本来のフレー
ム同期信号以外のタイミングでは、誤検出される確率は
小さくなる。すなわち、時刻ｔ１でフレーム同期信号を
誤検出する確率をＰ（＜１）とすると、最小演算回路１
２がその時点で誤検出する確率は、情報信号がランダム
であればｐＨ″１となり、Ｎの増加に伴って減少しフレ
ーム同期信号の誤検出を回避することが可能となる。However, since the minimum value of these is extracted as the output of the minimum arithmetic circuit 2 as shown in (C), the probability of erroneous detection is reduced at timings other than the original frame synchronization signal. That is, if the probability of erroneously detecting a frame synchronization signal at time t1 is P (<1), then the minimum calculation circuit 1
If the information signal is random, the probability that 2 will be erroneously detected at that point will be pH''1, which decreases as N increases, making it possible to avoid erroneously detecting the frame synchronization signal.
第３図（Ｃ）’ 、（ｄ）、（ｅ）は、最小演算回路１
２、正規化回路１５、比較器４５の各出力である。図中
の一点鎖線は、同様に比較器４５に設定される閾値であ
る。また、（Ｃ）′の１．．１．は本来のフレーム同期
信号が検出される時刻とし、最小演算回路１２がピーク
（所定値Ａ）を示すものとする。Figure 3 (C)', (d), and (e) are the minimum arithmetic circuit 1.
2, the outputs of the normalization circuit 15 and the comparator 45. The dashed-dotted line in the figure is a threshold value similarly set in the comparator 45. Also, (C)' 1. ．． 1. is the time when the original frame synchronization signal is detected, and the minimum calculation circuit 12 indicates the peak (predetermined value A).
しかし、時刻ｔ４の前後において、受信波にレベルの落
ち込みがあった場合には、（Ｃ）′に示すように最小演
算回路１２の出力は閾値を下回ることになる。すなわち
、時刻ｔ４の前後のフレーム長ＴＦの範囲において、最
小演算回路１２の出力が所定値Ａを下回っているおり、
正規化回路１５は最大値検出器１４により示されるその
範囲の最大値ＭＡＸを用いて、（ｄ）に示すように、最
小演算回路１２の出力（破線）にＡ／ＭＡＸを乗算して
出力する。However, if there is a drop in the level of the received wave before and after time t4, the output of the minimum arithmetic circuit 12 will fall below the threshold as shown in (C)'. That is, in the range of frame length TF before and after time t4, the output of the minimum calculation circuit 12 is below the predetermined value A,
The normalization circuit 15 uses the maximum value MAX in the range indicated by the maximum value detector 14 to multiply the output (broken line) of the minimum calculation circuit 12 by A/MAX and outputs the result, as shown in (d). .
このように、正規化回路１５は、フレーム長ＴＦにおい
て最小演算回路１２の出力の最大値を所定値Ａにする操
作を行い、時刻ｔ４に対応する時刻り、においてピーク
値Ａを生成する。In this way, the normalization circuit 15 performs an operation to set the maximum value of the output of the minimum calculation circuit 12 to the predetermined value A in the frame length TF, and generates the peak value A at the time corresponding to time t4.
したがって、比較器４５では、フレーム同期信号の検出
時点で受信波のレベル低下があっても、遅延回路１３、
最大値検出器１４および正規化回路１５を介して得られ
る相関検出信号により、同期用パルスを発生させること
ができ、フレーム同期信号の非検出を回避することがで
きる。Therefore, in the comparator 45, even if the level of the received wave decreases at the time of detecting the frame synchronization signal, the delay circuit 13,
A synchronization pulse can be generated by the correlation detection signal obtained via the maximum value detector 14 and the normalization circuit 15, and non-detection of the frame synchronization signal can be avoided.
ところで、以上説明した実施例では、フレーム長Ｔｒに
相当する遅延を最小演算回路１２の出力に与える遅延回
路１３を備え、最大値検出器１４がその間の最小演算回
路１２の出力の最大値を検出して正規化する構成である
。しかし、変動が緩やかな伝送路に適用する場合には、
１フレーム前に検出した最小演算回路１２の出力（相関
検出信号）の最大値を、そのフレームの最大値として近
似することが可能である。このような近似をとる場合に
は遅延回路１３は省略することができる。By the way, the embodiment described above includes a delay circuit 13 that provides a delay corresponding to the frame length Tr to the output of the minimum calculation circuit 12, and a maximum value detector 14 detects the maximum value of the output of the minimum calculation circuit 12 during that time. This is a configuration that normalizes by However, when applied to transmission lines with slow fluctuations,
It is possible to approximate the maximum value of the output (correlation detection signal) of the minimum calculation circuit 12 detected one frame ago as the maximum value of that frame. When such an approximation is taken, the delay circuit 13 can be omitted.
なお、最大値検出器１４の出力は、正規化回路１５に入
力される相関検出信号の１フレーム前の最大値となる。Note that the output of the maximum value detector 14 is the maximum value of the correlation detection signal input to the normalization circuit 15 one frame before.
上述したように、本発明は、フレーム同期信号の誤検出
となる確率の低減が可能となり、短いフレーム同期信号
でも十分なフレーム同期特性をうることかできる。した
がって、フレーム構成のディジタル信号を伝送する通信
において、データ伝送効率を高くすることが容易となる
。As described above, the present invention makes it possible to reduce the probability of false detection of a frame synchronization signal, and to obtain sufficient frame synchronization characteristics even with a short frame synchronization signal. Therefore, it is easy to increase data transmission efficiency in communication that transmits frame-structured digital signals.
また、非検出となったフレーム同期信号からのの再生も
可能となるので、激しいレベル変動がある伝送路におい
てもフレーム同期をとることが容易となり、高安定なフ
レーム同期装置を実現することができる。In addition, since it is possible to reproduce frame synchronization signals that have not been detected, it becomes easy to achieve frame synchronization even on a transmission path with severe level fluctuations, making it possible to realize a highly stable frame synchronization device. .
第１図は本発明の一実施例構成を示すブロック図。
第２図は本実施例におけるフレーム同期信号の誤検出の
回避動作について説明する図。
第３図は本実施例におけるフレーム同期信号の非検出の
回避動作について説明する図。
第４図はフレーム同期装置の概念構成を示す図。
第５図はフレームタイミング信号の再生過程を説明する
図。
第６図はフレーム同期信号の誤検出の様子を説明する図
。
第７図は受信波のレベル変動に伴うフレーム同期特性の
劣化の様子を説明する図。
１１・・・多段遅延回路、１２・・・最小演算回路、１
３・・・遅延回路、１４・・・最大値検出器、１５・・
・正規化回路、４１・・・入力端子、４２・・・自動利
得制御増幅器、４３・・・検波器、４４・・・相関器、
４５・・・比較器、４７・・・フレーム同期回路、４９
・・・出力端子。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a diagram illustrating an operation for avoiding erroneous detection of a frame synchronization signal in this embodiment. FIG. 3 is a diagram illustrating an operation to avoid non-detection of a frame synchronization signal in this embodiment. FIG. 4 is a diagram showing the conceptual configuration of a frame synchronization device. FIG. 5 is a diagram illustrating a frame timing signal reproduction process. FIG. 6 is a diagram illustrating how a frame synchronization signal is erroneously detected. FIG. 7 is a diagram illustrating how frame synchronization characteristics deteriorate due to level fluctuations of received waves. 11...Multi-stage delay circuit, 12...Minimum calculation circuit, 1
3...Delay circuit, 14...Maximum value detector, 15...
- Normalization circuit, 41... Input terminal, 42... Automatic gain control amplifier, 43... Detector, 44... Correlator,
45... Comparator, 47... Frame synchronization circuit, 49
...Output terminal.
Claims (1)
のパターンを有するフレーム同期信号との相関をとり、
その絶対値を相関検出信号として出力する相関器と、 前記相関検出信号が閾値を越えたときに同期用パルスを
発生する比較器と、 前記同期用パルスを用いて同期処理を行い、フレームタ
イミング信号を再生するフレーム同期回路と を備えたフレーム同期装置において、 前記相関器と前記比較器との間に挿入され、前記相関検
出信号をフレーム長単位で遅延させ、入力される相関検
出信号および遅延させた少なくとも一つの相関検出信号
の最小値を出力する最小相関検出信号処理手段と、 前記フレーム長単位で最小値をとる相関検出信号を取り
込み、フレーム長単位でその最大値を前記閾値を越える
値に調整して前記比較器に送出する正規化手段と を備えたことを特徴とするフレーム同期装置。(1) Input a signal with a predetermined frame length and correlate it with a frame synchronization signal having a predetermined pattern,
a correlator that outputs the absolute value as a correlation detection signal; a comparator that generates a synchronization pulse when the correlation detection signal exceeds a threshold; and a frame timing signal that performs synchronization processing using the synchronization pulse. a frame synchronization circuit that is inserted between the correlator and the comparator, delays the correlation detection signal in units of frame length, and reproduces the input correlation detection signal and the delayed correlation detection signal. minimum correlation detection signal processing means for outputting the minimum value of at least one correlation detection signal; A frame synchronization device comprising normalization means for adjusting and sending the adjusted signal to the comparator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100770A JPH0834465B2 (en) | 1990-04-16 | 1990-04-16 | Frame synchronizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100770A JPH0834465B2 (en) | 1990-04-16 | 1990-04-16 | Frame synchronizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03297239A true JPH03297239A (en) | 1991-12-27 |
| JPH0834465B2 JPH0834465B2 (en) | 1996-03-29 |
Family
ID=14282726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100770A Expired - Fee Related JPH0834465B2 (en) | 1990-04-16 | 1990-04-16 | Frame synchronizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834465B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0946327A (en) * | 1995-06-28 | 1997-02-14 | Robert Bosch Gmbh | Method and circuit arrangement for derivation of frame sync signal |
-
1990
- 1990-04-16 JP JP2100770A patent/JPH0834465B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0946327A (en) * | 1995-06-28 | 1997-02-14 | Robert Bosch Gmbh | Method and circuit arrangement for derivation of frame sync signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834465B2 (en) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6289064B1 (en) | Synchronization equipment | |
| KR20010114030A (en) | Method and apparatus for adjusting filter tap length of adaptive equalizer by using training sequence | |
| US20190372749A1 (en) | Communication device | |
| JPH07250053A (en) | Apparatus and method for generating periodic synchronizing pulse | |
| JP2943839B2 (en) | Frame synchronization circuit for equalizer | |
| JPH0831847B2 (en) | Digital signal relay transmission device | |
| US5073906A (en) | Synchronization word detection apparatus | |
| JP2962218B2 (en) | Digital optical receiving circuit | |
| JPH03297239A (en) | Frame synchronization equipment | |
| JPH0537511A (en) | Unique word detection circuit | |
| KR100238284B1 (en) | Phase correction circuit and method therefor | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| US11481217B2 (en) | Data transmitting and receiving system including clock and data recovery device and operating method of the data transmitting and receiving system | |
| JP2520455B2 (en) | Correlation peak detection circuit | |
| JPS5912644A (en) | Synchronizing system of spread spectrum communication device | |
| US7136447B2 (en) | Clock recovery circuit | |
| US5680469A (en) | Method of insertion of noise and apparatus thereof | |
| JP2003218847A (en) | Data reception system | |
| JPH10190619A (en) | Synchronizer | |
| JPH08331114A (en) | Correlation peak judgment circuit | |
| SU1479936A1 (en) | Method and adapter for detecting collisions in digital communication line | |
| JP3209515B2 (en) | Data transmission device and data communication device | |
| JP2639277B2 (en) | Digital data instantaneous interruption detection circuit | |
| JPH05327670A (en) | Propagation time difference correction circuit for switchable space diversity digital wireless communication | |
| JP2616622B2 (en) | Frame correlation device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |