JPH083703B2 - Screen display - Google Patents
Screen displayInfo
- Publication number
- JPH083703B2 JPH083703B2 JP62258952A JP25895287A JPH083703B2 JP H083703 B2 JPH083703 B2 JP H083703B2 JP 62258952 A JP62258952 A JP 62258952A JP 25895287 A JP25895287 A JP 25895287A JP H083703 B2 JPH083703 B2 JP H083703B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- input
- display device
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ブラウン管等の表示装置に文字やパター
ン等を表示させる画面表示装置に関するものである。The present invention relates to a screen display device for displaying characters, patterns, etc. on a display device such as a cathode ray tube.
画面表示装置は、ブラウン管等の表示装置に文字やパ
ターン等を表示させるものであり、第4図に従来のこの
種の画面表示装置の一例の構成を示す。The screen display device displays characters and patterns on a display device such as a cathode ray tube, and FIG. 4 shows an example of the configuration of a conventional screen display device of this type.
第4図において、1は発振回路、2は発振回路1で発
振させた信号で各種タイミングを発生させるタイミング
ジェネレータ、3はこのタイミングジェネレータ2の出
力と本画面表示装置を制御するためのマイコン等からの
制御データ(表示オン,オフ等のコマンドやキャラクタ
コード)21とを入力とする入力制御回路、4は制御デー
タを記憶する表示用メモリ、5は表示すべき文字やパタ
ーン等を記憶するキャラクタROM、6は映像信号の同期
信号22を入力する同期信号入力回路、7は文字やパター
ン等の表示位置を検出するための表示位置検出回路、8
は表示制御回路であり、本画面表示装置は以上の各回路
により構成されており、表示制御回路8の出力が表示文
字出力23としてブラウン管等の表示装置に出力される。In FIG. 4, reference numeral 1 is an oscillation circuit, 2 is a timing generator that generates various timings with signals oscillated by the oscillation circuit 1, and 3 is an output of the timing generator 2 and a microcomputer for controlling the screen display device. Control data (commands such as display on / off and character codes) 21 of the input control circuit, 4 is a display memory for storing control data, and 5 is a character ROM for storing characters or patterns to be displayed. , 6 is a sync signal input circuit for inputting the sync signal 22 of the video signal, 7 is a display position detection circuit for detecting the display position of characters, patterns, etc., 8
Is a display control circuit, and this screen display device is composed of the above circuits. The output of the display control circuit 8 is output as a display character output 23 to a display device such as a cathode ray tube.
次に動作について説明する。入力制御回路3はマイコ
ン等からの制御データ21を処理して表示オン,オフ等の
コマンドに応じて本画面表示装置全体をオンあるいはオ
フ等にするもので、制御データ21のうち表示内容である
キャラクタコード等は表示用メモリ4に記憶させる。表
示用メモリ(RAM)4は制御データの書込みと表示時の
読出しを行なう必要があり、画面表示装置が大型代(高
機能化)するに従い読出し,書込みのアドレスが増加す
るので、書込みと読出しを時分割制御し読出し,書込み
のアドレスを共通化した方が回路構成を小型化するうえ
で有利である。以下、書込みと読出しを時分割制御する
ものとして説明を続ける。Next, the operation will be described. The input control circuit 3 processes control data 21 from a microcomputer or the like and turns on or off the entire screen display device according to a command such as display on / off. The character code and the like are stored in the display memory 4. The display memory (RAM) 4 needs to write control data and read at the time of display, and the number of read and write addresses increases as the screen display device increases in size (higher functionality). It is advantageous to share the read and write addresses by time division control in order to downsize the circuit configuration. Hereinafter, the description will be continued assuming that writing and reading are time-division controlled.
表示時は、表示用メモリ4に記憶した出力データがキ
ャラクタROM5をアクセスし、このキャラクタROM5より出
力される表示文字を表示制御回路8へ入力する。ここ
で、表示時のタイミングは映像信号からの同期信号22を
同期信号入力回路6に入力し、この同期信号を表示位置
検出回路7でカウントすることによって、表示位置を決
定する。At the time of display, the output data stored in the display memory 4 accesses the character ROM 5, and the display character output from the character ROM 5 is input to the display control circuit 8. Here, at the display timing, the display position is determined by inputting the sync signal 22 from the video signal to the sync signal input circuit 6 and counting the sync signal by the display position detection circuit 7.
表示制御回路8では表示文字出力を外部の映像信号に
同期して出力させ、ブラウン管等の表示装置に送り出
す。The display control circuit 8 causes the display character output to be output in synchronization with an external video signal and sends it to a display device such as a cathode ray tube.
第5図は、表示メモリ4が時分割制御されている場合
の発振回路1の動作を示している。同期信号入力回路よ
り出力される制御信号13は水平同期信号検出パルスであ
り、発振回路はこの期間(B)のみ短時間停止するだけ
であり、それ以外は常に発振しており(A)、表示メモ
リ4の書込みと読出しができるようにしている。FIG. 5 shows the operation of the oscillation circuit 1 when the display memory 4 is time-division controlled. The control signal 13 output from the sync signal input circuit is a horizontal sync signal detection pulse, and the oscillation circuit stops only for a short period of time during this period (B), and otherwise oscillates constantly (A). The memory 4 can be written and read.
ここで、発振回路1を水平同期信号検出パルスで停止
させるのは、表示文字出力が外部の映像信号に同期して
出力されるため、発振回路1はその同期信号に対して正
確に位相合わせを行なう必要があるためである。Here, the reason why the oscillation circuit 1 is stopped by the horizontal synchronization signal detection pulse is that the display character output is output in synchronization with an external video signal, so that the oscillation circuit 1 accurately performs phase alignment with respect to the synchronization signal. This is because it is necessary to do it.
従来の画面表示装置において、表示用RAMの読出しお
よび書込みを時分割制御して動作させるようにしたもの
では、制御データの到来に備えて水平同期検出パルスに
よる短期間以外は常に発振回路が発振していなければな
らず、たとえ表示装置が表示オフの状態でも発振回路は
発振していることが必要であるために、発振回路の発振
周波数の高調波成分が輻射され、これが映像信号に飛び
込むことにより、映像信号に悪影響を及ぼすという、い
わゆるスプリアスによる問題があった。In a conventional screen display device in which the reading and writing of the display RAM are operated by time division control, the oscillation circuit oscillates at all times except for a short period by the horizontal sync detection pulse in preparation for the arrival of control data. Since the oscillator circuit must be oscillating even when the display device is in the display-off state, the harmonic component of the oscillation frequency of the oscillator circuit is radiated, and this may jump into the video signal. However, there is a problem due to so-called spurious, which adversely affects the video signal.
この発明は、上記のような問題点を解決するためにな
されたもので、発振回路によるスプリアスを軽減させる
ことができるとともに、消費電力の低減が可能な画面表
示装置を得ることを目的としている。The present invention has been made to solve the above problems, and an object thereof is to obtain a screen display device capable of reducing spurious due to an oscillation circuit and reducing power consumption.
この発明に係る画面表示装置は、文字表示をしている
場合およびマイコン等より表示制御データを入力する場
合にのみ発振回路を発振させるようにしたものである。The screen display device according to the present invention makes the oscillation circuit oscillate only when displaying characters and when inputting display control data from a microcomputer or the like.
この発明においては、必要時、即ち文字表示をしてい
る場合およびマイコン等より表示制御データを入力する
場合以外は発振回路の発振を停止させる発振停止制御回
路を設けるようにしたので、発振回路によるスプリアス
を軽減できるとともに、消費電力を低減することができ
る。In the present invention, the oscillation stop control circuit for stopping the oscillation of the oscillation circuit is provided except when it is necessary, that is, when displaying characters and when the display control data is input from the microcomputer. Spurious can be reduced and power consumption can be reduced.
以下、この発明の一実施例を図について説明する。第
1図は本発明の一実施例による画面表示装置を示し、図
において、第4図と同一符号は同一のものを示す。9は
発振停止制御回路であり、本実施例で付加したものであ
る。この発振停止制御回路9は入力制御回路3より出力
されるマイコン等からの制御データ伝送期間である命令
書込みパルス11と表示制御回路8より出力される表示期
間中であることを示す表示パルス12および同期信号入力
回路6より出力される水平同期信号検出パルス13を入力
信号としている。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a screen display device according to an embodiment of the present invention, in which the same reference numerals as those in FIG. 4 denote the same parts. Reference numeral 9 denotes an oscillation stop control circuit, which is added in this embodiment. The oscillation stop control circuit 9 outputs a command writing pulse 11 that is a control data transmission period from the microcomputer output from the input control circuit 3 and a display pulse 12 that indicates that a display period is output from the display control circuit 8. The horizontal sync signal detection pulse 13 output from the sync signal input circuit 6 is used as an input signal.
第2図に発振停止制御回路9の具体的回路を示す。図
において、21は2入力NORゲートであり、上記の命令書
込みパルス11と表示パルス12を入力としている。22は2
入力ORゲートであり、2入力NORゲート21の出力が一方
の入力に接続され、他の一方の入力は同期信号検出パル
ス13に接続されている。2入力ORゲート22の出力が“H"
のとき発振回路1は発振を停止するものとする。FIG. 2 shows a specific circuit of the oscillation stop control circuit 9. In the figure, reference numeral 21 denotes a 2-input NOR gate, which receives the command write pulse 11 and the display pulse 12 described above. 22 is 2
This is an input OR gate, and the output of the 2-input NOR gate 21 is connected to one input and the other input is connected to the sync signal detection pulse 13. Output of 2-input OR gate 22 is "H"
At this time, the oscillation circuit 1 stops oscillation.
第3図は発振回路1の発振状態を示したものである。
図から明らからように、発振回路1はこの画面表示装置
が表示期間中である場合またはマイコン等からの制御デ
ータを入力中である場合の2つの時に限って発振状態
(A)にすることができ、それ以外では停止状態(B)
にすることができる。FIG. 3 shows the oscillation state of the oscillation circuit 1.
As is apparent from the figure, the oscillation circuit 1 can be in the oscillating state (A) only at two times when the screen display device is in the display period or when the control data from the microcomputer or the like is being input. Yes, otherwise (B)
Can be
ここで、表示メモリ4は上述のように時分割制御され
ているが、例えば命令書込みパルスのパルス幅の充分長
くとることにより時分割の時間を確実に確保すること
で、書込み期間に水平同期信号検出パルスの期間となっ
て発振回路が停止し発振回路の位相合わせが行なわれて
も、正確に制御データを書込むことができる。Here, the display memory 4 is time-division controlled as described above. However, by ensuring a sufficiently long time-division time by, for example, sufficiently increasing the pulse width of the command writing pulse, the horizontal synchronizing signal is written in the writing period. Even if the oscillation circuit stops during the period of the detection pulse and the phase of the oscillation circuit is adjusted, the control data can be written accurately.
〔発明の効果〕 以上のように、この発明に係る画面表示装置によれ
ば、表示用RAMの読出しおよび書込みを時分割制御して
動作させるようにしたものにおいて、発振停止制御回路
を設けて表示をしている場合および表示制御データを入
力する場合以外は発振回路の発振を停止させるようにし
たので、発振回路より放出されるスプリアスを従来のも
のに比し大幅に軽減でき、発振回路のスプリアス対策と
して効果があり、かつ消費電力を低減できるという効果
もある。[Advantages of the Invention] As described above, according to the screen display device of the present invention, in which the reading and writing of the display RAM are operated in a time-divisionally controlled manner, an oscillation stop control circuit is provided for display. Since the oscillation of the oscillation circuit is stopped except when the display control data is being input and the display control data is being input, the spurious emission from the oscillation circuit can be significantly reduced compared to the conventional one. It is effective as a countermeasure and also has an effect of reducing power consumption.
第1図は本発明の一実施例による画面表示装置を示す
図、第2図は上記実施例の発振停止制御回路を示す回路
図、第3図は第2図の発振停止制御回路のタイミング
図、第4図は従来の画面表示装置の構成図、第5図は従
来の画面表示装置の発振回路の発振状態を示す図であ
る。 図において、1は発振回路、2はタイミングジェネレー
タ、3は入力制御回路、4は表示用メモリ、5はキャラ
クタROM(キャラクタメモリ)、6は同期信号入力回
路、7は表示位置検出回路、8は表示制御回路、9は発
振停止制御回路である。1 is a diagram showing a screen display device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing an oscillation stop control circuit of the above embodiment, and FIG. 3 is a timing diagram of the oscillation stop control circuit of FIG. FIG. 4 is a configuration diagram of a conventional screen display device, and FIG. 5 is a diagram showing an oscillation state of an oscillation circuit of the conventional screen display device. In the figure, 1 is an oscillation circuit, 2 is a timing generator, 3 is an input control circuit, 4 is a display memory, 5 is a character ROM (character memory), 6 is a sync signal input circuit, 7 is a display position detection circuit, and 8 is The display control circuit 9 is an oscillation stop control circuit.
フロントページの続き (72)発明者 中谷 孝 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 久保 輝訓 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内Front page continued (72) Inventor Takashi Nakatani 4-chome, Mizuhara, Itami City, Hyogo Prefecture Mitsubishi Electric Co., Ltd. Kita Itami Works (72) Inventor Terunun Kubo 4-chome, Mizuhara, Itami City, Hyogo Prefecture Mitsubishi Electric Corporation Kita Itami Works
Claims (1)
させるための装置であって、 本装置内の各種タイミングの基準となる信号を発振する
発振回路と、 本装置を制御するための制御データを入力,処理する入
力制御回路と、 映像信号の同期信号を入力する同期信号入力回路と、 上記入力制御回路により処理された、表示装置に表示さ
せるべき表示内容を記憶する表示用メモリと、 上記表示内容を表示すべき文字、パターン等に変換する
キャラクタメモリと、 上記同期信号をカウントして上記表示すべき文字,パタ
ーン等の表示位置を決定する表示位置決定回路と、 上記表示すべき文字,パターン等を上記映像信号に同期
して出力するための表示制御回路とを備え、 上記表示メモリの読出しおよび書込みを時分割制御して
表示を行う画面表示装置において、 上記制御データの入力期間および上記文字,パターン等
の表示期間を除き上記発振回路を停止させる発振停止制
御回路を備えたことを特徴とする画面表示装置。1. A device for displaying characters, patterns, etc. on a screen of a display device, the oscillator circuit oscillating a signal serving as a reference for various timings in the device, and a control for controlling the device. An input control circuit for inputting and processing data, a sync signal input circuit for inputting a sync signal of a video signal, a display memory for storing the display content processed by the input control circuit to be displayed on the display device, A character memory for converting the display contents into characters or patterns to be displayed, a display position determining circuit for counting the synchronization signals to determine the display positions of the characters or patterns to be displayed, and the characters to be displayed. , A display control circuit for outputting a pattern or the like in synchronization with the video signal, and performing display by time-divisionally controlling reading and writing of the display memory. In the display device, the screen display device characterized by comprising an oscillation stop control circuit for stopping the input period and the character, the oscillator circuit except for the display period of the pattern or the like of the control data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258952A JPH083703B2 (en) | 1987-10-13 | 1987-10-13 | Screen display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258952A JPH083703B2 (en) | 1987-10-13 | 1987-10-13 | Screen display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01100588A JPH01100588A (en) | 1989-04-18 |
| JPH083703B2 true JPH083703B2 (en) | 1996-01-17 |
Family
ID=17327308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62258952A Expired - Fee Related JPH083703B2 (en) | 1987-10-13 | 1987-10-13 | Screen display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083703B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2986045B2 (en) * | 1992-12-14 | 1999-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Method and apparatus for power management in a video subsystem |
-
1987
- 1987-10-13 JP JP62258952A patent/JPH083703B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01100588A (en) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890001014A (en) | Display mode switching system for plasma display devices | |
| US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
| US4747074A (en) | Display controller for detecting predetermined drawing command among a plurality of drawing commands | |
| JPS5848106B2 (en) | Cursor display method | |
| JPH083703B2 (en) | Screen display | |
| JPH0443593B2 (en) | ||
| JP2520872B2 (en) | Image display device | |
| JPH07261743A (en) | On-screen display circuit | |
| JPS6236312B2 (en) | ||
| JPH0833718B2 (en) | Television screen display | |
| JP2584493B2 (en) | Display device for radar | |
| JPS6197690A (en) | Screen composite display method for CRT display device | |
| SU1615787A1 (en) | Device for output of graphic information | |
| JPH05232922A (en) | Scanning synchronizing mode switching device | |
| JPH01123284A (en) | Controller for display on tv screen | |
| JP2745603B2 (en) | Workstation display controller | |
| JPH087547B2 (en) | Display memory address device | |
| JPS60230687A (en) | Crt display unit allowed to display half-quads character | |
| JPS6086590A (en) | Image display | |
| JPH01250022A (en) | Driving method for dot array recorder | |
| JPS592904B2 (en) | display device | |
| JPH11126060A (en) | Character display | |
| JPH03288190A (en) | Display controller access control circuit | |
| JPS63163390A (en) | Crtc controller with graphic function | |
| JPH01124891A (en) | Character display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |