JPH083703B2 - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JPH083703B2 JPH083703B2 JP62258952A JP25895287A JPH083703B2 JP H083703 B2 JPH083703 B2 JP H083703B2 JP 62258952 A JP62258952 A JP 62258952A JP 25895287 A JP25895287 A JP 25895287A JP H083703 B2 JPH083703 B2 JP H083703B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- input
- display device
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ブラウン管等の表示装置に文字やパター
ン等を表示させる画面表示装置に関するものである。
ン等を表示させる画面表示装置に関するものである。
画面表示装置は、ブラウン管等の表示装置に文字やパ
ターン等を表示させるものであり、第４図に従来のこの
種の画面表示装置の一例の構成を示す。
ターン等を表示させるものであり、第４図に従来のこの
種の画面表示装置の一例の構成を示す。
第４図において、１は発振回路、２は発振回路１で発
振させた信号で各種タイミングを発生させるタイミング
ジェネレータ、３はこのタイミングジェネレータ２の出
力と本画面表示装置を制御するためのマイコン等からの
制御データ（表示オン，オフ等のコマンドやキャラクタ
コード）21とを入力とする入力制御回路、４は制御デー
タを記憶する表示用メモリ、５は表示すべき文字やパタ
ーン等を記憶するキャラクタROM、６は映像信号の同期
信号22を入力する同期信号入力回路、７は文字やパター
ン等の表示位置を検出するための表示位置検出回路、８
は表示制御回路であり、本画面表示装置は以上の各回路
により構成されており、表示制御回路８の出力が表示文
字出力23としてブラウン管等の表示装置に出力される。
振させた信号で各種タイミングを発生させるタイミング
ジェネレータ、３はこのタイミングジェネレータ２の出
力と本画面表示装置を制御するためのマイコン等からの
制御データ（表示オン，オフ等のコマンドやキャラクタ
コード）21とを入力とする入力制御回路、４は制御デー
タを記憶する表示用メモリ、５は表示すべき文字やパタ
ーン等を記憶するキャラクタROM、６は映像信号の同期
信号22を入力する同期信号入力回路、７は文字やパター
ン等の表示位置を検出するための表示位置検出回路、８
は表示制御回路であり、本画面表示装置は以上の各回路
により構成されており、表示制御回路８の出力が表示文
字出力23としてブラウン管等の表示装置に出力される。
次に動作について説明する。入力制御回路３はマイコ
ン等からの制御データ21を処理して表示オン，オフ等の
コマンドに応じて本画面表示装置全体をオンあるいはオ
フ等にするもので、制御データ21のうち表示内容である
キャラクタコード等は表示用メモリ４に記憶させる。表
示用メモリ（RAM）４は制御データの書込みと表示時の
読出しを行なう必要があり、画面表示装置が大型代（高
機能化）するに従い読出し，書込みのアドレスが増加す
るので、書込みと読出しを時分割制御し読出し，書込み
のアドレスを共通化した方が回路構成を小型化するうえ
で有利である。以下、書込みと読出しを時分割制御する
ものとして説明を続ける。
ン等からの制御データ21を処理して表示オン，オフ等の
コマンドに応じて本画面表示装置全体をオンあるいはオ
フ等にするもので、制御データ21のうち表示内容である
キャラクタコード等は表示用メモリ４に記憶させる。表
示用メモリ（RAM）４は制御データの書込みと表示時の
読出しを行なう必要があり、画面表示装置が大型代（高
機能化）するに従い読出し，書込みのアドレスが増加す
るので、書込みと読出しを時分割制御し読出し，書込み
のアドレスを共通化した方が回路構成を小型化するうえ
で有利である。以下、書込みと読出しを時分割制御する
ものとして説明を続ける。
表示時は、表示用メモリ４に記憶した出力データがキ
ャラクタROM5をアクセスし、このキャラクタROM5より出
力される表示文字を表示制御回路８へ入力する。ここ
で、表示時のタイミングは映像信号からの同期信号22を
同期信号入力回路６に入力し、この同期信号を表示位置
検出回路７でカウントすることによって、表示位置を決
定する。
ャラクタROM5をアクセスし、このキャラクタROM5より出
力される表示文字を表示制御回路８へ入力する。ここ
で、表示時のタイミングは映像信号からの同期信号22を
同期信号入力回路６に入力し、この同期信号を表示位置
検出回路７でカウントすることによって、表示位置を決
定する。
表示制御回路８では表示文字出力を外部の映像信号に
同期して出力させ、ブラウン管等の表示装置に送り出
す。
同期して出力させ、ブラウン管等の表示装置に送り出
す。
第５図は、表示メモリ４が時分割制御されている場合
の発振回路１の動作を示している。同期信号入力回路よ
り出力される制御信号13は水平同期信号検出パルスであ
り、発振回路はこの期間（Ｂ）のみ短時間停止するだけ
であり、それ以外は常に発振しており（Ａ）、表示メモ
リ４の書込みと読出しができるようにしている。
の発振回路１の動作を示している。同期信号入力回路よ
り出力される制御信号13は水平同期信号検出パルスであ
り、発振回路はこの期間（Ｂ）のみ短時間停止するだけ
であり、それ以外は常に発振しており（Ａ）、表示メモ
リ４の書込みと読出しができるようにしている。
ここで、発振回路１を水平同期信号検出パルスで停止
させるのは、表示文字出力が外部の映像信号に同期して
出力されるため、発振回路１はその同期信号に対して正
確に位相合わせを行なう必要があるためである。
させるのは、表示文字出力が外部の映像信号に同期して
出力されるため、発振回路１はその同期信号に対して正
確に位相合わせを行なう必要があるためである。
従来の画面表示装置において、表示用RAMの読出しお
よび書込みを時分割制御して動作させるようにしたもの
では、制御データの到来に備えて水平同期検出パルスに
よる短期間以外は常に発振回路が発振していなければな
らず、たとえ表示装置が表示オフの状態でも発振回路は
発振していることが必要であるために、発振回路の発振
周波数の高調波成分が輻射され、これが映像信号に飛び
込むことにより、映像信号に悪影響を及ぼすという、い
わゆるスプリアスによる問題があった。
よび書込みを時分割制御して動作させるようにしたもの
では、制御データの到来に備えて水平同期検出パルスに
よる短期間以外は常に発振回路が発振していなければな
らず、たとえ表示装置が表示オフの状態でも発振回路は
発振していることが必要であるために、発振回路の発振
周波数の高調波成分が輻射され、これが映像信号に飛び
込むことにより、映像信号に悪影響を及ぼすという、い
わゆるスプリアスによる問題があった。
この発明は、上記のような問題点を解決するためにな
されたもので、発振回路によるスプリアスを軽減させる
ことができるとともに、消費電力の低減が可能な画面表
示装置を得ることを目的としている。
されたもので、発振回路によるスプリアスを軽減させる
ことができるとともに、消費電力の低減が可能な画面表
示装置を得ることを目的としている。
この発明に係る画面表示装置は、文字表示をしている
場合およびマイコン等より表示制御データを入力する場
合にのみ発振回路を発振させるようにしたものである。
場合およびマイコン等より表示制御データを入力する場
合にのみ発振回路を発振させるようにしたものである。
この発明においては、必要時、即ち文字表示をしてい
る場合およびマイコン等より表示制御データを入力する
場合以外は発振回路の発振を停止させる発振停止制御回
路を設けるようにしたので、発振回路によるスプリアス
を軽減できるとともに、消費電力を低減することができ
る。
る場合およびマイコン等より表示制御データを入力する
場合以外は発振回路の発振を停止させる発振停止制御回
路を設けるようにしたので、発振回路によるスプリアス
を軽減できるとともに、消費電力を低減することができ
る。
以下、この発明の一実施例を図について説明する。第
１図は本発明の一実施例による画面表示装置を示し、図
において、第４図と同一符号は同一のものを示す。９は
発振停止制御回路であり、本実施例で付加したものであ
る。この発振停止制御回路９は入力制御回路３より出力
されるマイコン等からの制御データ伝送期間である命令
書込みパルス11と表示制御回路８より出力される表示期
間中であることを示す表示パルス12および同期信号入力
回路６より出力される水平同期信号検出パルス13を入力
信号としている。
１図は本発明の一実施例による画面表示装置を示し、図
において、第４図と同一符号は同一のものを示す。９は
発振停止制御回路であり、本実施例で付加したものであ
る。この発振停止制御回路９は入力制御回路３より出力
されるマイコン等からの制御データ伝送期間である命令
書込みパルス11と表示制御回路８より出力される表示期
間中であることを示す表示パルス12および同期信号入力
回路６より出力される水平同期信号検出パルス13を入力
信号としている。
第２図に発振停止制御回路９の具体的回路を示す。図
において、21は２入力NORゲートであり、上記の命令書
込みパルス11と表示パルス12を入力としている。22は２
入力ORゲートであり、２入力NORゲート21の出力が一方
の入力に接続され、他の一方の入力は同期信号検出パル
ス13に接続されている。２入力ORゲート22の出力が“H"
のとき発振回路１は発振を停止するものとする。
において、21は２入力NORゲートであり、上記の命令書
込みパルス11と表示パルス12を入力としている。22は２
入力ORゲートであり、２入力NORゲート21の出力が一方
の入力に接続され、他の一方の入力は同期信号検出パル
ス13に接続されている。２入力ORゲート22の出力が“H"
のとき発振回路１は発振を停止するものとする。
第３図は発振回路１の発振状態を示したものである。
図から明らからように、発振回路１はこの画面表示装置
が表示期間中である場合またはマイコン等からの制御デ
ータを入力中である場合の２つの時に限って発振状態
（Ａ）にすることができ、それ以外では停止状態（Ｂ）
にすることができる。
図から明らからように、発振回路１はこの画面表示装置
が表示期間中である場合またはマイコン等からの制御デ
ータを入力中である場合の２つの時に限って発振状態
（Ａ）にすることができ、それ以外では停止状態（Ｂ）
にすることができる。
ここで、表示メモリ４は上述のように時分割制御され
ているが、例えば命令書込みパルスのパルス幅の充分長
くとることにより時分割の時間を確実に確保すること
で、書込み期間に水平同期信号検出パルスの期間となっ
て発振回路が停止し発振回路の位相合わせが行なわれて
も、正確に制御データを書込むことができる。
ているが、例えば命令書込みパルスのパルス幅の充分長
くとることにより時分割の時間を確実に確保すること
で、書込み期間に水平同期信号検出パルスの期間となっ
て発振回路が停止し発振回路の位相合わせが行なわれて
も、正確に制御データを書込むことができる。
〔発明の効果〕 以上のように、この発明に係る画面表示装置によれ
ば、表示用RAMの読出しおよび書込みを時分割制御して
動作させるようにしたものにおいて、発振停止制御回路
を設けて表示をしている場合および表示制御データを入
力する場合以外は発振回路の発振を停止させるようにし
たので、発振回路より放出されるスプリアスを従来のも
のに比し大幅に軽減でき、発振回路のスプリアス対策と
して効果があり、かつ消費電力を低減できるという効果
もある。
ば、表示用RAMの読出しおよび書込みを時分割制御して
動作させるようにしたものにおいて、発振停止制御回路
を設けて表示をしている場合および表示制御データを入
力する場合以外は発振回路の発振を停止させるようにし
たので、発振回路より放出されるスプリアスを従来のも
のに比し大幅に軽減でき、発振回路のスプリアス対策と
して効果があり、かつ消費電力を低減できるという効果
もある。
第１図は本発明の一実施例による画面表示装置を示す
図、第２図は上記実施例の発振停止制御回路を示す回路
図、第３図は第２図の発振停止制御回路のタイミング
図、第４図は従来の画面表示装置の構成図、第５図は従
来の画面表示装置の発振回路の発振状態を示す図であ
る。 図において、１は発振回路、２はタイミングジェネレー
タ、３は入力制御回路、４は表示用メモリ、５はキャラ
クタROM（キャラクタメモリ）、６は同期信号入力回
路、７は表示位置検出回路、８は表示制御回路、９は発
振停止制御回路である。
図、第２図は上記実施例の発振停止制御回路を示す回路
図、第３図は第２図の発振停止制御回路のタイミング
図、第４図は従来の画面表示装置の構成図、第５図は従
来の画面表示装置の発振回路の発振状態を示す図であ
る。 図において、１は発振回路、２はタイミングジェネレー
タ、３は入力制御回路、４は表示用メモリ、５はキャラ
クタROM（キャラクタメモリ）、６は同期信号入力回
路、７は表示位置検出回路、８は表示制御回路、９は発
振停止制御回路である。
フロントページの続き (72)発明者 中谷 孝 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 久保 輝訓 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内
Claims (1)
- 【請求項１】表示装置の画面に文字やパターン等を表示
させるための装置であって、 本装置内の各種タイミングの基準となる信号を発振する
発振回路と、 本装置を制御するための制御データを入力，処理する入
力制御回路と、 映像信号の同期信号を入力する同期信号入力回路と、 上記入力制御回路により処理された、表示装置に表示さ
せるべき表示内容を記憶する表示用メモリと、 上記表示内容を表示すべき文字、パターン等に変換する
キャラクタメモリと、 上記同期信号をカウントして上記表示すべき文字，パタ
ーン等の表示位置を決定する表示位置決定回路と、 上記表示すべき文字，パターン等を上記映像信号に同期
して出力するための表示制御回路とを備え、 上記表示メモリの読出しおよび書込みを時分割制御して
表示を行う画面表示装置において、 上記制御データの入力期間および上記文字，パターン等
の表示期間を除き上記発振回路を停止させる発振停止制
御回路を備えたことを特徴とする画面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258952A JPH083703B2 (ja) | 1987-10-13 | 1987-10-13 | 画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258952A JPH083703B2 (ja) | 1987-10-13 | 1987-10-13 | 画面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01100588A JPH01100588A (ja) | 1989-04-18 |
| JPH083703B2 true JPH083703B2 (ja) | 1996-01-17 |
Family
ID=17327308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62258952A Expired - Fee Related JPH083703B2 (ja) | 1987-10-13 | 1987-10-13 | 画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083703B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2986045B2 (ja) * | 1992-12-14 | 1999-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ビデオ・サブシステムにおける電力管理の方法および装置 |
-
1987
- 1987-10-13 JP JP62258952A patent/JPH083703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01100588A (ja) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890001014A (ko) | 플라스마 디스플레이 장치용 표시모드 스위칭 시스템 | |
| US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
| US4747074A (en) | Display controller for detecting predetermined drawing command among a plurality of drawing commands | |
| JPS5848106B2 (ja) | カ−ソル表示方式 | |
| JPH083703B2 (ja) | 画面表示装置 | |
| JPH0443593B2 (ja) | ||
| JP2520872B2 (ja) | 画像表示装置 | |
| JPH07261743A (ja) | オンスクリーンディスプレイ回路 | |
| JPS6236312B2 (ja) | ||
| JPH0833718B2 (ja) | テレビジョン画面表示装置 | |
| JP2584493B2 (ja) | レーダー用表示装置 | |
| JPS6197690A (ja) | Ｃｒｔ表示装置の画面合成表示方式 | |
| SU1615787A1 (ru) | Устройство дл вывода графической информации | |
| JPH05232922A (ja) | 走査同期モード切り替え装置 | |
| JPH01123284A (ja) | Ｔｖ画面上表示制御装置 | |
| JP2745603B2 (ja) | ワークステーションの表示制御装置 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPS60230687A (ja) | 半角文字表示可能なｃｒｔデイスプレイ装置 | |
| JPS6086590A (ja) | 画像表示装置 | |
| JPH01250022A (ja) | ドットアレイレコーダの駆動方法及び装置 | |
| JPS592904B2 (ja) | デイスプレイ装置 | |
| JPH11126060A (ja) | キャラクタ表示装置 | |
| JPH03288190A (ja) | 表示コントローラアクセス制御回路 | |
| JPS63163390A (ja) | グラフイツク機能付ｃｒｔｃコントロ−ラ | |
| JPH01124891A (ja) | キャラクタ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |