JPH0837275A - 半導体装置及びその搬送方法及びその検査方法及びその実装方法 - Google Patents

半導体装置及びその搬送方法及びその検査方法及びその実装方法

Info

Publication number
JPH0837275A
JPH0837275A JP6173846A JP17384694A JPH0837275A JP H0837275 A JPH0837275 A JP H0837275A JP 6173846 A JP6173846 A JP 6173846A JP 17384694 A JP17384694 A JP 17384694A JP H0837275 A JPH0837275 A JP H0837275A
Authority
JP
Japan
Prior art keywords
semiconductor device
outs
external lead
insulating tape
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6173846A
Other languages
English (en)
Inventor
Takeshi Maeda
剛 前田
Masakazu Sakano
正和 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP6173846A priority Critical patent/JPH0837275A/ja
Publication of JPH0837275A publication Critical patent/JPH0837275A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【目的】搬送や選別工程のように機械的な応力がリード
に直接作用することに起因するリード曲がり不良を、簡
単に防止することが可能な、半導体装置、及びその製造
技術、及びその実装技術を提供すること。 【構成】半導体装置1の下面には、有機材料、例えばポ
リイミド系の樹脂からなる絶縁テープ3が装着されてい
る。絶縁テープ3の周縁部には、複数の外部導出リード
2に対応して複数の切欠き4を設けており、これらの切
欠き4にそれぞれの外部導出リード2を嵌合させて、半
導体装置1に装着している。 【効果】封止体の下面に、複数の外部導出リードのそれ
ぞれの先端部に対応して切欠き部を設けた絶縁テープ
を、複数の外部導出リードを切欠き部に嵌合させて装着
することにより、各リード間に絶縁テープが嵌挿されて
いるため、外部導出リードは横方向に固定される。従っ
て、外力によるリード曲がり不良を防止することができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置製造分野に
関するものであり、特に半導体装置のパッケージング技
術及び搬送技術及び実装技術に利用して有効なものであ
る。
【0002】
【従来の技術】一般に、半導体装置のパッケージから導
出している外部導出リードは、封止後、切断用金型、成
形用金型等の外部導出リードを加工するために設計され
た金型を用い、加工している。外部導出リードが加工さ
れた半導体装置は、搬送時には、マガジン、あるいはト
レイを使用している。また、実装基板に実装する際は、
例えばガルウイングタイプの半導体装置の場合、実装基
板上の予め半田が塗布されている所定の位置に半導体装
置を載置し、高温雰囲気で半田を溶融させることにより
実装している。
【0003】
【発明が解決しようとする課題】最近の半導体装置の高
集積化に伴ってピン数が増加しつつあり、例えばガルウ
イングタイプのリードが4方向へ導出しているQFP(Q
uad Flat Package)タイプのパッケージでは、400ピ
ンを超えるものも出てきている。このような多ピン化に
おいては、外部導出リードも細くなり、リード曲がりや
平坦度不良等、リードの強度不足に起因する問題が多く
発生している。リード成形後は、搬送や選別工程のよう
に機械的な応力がリードに直接作用する工程があり、最
もリード曲がりの生じやすい工程となっている。
【0004】外部導出リードを固定してリード曲がりを
防止する方法として、例えば特開昭62−118555
号公報に、外部導出リードを絶縁性のプラスチック成形
体又は樹脂からなる連結ブロックで固定する方法が開示
されている。(図6)この方法では、同公報第3頁上段
右欄9行目乃至12行目に記載されているように、連結
ブロックは集積回路パッケージと樹脂封止用金型で同時
に形成されるが、樹脂封止用金型が複雑になること、ま
た、リード成形の際に連結ブロックが曲げパンチの障害
となるなど、実用化が困難となっている。
【0005】そこで本発明の目的は、搬送や選別工程の
ように機械的な応力がリードに直接作用することに起因
するリード曲がり不良を、簡単に防止することが可能
な、半導体装置、及びその製造技術、及びその実装技術
を提供することにある。
【0006】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【0007】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、封止体と、該封止体の側部
から導出した複数の外部導出リードからなり、該複数の
外部導出リードの先端部は、前記封止体の下面よりも下
に延在している半導体装置の搬送方法であって、前記封
止体の下面に、前記複数の外部導出リードの先端部に対
応して切欠き部を設けた絶縁テープを、前記複数の外部
導出リードに前記切欠き部を嵌合させて装着するもので
ある。
【0008】
【作用】封止体の下面に、複数の外部導出リードのそれ
ぞれの先端部に対応して切欠き部を設けた絶縁テープ
を、複数の外部導出リードを切欠き部に嵌合させて装着
することにより、各リード間に絶縁テープが嵌挿されて
いるため、外部導出リードは横方向に固定される。従っ
て、外力によるリード曲がり不良を防止することができ
る。
【0009】
【実施例】以下、本発明の一実施例を図面を用い詳細に
説明する。
【0010】図1は本発明の半導体装置の斜視図であ
る。半導体装置1は、一辺に複数の外部導出リード2が
4方向へ導出しているQFPタイプのパッケージからな
る。半導体装置1の下面には、耐熱性の絶縁材料からな
る絶縁テープ3が装着されている。耐熱性の絶縁材料と
しては、耐熱ガラスや耐熱性高分子等があり、耐熱性高
分子としては、例えばポリイミド系樹脂や芳香族ポリア
ミド、ポリベンズイミダゾール等を用いることができ
る。絶縁テープ3の周縁部には、複数の外部導出リード
2に対応して複数の切欠き部4を設けており、これらの
切欠き部4にそれぞれの外部導出リード2を嵌合させ
て、半導体装置1に装着している。これにより各外部導
出リード2間には、絶縁テープ3が嵌挿されるため、リ
ード成形工程後の搬送や選別工程において、外力による
リード曲がりを防止することができる。
【0011】次に、本発明の半導体装置への絶縁テープ
装着方法について説明する。図3に半導体装置の組立・
封止工程以降の工程フローを示す。まず、ダイボンディ
ング及びワイヤボンディング等の組立工程、及び封止工
程を終了したリードフレームに、メッキ処理を施す。次
に切断・成形工程において、リードフレームから個々の
半導体装置を切り離すとともに、複数の外部導出リード
2を連結しているタイバー(図示せず)を切り落すこと
により、個々のリードに分離する。タイバーを切り落す
前又は切り落した後に、外部導出リード2をガルウイン
グタイプの形状に成形する。
【0012】切断・成形工程後、半導体装置1の下面に
耐熱性の絶縁材料、例えばポリイミド系樹脂からなる絶
縁テープ3を装着する。この場合、図4に示すように絶
縁テープ3の周縁部に形成された切欠き部4に、外部導
出リード2を嵌合させて装着する。絶縁テープ3装着の
際には、その位置合わせは、例えば画像認識技術を用い
る。外部導出リード2の下面は、絶縁テープ3の下面で
露出させ、絶縁テープ3の下面と略同一平面、もしくは
外部導出リード2の下面が、絶縁テープ3の下面より若
干突出するように装着する。切欠き4の幅は、半導体装
置1の装着時に外部導出リード2が接触しないよう、リ
ード幅よりも若干広めに形成する。尚、絶縁テープ3の
切欠き部4は、プレス技術、又はエッチング技術を用い
て形成する。エッチング技術では、ポリイミド系の絶縁
テープの場合、ヒドラジンヒドラートとエチレンジアミ
ンとの混合液を用いたウエットエッチング、又は酸素プ
ラズマを用いたドライエッチングで切欠きを形成するこ
とができる。切欠き部4をエッチング技術を用いて形成
することにより、微細に加工できるので、半導体装置の
多ピン化に対応させることができる。
【0013】絶縁テープ3の装着が完了した半導体装置
1は、選別工程において、電気的特性を測定するテステ
ィングが行われる。テスティングにおいては、ソケット
方式又はプローブ方式で行われる。リード幅が狭い場合
は、外部導出リードにプローブ針を接触させて測定する
プローブ方式の方が好ましい。絶縁テープ3が装着され
た半導体装置1のテスティングにプローブ方式を用いる
ことにより、ピン数が多くなっても外部導出リード2の
位置精度を保持しながら確実に電気的特性を測定するこ
とができる。
【0014】選別工程において良品と判定された半導体
装置1は、絶縁テープ3を装着したままトレイに収納さ
れ梱包される。これにより、搬送中に外部からの衝撃を
受けても、絶縁テープ3によって外部導出リード2が保
護されているので、外部衝撃によるリード曲がりを防止
することができる。
【0015】半導体装置1を実装基板へ実装する際は、
絶縁テープ3の下面で外部導出リード2を露出させるこ
とにより、絶縁テープ3を装着したまま実装できる。従
って、リード曲がりのない状態で確実に実装することが
できる。半田付け方法は、従来の方法、例えば遠赤外線
法、気化潜熱法、ディップ法、高温雰囲気法等を用いる
ことができる。絶縁テープ3を装着した半導体装置1の
場合、絶縁テープ3と実装基板表面との間が非常に狭い
ため、温度が均一で過熱がない気化潜熱法、また部分加
熱であればレーザ法や光ビーム法等が好ましい。
【0016】以下、本発明の作用効果を述べる。
【0017】(1)封止体の下面に、複数の外部導出リ
ードのそれぞれの先端部に対応して切欠き部を設けた絶
縁テープを、複数の外部導出リードを切欠き部に嵌合さ
せて装着することにより、各リード間に絶縁テープが嵌
挿されているため、外部導出リードは横方向に固定され
る。従って、外力によるリード曲がり不良を防止するこ
とができる。
【0018】(2)絶縁テープに耐熱性の絶縁材料を用
いることにより、エイジング工程や実装工程等、加熱を
要する工程でも変形せず、リードピッチの精密性を保持
させることができる。
【0019】(3)絶縁テープの切欠き部をエッチング
技術によって形成することにより、微細に加工できるの
で、半導体装置の多ピン化に対応させることができる。
【0020】(4)封止体の下面に複数の外部導出リー
ドのそれぞれの先端部に対応して切欠き部を設けた絶縁
テープを複数の外部導出リードを、切欠き部に嵌合させ
て装着したまま搬送することにより、搬送中に衝撃を受
けても、それによるリード曲がりを防止することができ
る。
【0021】(5)封止体の下面に複数の外部導出リー
ドのそれぞれの先端部に対応して切欠き部を設けた絶縁
テープを複数の外部導出リードを、切欠き部に嵌合させ
て装着し、その状態でプローブ針を外部導出リードのそ
れぞれにプローブ針を接触させて電気的特性を測定する
ので、ピン数が多くなっても、外部導出リードの位置精
度を保持しながら半導体装置の電気的特性を確実に測定
できる。
【0022】(6)封止体の下面に複数の外部導出リー
ドのそれぞれの先端部に対応して切欠き部を設けた絶縁
テープを複数の外部導出リードを、切欠き部に嵌合させ
て装着させたまま、実装基板に実装するので、リード曲
がりのない状態で確実に実装することができる。
【0023】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。例えば、
図5(a)及び(b)に示すように、絶縁テープ5の下
面に、切欠き部6のそれぞれに対応して導電板7を装着
し、切欠き部6に嵌合している外部導出リード2の下面
が導電板7に固定する。導電板7の材料としては、例え
ば鉄、ニッケル、アルミニウム、銅等の金属、又はそれ
らの合金に、ハンダメッキを施したもの、あるいは、ハ
ンダそのものを用いることができる。また、導電板7の
面積は、切欠き部6より若干広めに形成する。この方法
によると、外部導出リードの横方向のリード曲がり防止
に加え、縦方向のリード曲がり、即ち平坦度不良も防止
することができる。従って、実装の際、安定した実装形
態を図ることができる。
【0024】尚、本発明は、上記実施例のようなQFP
タイプの半導体装置の他、ガルウイングタイプのリード
が2方向へ導出しているSOP(Small Outline Packag
e)タイプの半導体装置に利用しても、同じように効果
を奏するものである。
【0025】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0026】すなわち、封止体の下面に、複数の外部導
出リードのそれぞれの先端部に対応して切欠き部を設け
た絶縁テープを、複数の外部導出リードを切欠き部に嵌
合させて装着することにより、各リード間に絶縁テープ
が嵌挿されているため、外部導出リードは横方向に固定
される。従って、リード曲がりを防止することができ
る。
【0027】
【図面の簡単な説明】
【図1】本発明の一実施例である半導体装置の斜視図で
ある。
【図2】本発明の一実施例である半導体装置の側面図で
ある。
【図3】本発明の一実施例である半導体装置の製造フロ
ー図である。
【図4】本発明の一実施例である半導体装置の絶縁テー
プの装着工程を示す図である。
【図5】(a)は本発明の他の実施例である半導体装置
の側面図、(b)は、下面図である。
【図6】(a)は、従来の半導体装置の斜視図、(b)
は、側面図である。
【符号の説明】
1……半導体装置,2……外部導出リード,3……絶縁
テープ,4……切欠き部,5……絶縁テープ,6……切
欠き部,7……導電板,8……半導体装置,9……外部
導出リード,10……連結ブロック

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】封止体と、該封止体の側部から導出した複
    数の外部導出リードからなり、該複数の外部導出リード
    の先端部は、前記封止体の下面よりも下に延在している
    半導体装置であって、前記封止体の下面に、前記複数の
    外部導出リードのそれぞれの先端部に対応して切欠き部
    を設けた絶縁テープを、前記複数の外部導出リードを前
    記切欠き部に嵌合させて装着したことを特徴とする半導
    体装置。
  2. 【請求項2】前記絶縁テープは耐熱性の絶縁材料からな
    ることを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】前記絶縁テープの切欠き部は、エッチング
    技術によって形成されてなることを特徴とする請求項1
    又は2記載の半導体装置。
  4. 【請求項4】前記絶縁テープの下面には、前記切欠き部
    のそれぞれに対応して導電性の板が装着されており、前
    記切欠き部に嵌合している前記外部導出リードの下面
    は、前記導電性の板に固定されていることを特徴とする
    請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 【請求項5】封止体と、該封止体の側部から導出した複
    数の外部導出リードからなり、該複数の外部導出リード
    の先端部は、前記封止体の下面よりも下に延在している
    半導体装置の搬送方法であって、前記封止体の下面に、
    前記複数の外部導出リードのそれぞれの先端部に対応し
    て切欠き部を設けた絶縁テープを、前記複数の外部導出
    リードを前記切欠き部に嵌合させて装着し、その状態で
    マガジン又はトレイに収納して搬送することを特徴とす
    る半導体装置の搬送方法。
  6. 【請求項6】封止体と、該封止体の側部から導出した複
    数の外部導出リードからなり、該複数の外部導出リード
    の先端部は、前記封止体の下面よりも下に延在している
    半導体装置をテスタに接続して電気的特性を測定する半
    導体装置の検査方法であって、前記封止体の下面に、前
    記複数の外部導出リードのそれぞれの先端部に対応して
    切欠き部を設けた絶縁テープを、前記複数の外部導出リ
    ードを前記切欠き部に嵌合させて装着し、その状態でプ
    ローブ針を前記外部導出リードのそれぞれにプローブ針
    を接触させて電気的特性を測定する半導体装置の検査方
    法。
  7. 【請求項7】封止体と、該封止体の側部から導出した複
    数の外部導出リードからなり、該複数の外部導出リード
    の先端部は、前記封止体の下面よりも下に延在している
    半導体装置を実装基板に実装する半導体装置の実装方法
    であって、前記封止体の下面に、前記複数の外部導出リ
    ードの先端部に対応して切欠き部を設けた絶縁テープ
    を、前記複数の外部導出リードに前記切欠き部を嵌合さ
    せ、かつ前記外部導出リードを前記絶縁テープの下面か
    ら露出させて装着し、前記絶縁テープを装着したまま実
    装基板に実装することを特徴とする半導体装置の実装方
    法。
JP6173846A 1994-07-26 1994-07-26 半導体装置及びその搬送方法及びその検査方法及びその実装方法 Pending JPH0837275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6173846A JPH0837275A (ja) 1994-07-26 1994-07-26 半導体装置及びその搬送方法及びその検査方法及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6173846A JPH0837275A (ja) 1994-07-26 1994-07-26 半導体装置及びその搬送方法及びその検査方法及びその実装方法

Publications (1)

Publication Number Publication Date
JPH0837275A true JPH0837275A (ja) 1996-02-06

Family

ID=15968249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6173846A Pending JPH0837275A (ja) 1994-07-26 1994-07-26 半導体装置及びその搬送方法及びその検査方法及びその実装方法

Country Status (1)

Country Link
JP (1) JPH0837275A (ja)

Similar Documents

Publication Publication Date Title
JP2682936B2 (ja) 半導体装置
US6004833A (en) Method for constructing a leadless array package
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
JPH0837275A (ja) 半導体装置及びその搬送方法及びその検査方法及びその実装方法
JP2933105B2 (ja) 半導体装置
JPS62118555A (ja) 集積回路パツケ−ジ
US5075962A (en) Method for forming leads
TW419767B (en) Improved integrated circuit chip packaging method
JP2571023B2 (ja) Bga型半導体装置
JP2654035B2 (ja) 半導体ic装置
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
US20260076219A1 (en) Molded packages with attached connectors
JPH06132449A (ja) 半導体装置
JPH09330962A (ja) 半導体集積回路装置およびその製造方法
JP3024046B2 (ja) 半導体パッケージ
JPH04345059A (ja) 面実装型半導体部品
JP2710203B2 (ja) Icソケット
JPH05291739A (ja) 接続用端子及びこれを用いた装置の接続方法
KR830001575B1 (ko) 반도체장치
JPH0680953B2 (ja) 電子部品の製造方法
JP2000138315A (ja) Bga型ic及びbga型icの製造方法
JPH11111900A (ja) 小形電子部品
JPH0621274A (ja) Icソケット
JPH11220057A (ja) Bgaパッケージ、及びパッケージ内半導体チップの温度測定方法
JPH0653393A (ja) 半導体装置用リードフレーム