JPH0837444A - オーバサンプルディジタルフィルタ - Google Patents
オーバサンプルディジタルフィルタInfo
- Publication number
- JPH0837444A JPH0837444A JP17064394A JP17064394A JPH0837444A JP H0837444 A JPH0837444 A JP H0837444A JP 17064394 A JP17064394 A JP 17064394A JP 17064394 A JP17064394 A JP 17064394A JP H0837444 A JPH0837444 A JP H0837444A
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- shift register
- frequency
- oversampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 abstract description 4
- 101100175606 Oryza sativa subsp. japonica AGPL2 gene Proteins 0.000 abstract 3
- 101150070874 SHR1 gene Proteins 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 6
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 6
- 238000012546 transfer Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 加算器の数を減らしハードウェアを簡単にす
る。 【構成】 シフトレジスタ２０−０では、クロック信号
ＣＬＫの立上がりのタイミングで入力データを順次入力
する。シフトレジスタ２０では、クロック信号ＣＬＫの
立上がりのタイミングで１ビットシフト動作する。各シ
フトレジスタ２０−ｉは、その出力信号ＳＨＲi を係数
選択回路２１−ｉに出力する。係数選択回路２１−ｉで
は、各タイミング信号Ｔk (k=1,2,3,4)のタイミング
で、出力信号ＳＨＲi が“１”であれば−
Ｋ4*i+(k-1) 、“０”であればＫ4*i+(k-1) を選択し
て、その値Ｆi を加算器２２に出力する。加算器２２で
は、クロック信号ＣＬＫの４倍のクロックで動作し、係
数選択回路２１−ｉからクロック信号ＣＬＫの４倍のオ
ーバサンプル周波数で出力されるタップ係数Ｆi を加算
して出力する。
る。 【構成】 シフトレジスタ２０−０では、クロック信号
ＣＬＫの立上がりのタイミングで入力データを順次入力
する。シフトレジスタ２０では、クロック信号ＣＬＫの
立上がりのタイミングで１ビットシフト動作する。各シ
フトレジスタ２０−ｉは、その出力信号ＳＨＲi を係数
選択回路２１−ｉに出力する。係数選択回路２１−ｉで
は、各タイミング信号Ｔk (k=1,2,3,4)のタイミング
で、出力信号ＳＨＲi が“１”であれば−
Ｋ4*i+(k-1) 、“０”であればＫ4*i+(k-1) を選択し
て、その値Ｆi を加算器２２に出力する。加算器２２で
は、クロック信号ＣＬＫの４倍のクロックで動作し、係
数選択回路２１−ｉからクロック信号ＣＬＫの４倍のオ
ーバサンプル周波数で出力されるタップ係数Ｆi を加算
して出力する。
Description
【０００１】
【産業上の利用分野】本発明は、移動通信のディジタル
変調装置等の例えば符号分割多元接続（ＣＤＭＡ(Code
division multiple access) ）方式によりベースバンド
の信号を送信する場合等におけるオーバサンプルディジ
タルフィルタに関するものである。
変調装置等の例えば符号分割多元接続（ＣＤＭＡ(Code
division multiple access) ）方式によりベースバンド
の信号を送信する場合等におけるオーバサンプルディジ
タルフィルタに関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献１；日経エレクトロニクス、１９９３−１０、「ス
ペクトル拡散技術」、Ｐ２５３−２６５ 文献２；山内雪路著、「ディジタル移動通信方式」、１
９９３−２、東京電気大学出版局、Ｐ２４−３１ 移動通信のディジタル変調装置で使用されるＣＤＭＡ方
式は、前記文献１に記載されているように、１０kHz の
符号化した音声データの畳み込み符号化処理、インタリ
ーブ、スクランブル、スペクトラム拡散処理を順次行な
った後、入力データのｎ倍のオーバサンプルディジタル
ベースバンドフィルタを用いて１．２５MHz 以外の帯域
成分をカットし、Ｄ／Ａ変換処理、高周波変調して送信
するものである。このＣＤＭＡ方式により、同じ帯域を
複数の通話チャネルで共有することができ、移動通信に
おいて収容できるユーザ数を増大させることができるの
である。前記文献２に記載されているように、オーバサ
ンプルディジタルフィルタの役目は変調されたベースバ
ンドの信号は帯域が広すぎ、サイドローブが発生するた
めこれを抑え、帯域が広がらないような目的でローパス
フィルタを通し、高周波成分を取り除くことである。こ
の目的のフィルタは、隣接する帯域へ信号を出さないな
うにする必要があるため、急崚な特性を持つディジタル
ＦＩＲ（Finete Impulse Response)フィルタが必要とな
る。
例えば、次のような文献に記載されるものがあった。 文献１；日経エレクトロニクス、１９９３−１０、「ス
ペクトル拡散技術」、Ｐ２５３−２６５ 文献２；山内雪路著、「ディジタル移動通信方式」、１
９９３−２、東京電気大学出版局、Ｐ２４−３１ 移動通信のディジタル変調装置で使用されるＣＤＭＡ方
式は、前記文献１に記載されているように、１０kHz の
符号化した音声データの畳み込み符号化処理、インタリ
ーブ、スクランブル、スペクトラム拡散処理を順次行な
った後、入力データのｎ倍のオーバサンプルディジタル
ベースバンドフィルタを用いて１．２５MHz 以外の帯域
成分をカットし、Ｄ／Ａ変換処理、高周波変調して送信
するものである。このＣＤＭＡ方式により、同じ帯域を
複数の通話チャネルで共有することができ、移動通信に
おいて収容できるユーザ数を増大させることができるの
である。前記文献２に記載されているように、オーバサ
ンプルディジタルフィルタの役目は変調されたベースバ
ンドの信号は帯域が広すぎ、サイドローブが発生するた
めこれを抑え、帯域が広がらないような目的でローパス
フィルタを通し、高周波成分を取り除くことである。こ
の目的のフィルタは、隣接する帯域へ信号を出さないな
うにする必要があるため、急崚な特性を持つディジタル
ＦＩＲ（Finete Impulse Response)フィルタが必要とな
る。
【０００３】図２は、従来の４倍のオーバサンプル構成
のディジタルＦＩＲフィルタの一例を示し、４８個のタ
ップ係数を有するディジタルＦＩＲフィルタの構成図で
ある。このディジタルＦＩＲフィルタでは、入力データ
X(n)が入力されると４個のデータX(n),0,0,0を入力デー
タＩＮのクロックＣＬＫ１の４倍のクロックＣＬＫ２で
作成する補間器１を有している。補間器１の出力側に
は、シフトレジスタ２が接続されている。シフトレジス
タ２は、クロックＣＬＫ２に同期してシフトする４８個
の２ビットのシフトレジスタ２−ｉ（ｉ＝０〜４７）を
有している。シフトレジスタ２−ｉ（ｉ＝１〜４６）の
出力側には、シフトレジスタ２−（ｉ＋１）、及びタッ
プ係数Ｋi を記憶しシフトレジスタ２−ｉの出力値によ
って、その正、負、または零のいずれかを出力する係数
バッファ３−ｉが接続され、シフトレジスタ２−４７の
出力側には、係数バッファ３−４７が接続されている。
係数バッファ３−ｉ（ｉ＝０〜４７）の出力側には、４
８入力の加算器４が接続されている。
のディジタルＦＩＲフィルタの一例を示し、４８個のタ
ップ係数を有するディジタルＦＩＲフィルタの構成図で
ある。このディジタルＦＩＲフィルタでは、入力データ
X(n)が入力されると４個のデータX(n),0,0,0を入力デー
タＩＮのクロックＣＬＫ１の４倍のクロックＣＬＫ２で
作成する補間器１を有している。補間器１の出力側に
は、シフトレジスタ２が接続されている。シフトレジス
タ２は、クロックＣＬＫ２に同期してシフトする４８個
の２ビットのシフトレジスタ２−ｉ（ｉ＝０〜４７）を
有している。シフトレジスタ２−ｉ（ｉ＝１〜４６）の
出力側には、シフトレジスタ２−（ｉ＋１）、及びタッ
プ係数Ｋi を記憶しシフトレジスタ２−ｉの出力値によ
って、その正、負、または零のいずれかを出力する係数
バッファ３−ｉが接続され、シフトレジスタ２−４７の
出力側には、係数バッファ３−４７が接続されている。
係数バッファ３−ｉ（ｉ＝０〜４７）の出力側には、４
８入力の加算器４が接続されている。
【０００４】次に、図２の４倍のオーバサンプル構成の
ディジタルＦＩＲフィルタの動作の説明をする。入力デ
ータX(n)が補間器１に入力されると、補間器１では、入
力データのクロックＣＬＫ１の４倍のクロックＣＬＫ２
でX(n),0,0,0を順次作成して、シフトレジスタ２−１に
出力する。シフトレジスタ２では、オーバサンプル周波
数のクロック信号ＣＬＫ２に同期してシフトするととも
に、シフトレジスタ２−ｉよりその２ビットの内容を係
数バッファ３−ｉに出力する。係数バッファ３−ｉで
は、シフトレジスタ２−ｉの出力値−１，１，０（補間
器１により作成された０が出力される場合）に応じてタ
ップ係数Ｋi 、−Ｋi 、または０を加算器４に出力す
る。加算器４では、係数バッファ３−ｉから出力される
４８個のタップ係数をクロックＣＬＫ２と同じオーバサ
ンプリング周波数のクロックで加算して、出力データＯ
ＵＴを出力する。
ディジタルＦＩＲフィルタの動作の説明をする。入力デ
ータX(n)が補間器１に入力されると、補間器１では、入
力データのクロックＣＬＫ１の４倍のクロックＣＬＫ２
でX(n),0,0,0を順次作成して、シフトレジスタ２−１に
出力する。シフトレジスタ２では、オーバサンプル周波
数のクロック信号ＣＬＫ２に同期してシフトするととも
に、シフトレジスタ２−ｉよりその２ビットの内容を係
数バッファ３−ｉに出力する。係数バッファ３−ｉで
は、シフトレジスタ２−ｉの出力値−１，１，０（補間
器１により作成された０が出力される場合）に応じてタ
ップ係数Ｋi 、−Ｋi 、または０を加算器４に出力す
る。加算器４では、係数バッファ３−ｉから出力される
４８個のタップ係数をクロックＣＬＫ２と同じオーバサ
ンプリング周波数のクロックで加算して、出力データＯ
ＵＴを出力する。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ｎ倍のオーバサンプルディジタルフィルタにおいては、
次のような課題があった。帯域制限を行なう急崚なフィ
ルタをディジタルフィルタで実現する場合、膨大なフィ
ルタのタップ係数（例えば、４８個）が必要となる。こ
のためハードウェアを製作する場合、フィルタのタップ
係数の個数分の２入力加算器が必要となり、ハードウェ
ア量が膨大になるという問題点があった。例えば、８タ
ップ係数の場合を簡単に説明する。図３は、８入力加算
器の構成を示す図である。図に示すように、８タップ係
数のディジタルフィルタの場合において、７個の２入力
加算器１４−１〜１４−７が必要となり、多くの２入力
加算器を必要とすることになる。また、４８タップ係数
の場合では、２４＋１２＋６＋３＋２＋１の計４８個も
の２入力加算器が必要となる。
ｎ倍のオーバサンプルディジタルフィルタにおいては、
次のような課題があった。帯域制限を行なう急崚なフィ
ルタをディジタルフィルタで実現する場合、膨大なフィ
ルタのタップ係数（例えば、４８個）が必要となる。こ
のためハードウェアを製作する場合、フィルタのタップ
係数の個数分の２入力加算器が必要となり、ハードウェ
ア量が膨大になるという問題点があった。例えば、８タ
ップ係数の場合を簡単に説明する。図３は、８入力加算
器の構成を示す図である。図に示すように、８タップ係
数のディジタルフィルタの場合において、７個の２入力
加算器１４−１〜１４−７が必要となり、多くの２入力
加算器を必要とすることになる。また、４８タップ係数
の場合では、２４＋１２＋６＋３＋２＋１の計４８個も
の２入力加算器が必要となる。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために、入力データのクロックの周波数のｎ倍の
オーバーサンプリング周波数でフィルタリングするオー
バサンプルディジタルフィルタにおいて、以下の回路を
設けている。すなわち、前記入力データと同じ周波数の
クロックでシフト動作するｍ個（ｍは自然数）のシフト
レジスタと、前記シフトレジスタから出力される信号を
入力するタイミング信号を入力し、前記各シフトレジス
タの出力の値と前記タイミング信号とにより、前記クロ
ックのｎ倍のオーバーサンプリング周波数でタップ係数
を発生するｍ個の係数選択回路と、前記オーバサンプリ
ング周波数と同じ周波数のクロックで動作し、前記各係
数選択回路から出力されるｍ個のタップ係数の和を求め
る加算器とを、設けている。
決するために、入力データのクロックの周波数のｎ倍の
オーバーサンプリング周波数でフィルタリングするオー
バサンプルディジタルフィルタにおいて、以下の回路を
設けている。すなわち、前記入力データと同じ周波数の
クロックでシフト動作するｍ個（ｍは自然数）のシフト
レジスタと、前記シフトレジスタから出力される信号を
入力するタイミング信号を入力し、前記各シフトレジス
タの出力の値と前記タイミング信号とにより、前記クロ
ックのｎ倍のオーバーサンプリング周波数でタップ係数
を発生するｍ個の係数選択回路と、前記オーバサンプリ
ング周波数と同じ周波数のクロックで動作し、前記各係
数選択回路から出力されるｍ個のタップ係数の和を求め
る加算器とを、設けている。
【０００７】
【作用】本発明によれば、以上のようにオーバサンプリ
ングディジタルフィルタを構成したので、ｍ個のシフト
レジスタにより入力データと同じ周波数のクロックで１
ビットずつシフトするとともに入力データが各係数選択
回路に出力される。各係数選択回路により、入力される
タイミング信号から入力データの周波数のｎ倍の周波数
のクロックで、入力データがサンプリングされ、その値
に応じたタップ係数が加算器に出力される。加算器によ
り、入力データのｎ倍のクロックのオーバサンプル周波
数で加算される。これにより、加算器はｍ入力で済む。
従って、前記課題を解決できるのである。
ングディジタルフィルタを構成したので、ｍ個のシフト
レジスタにより入力データと同じ周波数のクロックで１
ビットずつシフトするとともに入力データが各係数選択
回路に出力される。各係数選択回路により、入力される
タイミング信号から入力データの周波数のｎ倍の周波数
のクロックで、入力データがサンプリングされ、その値
に応じたタップ係数が加算器に出力される。加算器によ
り、入力データのｎ倍のクロックのオーバサンプル周波
数で加算される。これにより、加算器はｍ入力で済む。
従って、前記課題を解決できるのである。
【０００８】
【実施例】図１は、本発明の実施例を示す４８タップ係
数の４倍のオーバサンプルディジタルフィルタの回路図
である。このオーバサンプルディジタルフィルタが従来
のオーバサンプルディジタルフィルタと異なる点は、シ
フトレジスタ２０−ｉ（ｉ＝０〜１１）の数を１２個に
減らし、シフト動作するクロックＣＬＫを入力データの
クロックと同じ周波数のクロックを用い、シフトレジス
タ２０−ｉの出力側には、オーバーサンプリング周波数
のタイミング信号Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ3 を入力し、タ
イミング信号Ｔ0，Ｔ1 ，Ｔ2 ，Ｔ3 とシフトレジスタ
２０−ｉの値ＳＨＲi により、クロックＣＬＫの周波数
の４倍のオーバサンプル周波数でタップ係数を出力する
１２個の係数選択回路２１−ｉとクロックＣＬＫの周波
数の４倍のクロックで動作する１２入力の加算器２２を
設けたことである。
数の４倍のオーバサンプルディジタルフィルタの回路図
である。このオーバサンプルディジタルフィルタが従来
のオーバサンプルディジタルフィルタと異なる点は、シ
フトレジスタ２０−ｉ（ｉ＝０〜１１）の数を１２個に
減らし、シフト動作するクロックＣＬＫを入力データの
クロックと同じ周波数のクロックを用い、シフトレジス
タ２０−ｉの出力側には、オーバーサンプリング周波数
のタイミング信号Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ3 を入力し、タ
イミング信号Ｔ0，Ｔ1 ，Ｔ2 ，Ｔ3 とシフトレジスタ
２０−ｉの値ＳＨＲi により、クロックＣＬＫの周波数
の４倍のオーバサンプル周波数でタップ係数を出力する
１２個の係数選択回路２１−ｉとクロックＣＬＫの周波
数の４倍のクロックで動作する１２入力の加算器２２を
設けたことである。
【０００９】図１に示すように、このオーバサンプルデ
ィジタルフィルタでは、入力データＩＮのクロックと同
じ周波数のクロックＣＬＫで１ビットシフト動作するシ
フトレジスタ２０を有している。シフトレジスタ２０
は、１２個のシフトレジスタ２０−ｉ（ｉ＝０〜１１）
を有している。シフトレジスタ２０−ｉ（ｉ＝０〜１
０）のデータ出力端子Ｑには、シフトレジスタ２０−
（ｉ＋１）のデータ入力端子Ｄ、及びタップ係数を選択
する係数選択回路２１−ｉが接続され、シフトレジスタ
２０−１１のデータ出力端子Ｑには、タップ係数を選択
する係数選択回路２１−１１が接続されている。各シフ
トレジスタ２０−ｉのクロック入力端子ＣＰには、シフ
ト動作を規定し、入力データのクロックと同じ周波数の
クロック信号ＣＬＫが入力される。シフトレジスタ２０
−０のデータ入力端子Ｄには、入力データＩＮが入力さ
れる。係数選択回路２１−ｉには、４個のタイミング信
号Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ3 が入力されている。タイミン
グ信号Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ3 は、入力クロックＣＬＫ
を４分周したパルス幅を持ち、それぞれ４分の１位相が
違っている。係数選択選択回路２１−ｉの出力側には、
１２入力の加算器２２が接続されている。加算器２２
は、クロック信号ＣＬＫの４倍の周波数のクロックで動
作する。加算器２２からは、出力データＯＵＴが出力さ
れる。ＳＨＲi はシフトレジスタ２０−ｉの出力信号で
あり、Ｆi は係数選択回路２１−ｉの出力信号である。
ィジタルフィルタでは、入力データＩＮのクロックと同
じ周波数のクロックＣＬＫで１ビットシフト動作するシ
フトレジスタ２０を有している。シフトレジスタ２０
は、１２個のシフトレジスタ２０−ｉ（ｉ＝０〜１１）
を有している。シフトレジスタ２０−ｉ（ｉ＝０〜１
０）のデータ出力端子Ｑには、シフトレジスタ２０−
（ｉ＋１）のデータ入力端子Ｄ、及びタップ係数を選択
する係数選択回路２１−ｉが接続され、シフトレジスタ
２０−１１のデータ出力端子Ｑには、タップ係数を選択
する係数選択回路２１−１１が接続されている。各シフ
トレジスタ２０−ｉのクロック入力端子ＣＰには、シフ
ト動作を規定し、入力データのクロックと同じ周波数の
クロック信号ＣＬＫが入力される。シフトレジスタ２０
−０のデータ入力端子Ｄには、入力データＩＮが入力さ
れる。係数選択回路２１−ｉには、４個のタイミング信
号Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ3 が入力されている。タイミン
グ信号Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ3 は、入力クロックＣＬＫ
を４分周したパルス幅を持ち、それぞれ４分の１位相が
違っている。係数選択選択回路２１−ｉの出力側には、
１２入力の加算器２２が接続されている。加算器２２
は、クロック信号ＣＬＫの４倍の周波数のクロックで動
作する。加算器２２からは、出力データＯＵＴが出力さ
れる。ＳＨＲi はシフトレジスタ２０−ｉの出力信号で
あり、Ｆi は係数選択回路２１−ｉの出力信号である。
【００１０】図４は、タップ係数のメモリを示す図であ
る。このタップ係数のメモリには、４８個のタップ係数
Ｋ0 ，Ｋ1 ，…，Ｋ47が格納され、係数選択回路２１−
ｉ（ｉ＝０〜１１）は、タップ係数Ｋ4*i ，Ｋ4*i+ 1 ，
Ｋ4*i+2 ，Ｋ4*i+3 を格納するメモリに接続されてい
る。図５は、図１の動作を説明するためのタイミングチ
ャートである。以下、これらの図を参照しつつ図１の４
倍のオーバサンプルディジタルフィルタの動作を説明す
る。シフトレジスタ２０−０には、クロック信号ＣＬＫ
の立上がりのタイミングでディジタル入力データｎ，ｎ
＋１，ｎ＋２，ｎ＋４，…，が順次入力される。シフト
レジスタ２０では、クロック信号ＣＬＫの立上がりのタ
イミングで１ビットシフト動作し、各シフトレジスタ２
０−ｉは、その出力信号ＳＨＲi を係数選択回路２１−
ｉに出力する。
る。このタップ係数のメモリには、４８個のタップ係数
Ｋ0 ，Ｋ1 ，…，Ｋ47が格納され、係数選択回路２１−
ｉ（ｉ＝０〜１１）は、タップ係数Ｋ4*i ，Ｋ4*i+ 1 ，
Ｋ4*i+2 ，Ｋ4*i+3 を格納するメモリに接続されてい
る。図５は、図１の動作を説明するためのタイミングチ
ャートである。以下、これらの図を参照しつつ図１の４
倍のオーバサンプルディジタルフィルタの動作を説明す
る。シフトレジスタ２０−０には、クロック信号ＣＬＫ
の立上がりのタイミングでディジタル入力データｎ，ｎ
＋１，ｎ＋２，ｎ＋４，…，が順次入力される。シフト
レジスタ２０では、クロック信号ＣＬＫの立上がりのタ
イミングで１ビットシフト動作し、各シフトレジスタ２
０−ｉは、その出力信号ＳＨＲi を係数選択回路２１−
ｉに出力する。
【００１１】図６は、図１中の係数選択回路２１−ｉの
動作を示す論理テーブルの図である。係数選択回路２１
−ｉでは、図６に示すように、各タイミング信号Ｔk
(k=1,2,3,4)が“１”の時、シフトレジスタ２０−ｉの
出力信号ＳＨＲi が“１”であれば、タップ係数のメモ
リに格納されているタップ係数Ｋ4*i+(k-1) の負の値を
選択し、“０”であれば、タップ係数Ｋ4*i+(k-1) の正
の値を選択して、その値Ｆi を加算器２２に出力する。
すなわち、係数選択回路２１−ｉは，図５に示すよう
に、タイミング信号Ｔk (k=1,2,3,4,1,…) が“１”と
なるタイミングで、シフトレジスタ２０−ｉの出力信号
ＳＨＲi の値に応じて、クロックＣＬＫの４倍のオーバ
サンプリング周波数でタップ係数ｍ，ｍ＋１，ｍ＋２，
ｍ＋３，ｍ＋４，…を発生して、加算器２２に出力す
る。加算器２２では、クロック信号ＣＬＫの４倍のオー
バサンプリグ周波数のクロックで動作し、係数選択回路
２１−ｉから出力されるタップ係数Ｆi を加算して、そ
の出力データＯＵＴを図示しないＤ／Ａ変換器に出力す
る。
動作を示す論理テーブルの図である。係数選択回路２１
−ｉでは、図６に示すように、各タイミング信号Ｔk
(k=1,2,3,4)が“１”の時、シフトレジスタ２０−ｉの
出力信号ＳＨＲi が“１”であれば、タップ係数のメモ
リに格納されているタップ係数Ｋ4*i+(k-1) の負の値を
選択し、“０”であれば、タップ係数Ｋ4*i+(k-1) の正
の値を選択して、その値Ｆi を加算器２２に出力する。
すなわち、係数選択回路２１−ｉは，図５に示すよう
に、タイミング信号Ｔk (k=1,2,3,4,1,…) が“１”と
なるタイミングで、シフトレジスタ２０−ｉの出力信号
ＳＨＲi の値に応じて、クロックＣＬＫの４倍のオーバ
サンプリング周波数でタップ係数ｍ，ｍ＋１，ｍ＋２，
ｍ＋３，ｍ＋４，…を発生して、加算器２２に出力す
る。加算器２２では、クロック信号ＣＬＫの４倍のオー
バサンプリグ周波数のクロックで動作し、係数選択回路
２１−ｉから出力されるタップ係数Ｆi を加算して、そ
の出力データＯＵＴを図示しないＤ／Ａ変換器に出力す
る。
【００１２】次に、本実施例の４倍のオーバサンプル構
成の４８タップ係数のディジタルフィルタの伝達特性と
図２の従来のディジタルフィルタの伝達特性とが等しい
ことを示す。入力データＩＮが、X(11),X(10),…,X(0)
の順に入力されたとすると、図２中のシフトレジスタ２
からは以下(I) 〜（IV) とようなパターンが出力され
る。 (I) X(0),0,0,0,X(1),0,0,0,X(2), …,X(11),0,0,0 (II) 0,X(0),0,0,0,X(1),0,0,0,X(2),…，0,X(11),0,0
(III) 0,0,X(0),0,0,0,,X(1),0,0,0,X(2), …，0,0,X(1
1),0 （IV) 0,0,0,X(0),0,0,0,,X(1),0,0,0,X(2), …，0,0,
0,X(11) そして、(I) 〜（IV) の各出力パターンは、それぞれタ
イミング信号Ｔo ，Ｔ1 ，Ｔ2 ，Ｔ3 の各立上がりに相
当する図２中のクロックＣＬＫ２の立上がりのタイミン
グでシフトレジスタ２から出力される。(I) 〜（IV) に
示すように、シフトレジスタ２からX(0)、X(1)、…、X
(11) が出力される各シフトレジスタ２−ｉは一意的に
決まり、また補間器１によって作成された０によるタッ
プ係数は、０が加算器４に出力される。
成の４８タップ係数のディジタルフィルタの伝達特性と
図２の従来のディジタルフィルタの伝達特性とが等しい
ことを示す。入力データＩＮが、X(11),X(10),…,X(0)
の順に入力されたとすると、図２中のシフトレジスタ２
からは以下(I) 〜（IV) とようなパターンが出力され
る。 (I) X(0),0,0,0,X(1),0,0,0,X(2), …,X(11),0,0,0 (II) 0,X(0),0,0,0,X(1),0,0,0,X(2),…，0,X(11),0,0
(III) 0,0,X(0),0,0,0,,X(1),0,0,0,X(2), …，0,0,X(1
1),0 （IV) 0,0,0,X(0),0,0,0,,X(1),0,0,0,X(2), …，0,0,
0,X(11) そして、(I) 〜（IV) の各出力パターンは、それぞれタ
イミング信号Ｔo ，Ｔ1 ，Ｔ2 ，Ｔ3 の各立上がりに相
当する図２中のクロックＣＬＫ２の立上がりのタイミン
グでシフトレジスタ２から出力される。(I) 〜（IV) に
示すように、シフトレジスタ２からX(0)、X(1)、…、X
(11) が出力される各シフトレジスタ２−ｉは一意的に
決まり、また補間器１によって作成された０によるタッ
プ係数は、０が加算器４に出力される。
【００１３】一方、図１中の係数選択回路２１−ｉは、
上記 (I)〜（IV) の各出力パターンのX(0),X(1),…,X(1
1)が出力される図２中のシフトレジスタ２の出力値に応
じたタップ係数をタイミング信号Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ
3 の各タイミングで発生し、図１中の加算器２２で加算
する。よって、加算器２２に出力結果は、図２中の加算
器４の出力結果と同じになる。すなわち、本実施例の４
倍のオーバサンプル構成の４８タップ係数のディジタル
フィルタの伝達特性は、従来のディジタルフィルタの伝
達特性と同じであることをが分かる。以上説明したよう
に、本実施例によれば、以下の利点がある。 （ａ） 入力データのクロックＣＬＫのタイミングでシ
フト動作する１２個のシフトレジスタ２０−ｉと各シフ
トレジスタ２０−ｉの出力ＳＨＲi の値に応じて、オー
バサンプルの周波数の４分周したパルス幅を持ち、それ
ぞれ４分の１位相が違っているタイミング信号Ｔk のタ
イミングでタップ係数を出力する係数選択回路２１−ｉ
とクロック信号ＣＬＫの４倍のクロックで動作する加算
器２２を設けたので、加算器２２で必要となる２入力加
算器の数を４分の１に減らすことができるという利点が
ある。 （ｂ） シフトレジスタ２０の個数を４分の１に減らす
ことができ、ディジタルフィルタの回路が簡単にできる
という利点がある。 （ｃ） 図２中の補間器１が不要になり、ディジタルフ
ィルタの回路が簡単になるという利点がある。
上記 (I)〜（IV) の各出力パターンのX(0),X(1),…,X(1
1)が出力される図２中のシフトレジスタ２の出力値に応
じたタップ係数をタイミング信号Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ
3 の各タイミングで発生し、図１中の加算器２２で加算
する。よって、加算器２２に出力結果は、図２中の加算
器４の出力結果と同じになる。すなわち、本実施例の４
倍のオーバサンプル構成の４８タップ係数のディジタル
フィルタの伝達特性は、従来のディジタルフィルタの伝
達特性と同じであることをが分かる。以上説明したよう
に、本実施例によれば、以下の利点がある。 （ａ） 入力データのクロックＣＬＫのタイミングでシ
フト動作する１２個のシフトレジスタ２０−ｉと各シフ
トレジスタ２０−ｉの出力ＳＨＲi の値に応じて、オー
バサンプルの周波数の４分周したパルス幅を持ち、それ
ぞれ４分の１位相が違っているタイミング信号Ｔk のタ
イミングでタップ係数を出力する係数選択回路２１−ｉ
とクロック信号ＣＬＫの４倍のクロックで動作する加算
器２２を設けたので、加算器２２で必要となる２入力加
算器の数を４分の１に減らすことができるという利点が
ある。 （ｂ） シフトレジスタ２０の個数を４分の１に減らす
ことができ、ディジタルフィルタの回路が簡単にできる
という利点がある。 （ｃ） 図２中の補間器１が不要になり、ディジタルフ
ィルタの回路が簡単になるという利点がある。
【００１４】なお、本発明は、上記実施例に限定されず
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （１） 本実施例では、４倍のオーバサンプル構成の４
８タップ係数のディジタルフィルタについて説明した
が、ｎ（ｎ≠４）倍のオーバサンプル構成のｍ×ｎタッ
プ係数のディジタルフィルタの場合においても、ｍ個の
シフトレジスタと入力データのクロックＣＬＫのｎ倍の
オーバサンプル周波数でサンプリングするためのタイミ
ング信号を入力するｍ個の係数選択回路とクロックＣＬ
Ｋのｎ倍のクロックで動作するｍ入力の加算器を設ける
とよい。 （２） 本実施例では、１ビットの入力データについて
説明したが、２ビット以上の入力データの場合において
も、各シフトレジスタを入力データのビットと同じビッ
トの構成にして、その係数選択回路では、シフトレジス
タの値に応じたタップ係数を発生するように構成するこ
とができる。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （１） 本実施例では、４倍のオーバサンプル構成の４
８タップ係数のディジタルフィルタについて説明した
が、ｎ（ｎ≠４）倍のオーバサンプル構成のｍ×ｎタッ
プ係数のディジタルフィルタの場合においても、ｍ個の
シフトレジスタと入力データのクロックＣＬＫのｎ倍の
オーバサンプル周波数でサンプリングするためのタイミ
ング信号を入力するｍ個の係数選択回路とクロックＣＬ
Ｋのｎ倍のクロックで動作するｍ入力の加算器を設ける
とよい。 （２） 本実施例では、１ビットの入力データについて
説明したが、２ビット以上の入力データの場合において
も、各シフトレジスタを入力データのビットと同じビッ
トの構成にして、その係数選択回路では、シフトレジス
タの値に応じたタップ係数を発生するように構成するこ
とができる。
【００１５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、オーバサンプルディジタルフィルタは、入力デー
タと同じ周波数のクロックでシフト動作するｍ個（ｍは
自然数）のシフトレジスタと、各シフトレジスタの出力
の値とタイミング信号とにより、クロックのｎ倍のオー
バサンプリング周波数でタップ係数を発生するｍ個の係
数選択回路と、オーバサンプリング周波数と同じ周波数
のクロックで動作し、前記各係数選択回路から出力され
るｍ個のタップ係数の和を求める加算器とを、備えてい
るので、加算器の数を少なくし、ハードウェア構成を簡
単にできる。
れば、オーバサンプルディジタルフィルタは、入力デー
タと同じ周波数のクロックでシフト動作するｍ個（ｍは
自然数）のシフトレジスタと、各シフトレジスタの出力
の値とタイミング信号とにより、クロックのｎ倍のオー
バサンプリング周波数でタップ係数を発生するｍ個の係
数選択回路と、オーバサンプリング周波数と同じ周波数
のクロックで動作し、前記各係数選択回路から出力され
るｍ個のタップ係数の和を求める加算器とを、備えてい
るので、加算器の数を少なくし、ハードウェア構成を簡
単にできる。
【図１】本発明の実施例を示す４倍のオーバサンプルデ
ィジタルフィルタの構成図である。
ィジタルフィルタの構成図である。
【図２】従来の４倍のオーバサンプルディジタルフィル
タの構成図である。
タの構成図である。
【図３】８入力加算器の構成図である。
【図４】タップ係数のメモリを示す図である。
【図５】図１のタイミングチャートである。
【図６】図１中の係数選択回路２１−ｉの論理テーブル
を示す図である。
を示す図である。
２０，２０−０，…，２０−１１ シフトレジスタ ２１−０，…，２１−１１ 係数選択回路 ２２ 加算器
Claims (1)
- 【請求項１】 入力データのクロックの周波数のｎ倍
（ｎは２以上の自然数）のオーバサンプリング周波数で
フィルタリングするオーバサンプルディジタルフィルタ
において、 前記入力データと同じ周波数のクロックでシフト動作す
るｍ個（ｍは自然数）のシフトレジスタと、 前記シフトレジスタから出力される信号を入力するタイ
ミング信号を入力し、前記シフトレジスタの出力の値と
前記タイミング信号とにより、前記クロックのｎ倍のオ
ーバサンプリング周波数でタップ係数を発生するｍ個の
係数選択回路と、 前記オーバサンプリング周波数と同じ周波数のクロック
で動作し、前記係数選択回路から出力されるｍ個のタッ
プ係数の和を求める加算器とを、 備えたことを特徴とするオーバサンプルディジタルフィ
ルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17064394A JPH0837444A (ja) | 1994-07-22 | 1994-07-22 | オーバサンプルディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17064394A JPH0837444A (ja) | 1994-07-22 | 1994-07-22 | オーバサンプルディジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837444A true JPH0837444A (ja) | 1996-02-06 |
Family
ID=15908686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17064394A Pending JPH0837444A (ja) | 1994-07-22 | 1994-07-22 | オーバサンプルディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837444A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064362A (ja) * | 2000-08-16 | 2002-02-28 | Fujitsu Ltd | オーバサンプリングｆｉｒフィルタ、オーバサンプリングｆｉｒフィルタの制御方法、およびオーバサンプリングｆｉｒフィルタを有する半導体集積回路、オーバサンプリングｆｉｒフィルタでフィルタリングされたデータを送信する通信システム |
| USRE45876E1 (en) | 2000-12-27 | 2016-02-02 | Kabushiki Kaisha Toshiba | MR imaging scan using ECG-prep scan |
-
1994
- 1994-07-22 JP JP17064394A patent/JPH0837444A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064362A (ja) * | 2000-08-16 | 2002-02-28 | Fujitsu Ltd | オーバサンプリングｆｉｒフィルタ、オーバサンプリングｆｉｒフィルタの制御方法、およびオーバサンプリングｆｉｒフィルタを有する半導体集積回路、オーバサンプリングｆｉｒフィルタでフィルタリングされたデータを送信する通信システム |
| USRE45876E1 (en) | 2000-12-27 | 2016-02-02 | Kabushiki Kaisha Toshiba | MR imaging scan using ECG-prep scan |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696708A (en) | Digital filter with decimated frequency response | |
| EP0695032B1 (en) | Digital-to-digital sample rate converter | |
| US7142606B2 (en) | Method and apparatus for shared processing a plurality of signals | |
| US5831879A (en) | Digital transmit filter | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| CN1925323B (zh) | 采样率转换方法及其电路 | |
| US20080071846A1 (en) | Processor Architecture for Programmable Digital Filters in a Multi-Standard Integrated Circuit | |
| JP4722266B2 (ja) | オーバサンプリングｆｉｒフィルタ、オーバサンプリングｆｉｒフィルタの制御方法、およびオーバサンプリングｆｉｒフィルタを有する半導体集積回路、オーバサンプリングｆｉｒフィルタでフィルタリングされたデータを送信する通信システム | |
| US7228325B2 (en) | Bypassable adder | |
| US7492848B2 (en) | Method and apparatus for efficient multi-stage FIR filters | |
| JPH0837444A (ja) | オーバサンプルディジタルフィルタ | |
| US6625628B1 (en) | Method and apparatus for digital filter | |
| JPH0865107A (ja) | ディジタル補間フィルタ回路 | |
| KR100249040B1 (ko) | 비대칭 주파수 응답 특성을 갖는 fir 필터 | |
| Zhu et al. | ASIC implementation architecture for pulse shaping FIR filters in 3G mobile communications | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| KR100789892B1 (ko) | 아날로그 필터 | |
| KR100269746B1 (ko) | 디지탈 필터 | |
| JPH114140A (ja) | オーバサンプルディジタルフィルタ | |
| JPH118531A (ja) | オーバサンプルディジタルフィルタ | |
| WO1996023264A1 (en) | Architecture for efficient interpolator | |
| Al-Haj | An efficient configurable hardware implementation of fundamental multirate filter banks | |
| JP2861535B2 (ja) | トランスバーサル形フィルタ | |
| KR19990075781A (ko) | 디지털 인터폴레이션 기능이 있는 병렬 fir 필터 시스템 | |
| JP2628506B2 (ja) | ディジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021105 |