JPH114140A - オーバサンプルディジタルフィルタ - Google Patents

Abstract

(57)【要約】 【課題】 少ない部品点数でオーバサンプルディジタル
フィルタを実現する。 【解決手段】 入力データｉｎは、クロックｃｌｋに同
期してシフトレジスタ１０に入力される。シフトレジス
タ１０からは、フリップフロップ１０−ｉの出力信号Ｓ
１０−ｉがタップ係数和選択回路２０−ｉへ送出され
る。タップ係数和選択回路２０−ｉ（ｉ；０〜１５）
は、出力信号Ｓ１０−ｉ，Ｓ１０−（ｉ＋１）の値と、
クロックｃｌｋの１周期の１／４のパルス幅で４分の１
周期ずつ位相が異なるタイミング信号Ｔｉのタイミング
とに基づき、６４個のタップ係数を元に予め計算したタ
ップ係数和から選択して出力信号Ｓ２０−ｉとして加算
回路３０へ送出する。出力信号Ｓ２０−ｉは、クロック
ｃｌｋの周波数の４倍の周波数のクロックで加算されて
出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば符号分割多
元接続（Code Division Multiple Access 、以下、ＣＤ
ＭＡという）方式による移動体通信のディジタル変調装
置等に用いられ、ディジタルのベースバンド信号をディ
ジタル／アナログ（以下、Ｄ／Ａという）変換して送出
するＤ／Ａ変換器の前段に設けられるオーバサンプルデ
ィジタルフィルタに関するものである。

【０００２】

【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献１：データ圧縮とディジタル変調、(1993.10.1) 、
日経ＢＰ社、Jurg Hinderling 他著、「スペクトラム拡
散技術」、P.253-264 文献２：デイジタル移動通信方式、(1993-2)、東京電機
大学出版、山内雪路著、「ディジタル変復調の基本方
式」、P.24-31 移動体通信のデイジタル変調装置で使用されるＣＤＭＡ
方式は、前記文献１に記載されているように、音声信号
の符号化、畳み込み符号化、インターリーブ、スクラン
ブル、及びスペクトル拡散変調を順次行った後、入力デ
ータに同期したクロックのｎ倍の周波数のクロックでオ
ーバサンプルするオーバサンプルディジタルフィルタを
用いて1.25ＭＨｚ以外の帯域成分をカットし、Ｄ／Ａ変
換、及び高周波変調して送信する方式である。このＣＤ
ＭＡ方式により、同じ帯域を複数の通話チャネルで共有
することができ、移動体通信において収容できるユーザ
数を増大させることができるのである。又、前記文献２
に記載されているように、変調されたベースバンド信号
は帯域が広すぎるので、サイドローブが発生する。その
ため、オ一バサンプルディジタルフィルタを用いて高周
波成分を取り除き、サイドローブを抑えるようにしてい
る。この目的のフィルタは、隣接する帯域へ信号を出さ
ないようにする必要があるため、急峻な遮断特性を持つ
ディジタルフィルタが必要になる。特にＣＤＭＡ方式で
は、直線位相特性をもつFIR(Finite Impulse Response)
フィルタが用いられることが多い。

【０００３】図２は、従来のオーバサンプルディジタル
フィルタの一例を示す構成図である。このオーバサンプ
ルディジタルフィルタは、入力データｘ（ｎ）が入力さ
れると、クロックｃｌｋ１の１周期の間に該入力データ
ｘ（ｎ）を出力する補間回路１を有している。補間回路
１の出力側には、シフトレジスタ２が接続されている。
シフトレジスタ２は、オーバサンプリング周波数（例え
ば、クロックｃｌｋ１の４倍の周波数）のクロックｃｌ
ｋ２に同期して入力データｘ（ｎ）をシフト動作する６
４個のフリップフロップ（以下、ＦＦという）２−ｉ
（ｉ；０〜６３）を有し、該ＦＦ２−ｉ（ｉ；０〜６
２）の出力側には、ＦＦ２−（ｉ＋１）が接続されてい
る。又、ＦＦ２−ｉ（ｉ；０〜６３）の各出力側には、
タップ係数Ｋｉ（ｉ；０〜６３）を記憶し、該ＦＦ２−
ｉの出力信号Ｓ２−ｉの値に基づいて該タップ係数Ｋｉ
の正、負、又は０のいずれかをそれぞれ出力する係数バ
ッファ３−ｉ（ｉ；０〜６３）を有する係数バッファ群
３が接続されている。係数バッファ群３の出力側には、
６４入力の加算回路４が接続されている。この加算回路
４は、２入力の加算器（以下、ＡＤＤという）４−０−
０〜４−０−３１，４−１−０〜４−１−１５，４−２
−０〜４−２−７，４−３−０〜４−３−３，４−４−
０，４−４−１，４−５−０が多段接続されて構成さ
れ、該ＡＤＤ４−５−０からは出力データｏｕｔが出力
されるようになっている。次に、図２のオーバサンプル
ディジタルフィルタの動作を説明する。補間回路１は、
クロックｃｌｋ１の１周期の間に入力データｘ（ｎ）を
シフトレジスタ２へ送出する。シフトレジスタ２は、オ
ーバサンプリング周波数のクロックｃｌｋ２に同期して
入力データｘ（ｎ）をシフト動作すると共に、ＦＦ２−
ｉ（ｉ；０〜６３）から出力信号Ｓ２−ｉを係数バッフ
ァ３−ｉへそれぞれ送出する。係数バッファ３−ｉで
は、出力信号Ｓ２−ｉの値である１，０，−１に応じて
タップ係数Ｋｉ，０，−Ｋｉを加算回路４へ送出する。
加算回路４では、係数バッファ３−ｉから出力された６
４個のタップ係数をクロックｃ１ｋ２と同じ周波数のク
ロックに同期して加算し、出力データｏｕｔを出力す
る。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
図２のオーバサンプルディジタルフィルタでは、次のよ
うな課題があった。帯域制限を行う急峻な遮断特性を有
するフィルタをディジタルフィルタで実現する場合、膨
大なフィルタのタップ数が必要になる。このため、ハー
ドウェアを製作する場合、フィルタのタップ係数の数と
同数の入力端子を有する加算回路が必要になり、回路規
模が膨大になるという課題があった。例えば、図２のオ
ーバサンプルディジタルフィルタでは、タップ数が６４
であり、加算回路４の入力端子が６４個になっている。
そして、加算回路４は、ＡＤＤ４−０−０〜４−０−３
１（３２個），４−１−０〜４−１−１５（１６個），
４−２−０〜４−２−７（８個），４−３−０〜４−３
−３（４個），４−４−０，４−４−１（２個），４−
５−０（１個）の合計６３個の２入力のＡＤＤで構成さ
れている。

【０００５】

【課題を解決するための手段】前記課題を解決するため
に、本発明は、所定のサンプリング周波数でサンプリン
グされたディジタルの入力データを該サンプリング周波
数のｎ倍（ｎ；２以上の自然数）のオーバサンプリング
周波数でフィルタリングするオーバサンプルディジタル
フィルタにおいて、次のような手段を備えている。ｍ個
（ｍ；自然数）の縦続接続されたＦＦで構成され、前記
入力データを前記サンプリング周波数と同一周波数の第
１のクロックに同期してシフト動作し、該各ＦＦから出
力信号をパラレルに出力するシフトレジスタと、（ｍ−
１）×ｎ個のタップ係数の若番から順次ｎ個ずつ選択し
たｎ個のタップ係数を元に計算して求めたタップ係数和
群を予め保持し、前記クロックの周期の１／ｎの周期で
変化するタイミング信号の値と前記各ＦＦの出力信号の
うちの連続する２つの出力信号の各論理レベルとに基づ
き、該タップ係数和群からそれぞれ対応するタップ係数
和を選択して出力する（ｍ−１）個のタップ係数和選択
回路と、前記各タップ係数和選択回路から出力される
（ｍ−１）個のタップ係数和の値を前記オーバサンプリ
ング周波数と同一周波数の第２のクロックに同期して加
算する加算回路とを、備えている。

【０００６】本発明によれば、以上のようにオーバサン
プルディジタルフィルタを構成したので、入力データ
は、第１のクロックに同期してシフトレジスタに順次入
力される。縦続接続されたｍ個のＦＦは第１のクロック
のタイミングで１ビットずつシフト動作し、各出力信号
を（ｍ−１）個のタップ係数和選択回路へ送出する。各
タップ係数和選択回路は、タイミング信号の値と前記各
ＦＦの出力信号のうちの連続する２つの出力信号の各論
理レベルとに基づき、タップ係数和群からそれぞれ対応
するタップ係数和を選択して加算回路へ送出する。加算
回路は、第２のクロックに同期してこれらの（ｍ−１）
個のタップ係数和を加算して出力する。従って、前記課
題を解決できるのである。

【０００７】

【発明の実施の形態】図１は、本発明の実施形態を示す
オーバサンプルディジタルフィルタの構成図である。こ
のオーバサンプルディジタルフィルタは、クロックｃｌ
ｋに同期して入力されたディジタルの入力データｉｎを
入力し、該入力データｉｎを該クロックｃｌｋで１ビッ
トずつシフト動作するシフトレジスタ１０を有してい
る。シフトレジスタ１０は、１７個のＦＦ１０−ｉ
（ｉ；０〜１６）を有し、該ＦＦ１０−ｉ（ｉ；０〜１
５）の出力端子Ｑには、ＦＦ１０−（ｉ＋１）のデータ
入力端子Ｄが接続されている。ＦＦ１０−ｉ（ｉ；０〜
１６）のクロック入力端子ｃｐには、クロックｃｌｋが
入力されるようになっている。ＦＦ１０−ｉ（ｉ；０〜
１５）及びＦＦ１０−（ｉ＋１）の出力端子Ｑには、タ
ップ係数和選択回路群２０中のタップ係数和選択回路
（以下、ＳＥＬという）２０−ｉ（ｉ；０〜１５）がそ
れぞれ接続されている。又、ＳＥＬ２０−ｉには、例え
ば４ビットのタイミング信号Ｔｉ（ｉ；０〜３）が入力
されるようになっている。このタイミング信号Ｔｉは、
クロックｃｌｋの１周期の１／４のパルス幅を有し、各
ビットは４分の１周期ずつ位相が異なっている。更に、
ＳＥＬ２０−ｉ（ｉ；０〜１５）には、タップ係数和Ｋ
Ａ_i ，ＫＢ_i ，ＫＣ_i ，ＫＤ_i を格納する図示しないメ
モリが接続されている。ＳＥＬ２０−ｉ（ｉ；０〜１
５）は、タイミング信号Ｔｉ（ｉ；０〜３）の値とＦＦ
１０−ｉ（ｉ；０〜１５）及びＦＦ１０−（ｉ＋１）の
出力信号Ｓ１０−ｉ，Ｓ１０−（ｉ＋１）の各論理レベ
ルとに基づき、タップ係数和±ＫＡ_i ，±ＫＢ_i ，±Ｋ
Ｃ_i ，±ＫＤ_i からそれぞれ対応するタップ係数和を選
択して出力する回路である。

【０００８】ＳＥＬ２０−ｉの出力側には、１６入力の
加算回路３０が接続されている。加算回路３０は、２入
力のＡＤＤ３０−０−０〜３０−０−７（８個），３０
−１−０〜３０−１−３（４個），３０−２−０，３０
−２−１（２個），３０−３−０（１個）が多段接続さ
れて構成され、クロックｃｌｋの４倍の周波数のクロッ
クで動作して出力データｏｕｔを出力する回路である。
図３は、メモリに格納されたタップ係数和群を示す図で
ある。このタップ係数和群は、従来の図２のディジタル
フィルタの６４個のタップ係数Ｋ_i （ｉ；０〜６３）を
元に、次式（１）を用いて予め計算しておいたタップ係
数和ＫＡ₀ ，ＫＢ₀ ，ＫＣ₀ ，ＫＤ₀ ，ＫＡ₁ ，Ｋ
Ｂ₁ ，ＫＣ₁ ，ＫＤ₁ ，…，ＫＡ₁₅，ＫＢ₁₅，ＫＣ₁₅，
ＫＤ₁₅である。 ＫＡ_i ＝Ｋ_(4i+3)＋Ｋ_(4i+2)＋Ｋ_(4i+1)＋Ｋ_(4i+0) ＫＢ_i ＝Ｋ_(4i+3)＋Ｋ_(4i+2)＋Ｋ_(4i+1)−Ｋ_(4i+0) ＫＣ_i ＝Ｋ_(4i+3)＋Ｋ_(4i+2)−Ｋ_(4i+1)−Ｋ_(4i+0) ＫＤ_i ＝Ｋ_(4i+3)−Ｋ_(4i+2)−Ｋ_(4i+1)−Ｋ_(4i+0) 但し、 ｉ；１〜１５ ・・・（１） 図４は、図１中のタイミング信号Ｔｉ及び出力信号Ｓ１
０−ｉ，Ｓ１０−（ｉ＋１）の各論理レベルに対応した
ＳＥＬ２０−ｉ（ｉ；０〜１５）の出力信号Ｓ２０−ｉ
を示す図である。

【０００９】図５は、図１の各部の信号のタイムチャー
トであり、縦軸に論理レベル、及び横軸に時間がとられ
ている。但し、入力データｉｎ及び出力信号Ｓ２０−ｉ
は、データを表示している。この図５と図３，４とを参
照しつつ、図１の動作を説明する。ＦＦ１０−０には、
クロックｃｌｋの立上がりのタイミングで入力データｉ
ｎ（ｎ），ｉｎ（ｎ＋１），ｉｎ（ｎ＋２），…が順次
入力される。ＦＦ１０−０は、クロックｃｌｋの立上が
りのタイミングで１ビットシフト動作し、その出力信号
Ｓ１０−０をＦＦ１０−１及びタップ係数和選択回路２
０−０へ送出する。ＦＦ１０−ｉ（ｉ；１〜１５）は、
クロックｃｌｋの立上がりのタイミングで１ビットシフ
ト動作し、各出力信号Ｓ１０−ｉ（ｉ；１〜１５）をＳ
ＥＬ２０−（ｉ−１）（ｉ；１〜１５）及びＳＥＬ２０
−ｉ（ｉ；１〜１５）へ送出する。ＦＦ１０−１６は、
クロックｃｌｋの立上がりのタイミングで１ビットシフ
ト動作し、出力信号Ｓ１０−１６をＳＥＬ２０−１５へ
送出する。ＳＥＬ２０−ｉ（ｉ；０〜１５）は、図４に
示すように、タイミング信号Ｔが“１０００”の時、Ｆ
Ｆ１０−（ｉ＋１）の出力信号Ｓ１０−（ｉ＋１）が
“０”で且つＦＦ１０−ｉの出力信号Ｓ１０−ｉが
“０”であれば、図３中に示すタップ係数和ＫＡｉを選
択する。タイミング信号Ｔが“１０００”の時、出力信
号Ｓ１０−（ｉ＋１）が“０”で且つ出力信号Ｓ１０−
ｉが“１”であれば、ＳＥＬ２０−ｉ（ｉ；０〜１５）
は、タップ係数和ＫＢｉを選択する。タイミング信号Ｔ
が“１０００”の時、出力信号Ｓ１０−（ｉ＋１）が
“１”で且つ出力信号Ｓ１０−ｉが“０”であれば、Ｓ
ＥＬ２０−ｉ（ｉ；０〜１５）は、タップ係数和ＫＢｉ
の負の値を選択する。タイミング信号Ｔが“１０００”
の時、出力信号Ｓ１０−（ｉ＋１）が“１”で且つ出力
信号Ｓ１０−ｉが“１”であれば、ＳＥＬ２０−ｉ
（ｉ；０〜１５）は、タップ係数和ＫＡｉの負の値を選
択する。つまり、ＳＥＬ２０−ｉ（ｉ；０〜１５）は、
タイミング信号Ｔの値、出力信号Ｓ１０−（ｉ＋１）及
び出力信号Ｓ１０−ｉの各論理レベルに応じて図４中の
タップ係数和を選択し、出力信号Ｓ２０−ｉとして加算
回路３０へ送出する。但し、図５では、このタップ係数
和をｍ＋０，ｍ＋１，ｍ＋２，ｍ＋３，…で表示してい
る。加算回路３０は、ＳＥＬ２０−ｉから出力される出
力信号Ｓ２０−ｉをクロックｃｌｋの４倍の周波数のオ
ーバサンプリング周波数のクロックに同期して加算し、
その出力データｏｕｔを図示しないＤ／Ａ変換器に出力
する。

【００１０】次に、本実施形態のオーバサンプルディジ
タルフィルタの伝達特性と、従来の図２のオーバサンプ
ルデイジタルフィルタの伝達特性とが等しいことを説明
する。入力データｉｎがx(16),x(15),…,x(1),x(0)の順
に入力されたとすると、図２中のＦＦ２−ｉ（ｉ；０〜
６３）からは、次のようなパターン(i) 〜(iv)がクロッ
クｃｌｋ２の立ち上がりのタイミングで順次出力され
る。 (i) x(0),x(1),x(1),x(1),x(1),x(2),x(2),x(2), …,x(15),x(16),x(16),x(16) (ii) x(0),x(0),x(1),x(1),x(1),x(1),x(2),x(2), …,x(15),x(15),x(16),x(16) (iii)x(0),x(0),x(O),x(1),x(1),x(1),x(1),x(2), …,x(15),x(15),x(15),x(16) (iv) x(0),x(0),x(0),x(0),x(1),x(1),x(1),x(1), …,x(15),x(15),x(15),x(15) これらのパターン(i) 〜(iv)に示すように、入力データ
x(0),x(1),…,x(15),x(16)に対して各ＦＦ２−ｉ（ｉ；
０〜６３）の出力信号Ｓ２−ｉ（ｉ；０〜６３）は一意
的に決まり、係数バッファ３−ｉ（ｉ；０〜６３）へ送
出される。係数バッファ３−ｉからは、対応するタップ
係数が出力されて加算回路４で加算される。加算回路４
からは、出力データｏｕｔとして次のようなパターン
（Ｉ）〜（IV）がクロックｃｌｋ２の立ち上がりのタイ
ミングで順次出力される。

【００１１】

【数１】 一方、図１中のＳＥＬ２０−ｉ（ｉ；０〜１５）は、上
記パターン（Ｉ）〜（IV）の各出力パターンのx(0),x
(1),…,x(16)が出力される図１中の連続する２個のＦＦ
１０−（ｉ＋１）及びＦＦ１０−ｉの出力信号Ｓ１０−
（ｉ＋１），Ｓ１０−ｉに応じたタップ係数和をタイミ
ング信号Ｔｉの各タイミングで選択して出力し、加算回
路３０へ送出する。加算回路３０は、ＳＥＬ２０−ｉか
ら出力されたタップ係数和（即ち、出力信号Ｓ２０−
ｉ）を加算する。従って、加算回路３０の出力データｏ
ｕｔは、図２中の加算回路４の出力データｏｕｔと同一
になり、本実施形態のオーバサンプルディジタルフイル
タの伝達特性は、従来の図２のオーバサンプルディジタ
ルフィルタの伝達特性と同一になる。

【００１２】以上のように、本実施形態では、以下の利
点（１）〜（３）がある。 （１） オーバサンプルディジタルフィルタを、入力デ
ータｉｎのサンプリング周波数と同一周波数のクロック
ｃｌｋのタイミングで動作する１７個のＦＦ１０−ｉ
と、連続する２個のＦＦ１０−（ｉ＋１）とＦＦ１０−
ｉの出力信号Ｓ１０−（ｉ＋１），Ｓ１０−ｉの値に応
じて、クロックｃｌｋの１周期の１／４のパルス幅を有
し、それぞれ４分の１周期ずつ位相が異なるタイミング
信号Ｔｉのタイミングでタップ係数和を選択して出力す
るＳＥＬ２０−ｉと、クロックｃｌｋの周波数の４倍の
周波数のクロックで動作する加算回路３０とで構成した
ので、例えばタップ数が６４の場合、従来の図２中の加
算回路４が６３個の加算器を有しているのに対し、本実
施形態の図１中の加算回路３０は６３個の２分の１以下
の３１個の加算器で構成できる。そのため、回路規模を
低減したオーバサンプルディジタルフィルタを実現でき
る。 （２） ＦＦ１０−ｉの個数は従来の図２中のＦＦ２−
ｉの個数の４分の１＋１個に減少し、オーバサンプルデ
ィジタルフィルタの回路規模を低減できる。 （３） 従来の図２中の補間回路１が不要になり、オー
バサンプルディジタルフィルタの回路規模を低減でき
る。

【００１３】尚、本発明は上記実施形態に限定されず、
種々の変形が可能である。その変形例としては、例えば
次の（ａ）〜（ｃ）のようなものがある。 （ａ） 実施形態では、タップ数６４で入力データｉｎ
のクロックｃｌｋの周波数の４倍のオーバサンプリング
周波数のディジタルフィルタについて説明したが、これ
らのタップ数及びオーバサンプリング周波数の値は、任
意の値でよい。 （ｂ） 実施形態では、１ビットの入力データｉｎにつ
いて説明したが、入力データｉｎが２ビット以上の場合
でも、本発明が適用できる。この場合、シフトレジスタ
１０を入力データｉｎのビット数と同じビット構成に
し、タップ係数和選択回路群２０は、連続する２個のＦ
Ｆの出力信号の値に応じたタップ係数和を選択するよう
に構成する。 （ｃ） 実施形態では、タイミング信号Ｔｉは、クロッ
クｃｌｋを４分周したパルス幅を有し、それぞれ４分の
１周期ずつ位相が異なる４ビットの信号で構成したが、
クロックｃｌｋを４分周したパルス幅を有し、４つの位
相を表現する信号、例えば２ビットの信号“００”，
“０１”，“１０”，“１１”で構成してもよい。

【００１４】

【発明の効果】以上詳細に説明したように、本発明によ
れば、オーバサンプルディジタルフィルタを、入力デー
タのサンプリング周波数と同一周波数のクロックのタイ
ミングで動作するｍ個のＦＦと、該ｍ個のＦＦのうちの
連続する２個のＦＦの各出力信号の論理レベルとクロッ
クの周期の１／ｎの周期で変化するタイミング信号の値
とに基づき、予め（ｍ−１）×ｎ個のタップ係数から求
めたタップ係数和を選択して出力する（ｍ−１）個のＳ
ＥＬと、（ｍ−１）個のＳＥＬから出力された（ｍ−
１）個のタップ係数和の値をオーバサンプリング周波数
と同一周波数のクロックに同期して加算する加算回路と
で構成したので、部品点数の少ないオーバサンプルディ
ジタルフィルタを実現できる。

【図面の簡単な説明】

【図１】本発明の実施形態のオーバサンプルディジタル
フィルタの構成図である。

【図２】従来のオーバサンプルディジタルフィルタの構
成図である。

【図３】タップ係数和群を示す図である。

【図４】図１中のＳＥＬ２０−ｉの出力信号を示す図で
ある。

【図５】図１のタイムチャートである。

【符号の説明】

１０ シフトレジス
タ １０−ｉ（ｉ；０〜１６） ＦＦ（フリッ
プフロップ） ２０−ｉ（ｉ；０〜１５） ＳＥＬ（タッ
プ係数和選択回路） ３０ 加算回路 ＫＡ_i ，ＫＢ_i ，ＫＣ_i ，ＫＤ_i （ｉ；０〜１５）タッ
プ係数和

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定のサンプリング周波数でサンプリン
   グされたディジタルの入力データを該サンプリング周波
   数のｎ倍（ｎ；２以上の自然数）のオーバサンプリング
   周波数でフィルタリングするオーバサンプルディジタル
   フィルタにおいて、 ｍ個（ｍ；自然数）の縦続接続されたフリップフロップ
   で構成され、前記入力データを前記サンプリング周波数
   と同一周波数の第１のクロックに同期してシフト動作
   し、該各フリップフロップから出力信号をパラレルに出
   力するシフトレジスタと、 （ｍ−１）×ｎ個のタップ係数の若番から順次ｎ個ずつ
   選択したｎ個のタップ係数を元に計算して求めたタップ
   係数和群を予め保持し、前記クロックの周期の１／ｎの
   周期で変化するタイミング信号の値と前記各フリップフ
   ロップの出力信号のうちの連続する２つの出力信号の各
   論理レベルとに基づき、該タップ係数和群からそれぞれ
   対応するタップ係数和を選択して出力する（ｍ−１）個
   のタップ係数和選択回路と、 前記各タップ係数和選択回路から出力される（ｍ−１）
   個のタップ係数和の値を前記オーバサンプリング周波数
   と同一周波数の第２のクロックに同期して加算する加算
   回路とを、 備えたことを特徴とするオーバサンプルディジタルフィ
   ルタ。