JPH0837608A - コンポジット信号用ペデスタルクランプ装置 - Google Patents

Abstract

(57)【要約】 【目的】 デジタル制御によりペデスタルクランプを行
うことができるコンポジット信号用ペデスタルクランプ
装置を提供すること。 【構成】 コンポジット信号における等化パルスの期間
にペデスタルクランプを行う。等化パルスの期間は、ブ
ランキングレベルの安定した信号が入力される期間であ
り、一般に、２９μｓ程度と十分に長い。この等化パル
スの期間の検出は、例えばラインカウンタと内部クロッ
クを用いて行うことができる。等化パルスの期間に対応
して駆動信号発生部２５より駆動信号がオペアンプ２２
に供給され、その期間中においてペデスタルクランプが
行われる。従って、当該信号が時間軸方向に揺れても、
デジタル制御により安定したバイアスが得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、家庭用ビデオテープレ
コーダー（ＶＴＲ）や一般のテレビ等から再生されるコ
ンポジット信号のペデスタルクランプ装置に関する。

【０００２】

【従来の技術】例えばＶＴＲや一般のテレビ等から再生
されるコンポジット信号と呼ばれる信号は、通常、信号
の大きさの規定はあるが、電圧レベルの絶対値の規制は
ない。従って、コンポジット信号から映像情報が入って
いる部分を取り出してシステムで使用するには、その入
力信号の決まった点をある固定の電圧（ペデスタルレベ
ル）にバイアスすることが必要であり、これをペデスタ
ルクランプという。

【０００３】従来は、図４に示すように、コンポジット
信号におけるバックポーチといわれる部分をある電圧に
バイアスすることによって、ペデスタルクランプを行っ
ていた。具体的に説明すると、バックポーチにおいてペ
デスタルクランプをするためには、バックポーチの期間
を何らかの手段により検出することが必要とされるが、
このバックポーチはその直前の水平同期パルス（シンク
信号）を検出することにより自動的に検出することがで
きる。つまり、バックポーチの直前の水平同期パルス
（シンク信号）の開始時からバックポーチの開始時まで
の時間幅は、一般に規格で統一されていることから、水
平同期パルス（シンク信号）を検出すれば、その後の一
定時間経過後には必ずバックポーチが存在することとな
る。この原理を利用すれば、水平同期パルス（シンク信
号）を検出し、その後の一定時間内でペデスタルクラン
プを行えば、結果的にはバックポーチの期間においてペ
デスタルクランプを行うことができることになる。

【０００４】具体的一例においては、図５に示すよう
に、バックポーチ直前の水平同期パルス（シンク信号）
をスライスし、図６に示すように、スライスされたシン
ク信号を遅延回路４１によってバックポーチまでの一定
時間だけ遅延させ、この遅延信号によってスイッチ素子
４２をオン状態とし、その遅延信号の期間だけペデスタ
ルクランプの動作をさせ、バックポーチの電圧をペデス
タルレベルにバイアスするようにしている。４３はコン
デンサ、４４はクランプ電圧、４５は入力部、４６は出
力部である。

【０００５】

【発明が解決しようとする課題】しかし、コンポジット
信号におけるバックポーチの期間は、規格化されている
が、一般に４．７μｓ程度と短く、そしてクランプを行
うために実際に使用できる期間は４．０μｓ程度と短
い。またＶＴＲなどの場合には信号に揺れがあるのでク
ランプに実際に使用できる期間はさらに短くなる。従っ
て、バックポーチの期間を利用してデジタルでペデスタ
ルクランプを行うことは、誤差を考慮すると相当に困難
であり、またペデスタルレベルで安定したバイアスを与
えることも困難である。また、バックポーチの期間には
カラーバーストが存在するので、この期間中にペデスタ
ルクランプを行うためには、実際にはカラーバーストを
フィルターを通してその電圧レベルを平均化する必要が
あるが、そのために必要な回路構成が複雑となる問題も
あった。そこで、本発明の目的は、デジタル制御により
容易にペデスタルクランプを行うことができるコンポジ
ット信号用ペデスタルクランプ装置を提供することにあ
る。

【０００６】

【課題を解決するための手段】本発明のペデスタルクラ
ンプ装置は、コンポジット信号における等化パルスの期
間にペデスタルクランプを行うことを特徴とする。

【０００７】

【作用】コンポジット信号における等化パルスの期間
は、バックポーチの期間よりも十分に長く、またブラン
キングレベルの安定した信号が入力される期間であり、
当該信号が時間軸方向に揺れても、安定してバイアスす
ることができる。従って、デジタル制御により十分にペ
デスタルクランプを行うことができ、電圧レベルを平均
化するためのフイルターなどの複雑な回路構成も不要と
なる。

【０００８】

【実施例】以下、本発明の実施例について説明する。図
１はコンポジット信号の説明図であり、本発明の実施例
においては、コンポジット信号における等化パルスの期
間にペデスタルクランプを行う。コンポジット信号にお
ける等化パルスの期間は、一般に規格で統一されてお
り、ブランキングレベルの安定した信号が入力される期
間である。そして、等化パルスの期間におけるブランキ
ングレベルの期間は、一般に２９μｓ程度もあり、バッ
クポーチの期間（一般に４．７μｓ）と比較して十分に
長い。従って、信号が時間軸方向に揺れても、デジタル
制御により安定したバイアスを行うことができる。ま
た、等化パルスの期間は、カラーバーストが存在するバ
ックポーチの期間とは異なり、平坦な信号が得られるの
で、ペデスタルクランプを行うためにフィルター等の複
雑な回路を必要とするという不都合もない。

【０００９】図２は、ペデスタルクランプ装置の概略図
であり、２１はコンデンサ、２２は負帰還をかけたオペ
アンプ、２３は入力部、２４は出力部、２５はオペアン
プの動作を開始させる駆動信号発生部、Ｖｒｅｆはペデ
スタルクランプ用の基準電圧である。入力部２３にコン
ポジット信号が入力されると、等化パルスの期間に対応
して駆動信号発生部２５より駆動信号がオペアンプに供
給され、その期間中オペアンプ２２が動作する。このオ
ペアンプ２２の動作によって、等化パルスの期間におい
てペデスタルクランプが行われ、出力部２４からペデス
タルレベルが揃えられた出力信号が得られる。

【００１０】駆動信号発生部２５は、コンポジット信号
における等化パルスの期間中にオペアンプ２２に駆動信
号を供給してこれを動作させるためのものであり、駆動
信号の発生手段としては種々の方法が考えられるが，こ
こではその一例を説明する。一般のＶＴＲには、コンポ
ジット信号の垂直同期期間を検出し、水平同期パルス
（シンク信号）によってカウンタの値が増加するライン
カウンタが内蔵されており、また、内部クロックによっ
てカウントされる内部クロックカウンタも内蔵されてい
る。従って、これらのラインカウンタと内部クロックカ
ウンタを利用して、コンポジット信号における等化パル
スの期間中に駆動信号を発生させることができる。

【００１１】この手段について図３を参照しながら説明
する。コンポジット信号における垂直同期期間Ａは、一
般に１画面に２回ずつ登場するものであるが、一般のＶ
ＴＲに内蔵されている垂直同期期間検出回路によってこ
の垂直同期期間Ａを検出したときにラインカウンタを初
期状態にリセットする。リセット後登場する水平同期パ
ルス（シンク信号）Ｂをラインカウンタによりカウント
することにより等化パルスの期間Ｃを検出する。一方、
内部クロックカウンタを用いて、等化パルスの期間Ｃの
間において一定期間だけクランプする期間を定める。こ
の定められた一定期間だけ駆動信号発生部２５から駆動
信号が発生し、その期間中オペアンプ２２が動作して、
ペデスタルクランプの動作が行われる。

【００１２】以上、本発明の実施例について説明した
が、本発明は、コンポジット信号における等化パルスの
期間においてペデスタルクランプを行うことに本質的特
徴があり、従って、等化パルスの期間の検出手段、クラ
ンプ手段については、特に限定されるものではない。

【００１３】

【発明の効果】コンポジット信号における等化パルスの
期間にペデスタルクランプを行うので容易にデジタル制
御することが可能となる。

【図面の簡単な説明】

【図１】コンポジット信号の説明図である。

【図２】実施例に係るペデスタルクランプ装置の概略図
である。

【図３】実施例に係るペデスタルクランプの動作の説明
図である。

【図４】コンポジット信号におけるバックポーチの説明
図である。

【図５】従来のペデスタルクランプの動作の説明図であ
る。

【図６】従来のペデスタルクランプ装置の概略図であ
る。

【符号の説明】

２１ コンデンサ ２２ オペアンプ ２３ 入力部 ２４ 出力部 ２５ 駆動信号発生部 ４４ クランプ電圧 ４５ 入力部 ４６ 出力部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 コンポジット信号における等化パルスの
   期間にペデスタルクランプを行うことを特徴とするコン
   ポジット信号用ペデスタルクランプ装置。