JPH0837609A - コンポジット信号用ペデスタルクランプ装置 - Google Patents

Abstract

(57)【要約】 【目的】 発振を防止したクランプ回路をＭＯＳにより
ロジック的に作製すること。クランプ精度を高くするこ
と。 【構成】 コンポジット信号におけるペデスタルクラン
プを時分割にかつ単一方向ずつ行う。例えばコンパレー
タ２によって最初のＡ期間においては一方のドライバー
４Ａのみをアクテイブとして電圧が高くなる方向にバイ
アスをかけ、次いで一定時間後に開始するＢ期間におい
ては他方のドライバー４Ｂのみをアクテイブとして電圧
が低くなる方向にバイアスをかける。コンポジット信号
におけるペデスタルクランプを時分割にかつ単一方向ず
つ行う際に、最初はドライブ能力の大きいドライバーに
よりクランプし、次いでドライブ能力の小さいドライバ
ーでクランプする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、家庭用ビデオテープレ
コーダー（ＶＴＲ）や一般のテレビ等から再生されるコ
ンポジット信号のペデスタルクランプ装置に関する。

【０００２】

【従来の技術】例えばＶＴＲや一般のテレビ等から再生
されるコンポジット信号と呼ばれる信号は、通常、信号
の大きさの規定はあるが、電圧レベルの絶対値の規制は
ない。従って、コンポジット信号から映像情報が入って
いる部分を取り出してシステムで使用するには、その入
力信号の決まった点をある固定の電圧（ペデスタルレベ
ル）にバイアスすることが必要であり、これをペデスタ
ルクランプという。

【０００３】図８は、従来のペデスタルクランプ装置の
概略図であり、コンデンサ１と負帰還をかけたコンパレ
ータ２と、常時いずれか一方がアクティブな状態にある
１対のドライバー３Ａ、３Ｂとによりクランプ回路が構
成されている。５は入力部、６は出力部、Ｖｒｅｆはコ
ンパレータ２の基準電圧である。入力部５にコンポジッ
ト信号が入力され、そのコンポジット信号のうちペデス
タルクランプを行う部分を検出すると、コンパレータ２
によるクランプ動作が開始され、図９に示すように、入
力信号がクランプ電圧よりも低い場合には、コンパレー
タ２によりドライバー３Ａが駆動されて入力信号の電圧
レベルが高くなる方向に制御され、その制御により入力
信号がクランプ電圧よりも高くなりすぎると、コンパレ
ータ２によりドライバー３Ｂが駆動されて入力信号の電
圧レベルが低くなる方向に制御される。このような制御
により、コンポジット信号のうちペデスタルクランプを
行う部分の電圧をペデスタルレベルにバイアスするよう
にしている。

【０００４】

【発明が解決しようとする課題】しかし、従来のペデス
タルクランプ装置では、コンポジット信号のうちクラン
プすべき部分を、コンパレータ２と２つのドライバー３
Ａ、３Ｂとからなるクランプ回路を用い、コンパレータ
２に負帰還をかけてバイアスするため、図９に示したよ
うに、出力部６より出力されるペデスタルクランプされ
た後の信号が発振しやすい。即ち、ペデスタルクランプ
を行う期間において入力部５よりの入力信号がクランプ
電圧より低い場合は、その入力信号にクランプ電圧に至
るまで正方向のバイアスをかけ、逆に、入力信号がクラ
ンプ電圧より高い場合は、負方向のバイアスをかけてい
る。従って、ペデスタルクランプを行う期間において、
正方向のバイアスをかけている状態と、負方向のバイア
スをかけている状態とが発振する可能性がある。

【０００５】かかる発振を防止するためには、コンパレ
ータ２とドライバー３Ａ、３Ｂとからなるクランプ回路
の時定数を調整すればよいが、負帰還をかけたコンパレ
ータ２をＭＯＳで作成しようとすると回路が複雑となる
問題がある。また、ドライブ能力の大きいドライバー
は、極めて短時間で出力を変化させることができるが、
オーバーランが大きいため、クランプ精度は必ずしもよ
いとはいえない。そこで、本発明の第１の目的は、発振
を防止したクランプ回路をＭＯＳによりロジック的に作
ることができるコンポジット信号用ペデスタルクランプ
装置を提供することにある。第２の目的は、クランプ精
度を高くすることができるコンポジット信号用ペデスタ
ルクランプ装置を提供することにある。

【０００６】

【課題を解決するための手段】請求項１の発明は、コン
ポジット信号におけるペデスタルクランプを時分割にか
つ単一方向ずつ行うことを特徴とする。請求項２の発明
は、コンポジット信号におけるペデスタルクランプを時
分割にかつ単一方向ずつ行う際に、ドライブ能力の大き
いドライバーによりクランプし、次いでドライブ能力の
小さいドライバーでクランプすることを特徴とする。

【０００７】

【作用】ペデスタルクランプを行う時期を時分割し、し
かも、ペデスタルクランプを単一方向ずつ行うので、発
振のしないクランプ回路をＭＯＳによりロジック的に作
製することができる。また、最初にドライブ能力の大き
なドライバーによりクランプすることにより、大きく大
まかにクランプし、次いでドライブ能力の小さなドライ
バーによりクランプすることにより、精度のよいクラン
プをすることが可能となる。

【０００８】

【実施例】以下、本発明の実施例について説明する。図
１は本発明の実施例に係るペデスタルクランプ装置の概
略図である。１はコンデンサであり、入力部５を介して
コンポジット信号が入力される。２はコンパレータであ
り、コンデンサ１の出力と基準電圧Ｖｒｅｆとを比較す
る。４Ａ、４Ｂはドライバーであり、ペデスタルクラン
プを時分割でかつ単一方向ずつ行うことができるよう各
ドライバー４Ａ、４Ｂをイネーブルする期間を分けてい
る。即ち、一方のドライバー４ＡはあるＡ期間のみイネ
ーブルされ、他方のドライバー４ＢはＡ期間が経過した
後に開始されるＢ期間のみイネーブルされる。コンパレ
ータ２とドライバー４Ａ、４Ｂとによりクランプ回路が
構成されている。６は出力部である。

【０００９】図２は、図１のペデスタルクランプ装置に
より得られるペデスタルクランプされた出力信号の波形
図であり、Ａ期間は一方のドライバー４Ａのみがアクテ
ィブとなり、入力信号を正方向にバイアスをかけてい
る。Ａ期間経過後に開始されるＢ期間は他方のドライバ
ー４Ｂのみがアクティブとなり、入力信号を逆方向、即
ち、負方向にバイアスをかけている。このようにＡ期間
とＢ期間とに完全に時期を分けて、ドライバー４Ａ、４
Ｂを別々にインネーブルしているので、クランプ回路が
発振することがない。従って、従来のように時定数を調
整して発振を防止する必要がなく、ＭＯＳにより発振を
防止したクランプ回路をロジック的に容易に作製するこ
とができる。

【００１０】図３は、図１のクランプ回路をＭＯＳによ
りロジック的に構成した一例を示す。２１は入力部、２
２は出力部、２３はコンパレータ、Ｖｒｅｆは基準電
圧、２４Ａは一方のドライバー、２４Ｂは他方のドライ
バー、２５Ａ、２５Ｂはアンド回路、２６はラインカウ
ンタ、２７はコンデンサ、Ｃは内部クロックの入力部で
ある。入力部２１にはコンポジット信号が入力される
が、そのうちペデスタルクランプを行う部分の信号が入
力されると、コンパレータ２３に駆動信号が供給されて
コンパレータ２３が駆動できる状態となる。

【００１１】一方、ラインカウンタ２６においては例え
ばコンパレータ２３への駆動信号に連動してカウントが
開始され、そのカウント数によってペデスタルクランプ
を行う期間のうち最初のＡ期間とその後のＢ期間とがあ
らかじめ定められており、ラインカウンタ２６のＣに入
力される内部クロックを利用してＡ期間とＢ期間とが切
り換えられるようになっている。即ち、Ａ期間では、ラ
インカウンタ２６より一方のアンド回路２５Ａにオン信
号が入力され、他方のアンド回路２５Ｂにオフ信号が入
力され、一方のアンド回路２５Ａの出力信号により一方
のドライバー２４Ａが動作してペデスタルクランプが行
われる。この間、他方のドライバー２４Ｂは動作しな
い。このＡ期間が終了すると、一定時間経過後にＢ期間
が開始され、このＢ期間では、ラインカウンタ２６より
一方のアンド回路２５Ａにオフ信号が入力され、他方の
アンド回路２５Ｂにオン信号が入力され、他方のアンド
回路２５Ｂの出力信号により他方のドライバー２４Ｂが
動作してペデスタルクランプが行われる。この間、一方
のドライバー２４Ａは動作しない。このようにして、図
２に示したような波形のペデスタルクランプが行われ
る。

【００１２】コンポジット信号のうちペデスタルクラン
プを行う部分については特に限定されないが、図３の例
では、コンポジット信号における等化パルスの期間にペ
デスタルクランプを行うようにしている。この場合は、
入力部２１にコンポジット信号が入力されると、等化パ
ルスの期間に対応してコンパレータ２３にその駆動信号
が供給され、その期間中コンパレータ２３が動作する。
ラインカウンタ２６は、一般のＶＴＲに内蔵されている
ものであり、コンポジット信号の垂直同期期間を検出
し、水平同期パルス（シンク信号）によってカウンタの
値が増加するものである。また、内部クロックも一般の
ＶＴＲに内蔵されているものである。従って、これらの
ラインカウンタと内部クロックを利用して、コンポジッ
ト信号における等化パルスの期間中にコンパレータ２３
の駆動信号を発生させることができる。

【００１３】次に、図４を参照しながらラインカウンタ
２６の動作を具体的に説明すると、コンポジット信号に
おける垂直同期期間は、一般に１画面に２回ずつ登場す
るものであるが、一般のＶＴＲに内蔵されている垂直同
期期間検出回路によってこの垂直同期期間を検出したと
きにラインカウンタ２６を初期状態にリセットする。リ
セット後登場する水平同期パルス（シンク信号）Ｂをラ
インカウンタ２６によりカウントすることにより等化パ
ルスの期間を検出する。一方、内部クロックを用いて、
等化パルスの期間におけるＡ期間とＢ期間とを定め、Ａ
期間ではアンド回路２５Ａにのみオン信号を供給してド
ライバー２４Ａによりペデスタルクランプを行い、その
後のＢ期間ではアンド回路２５Ｂにのみオン信号を供給
してドライバー２４Ｂによりペデスタルクランプを行う
ようにしている。

【００１４】図５は、ドライブ能力の異なるドライバー
の複数を用いて、ドライブ能力の大きなドライバーと小
さなドライバーとを切り換え動作させてペデスタルクラ
ンプを行ったときの出力信号の電圧の波形図である。ド
ライブ能力の大きなドライバーによる出力変化は急激で
ありオーバーランが起こりやすいが、その後にドライブ
能力の小さなドライバーに切り換えてドライブすると出
力変化は緩慢となるがオーバーランが生ぜず精度の高い
クランプを行うことができる。実際にドライブ能力の同
じものを使用する場合に比較して、精度を１／１０程度
高めることができた。なお、図６は、ドライブ能力の同
じドライバーを用いてペデスタルクランプを行った場合
の出力信号の電圧の波形図であり、図５と比較するとク
ランプ精度が劣ることが分かる。

【００１５】図７は、図５に示した波形となる動作をす
るクランプ回路をＭＯＳによりロジック的に構成した一
例を示す。２４Ａはドライブ能力の大きな一方のドライ
バー、２４Ｂはドライブ能力の大きな他方のドライバ
ー、２７Ａはドライブ能力の小さな一方のドライバー、
２７Ｂはドライブ能力の小さな他方のドライバー、２５
Ａ、２５Ｂ、２８Ａ、２８Ｂはアンド回路である。ライ
ンカウンタ２６においては例えばコンパレータ２３への
駆動信号に連動してカウントが開始され、そのカウント
数によってペデスタルクランプを行う期間のうち、大き
なドライブ能力でクランプする最初のＡ期間と次のＢ期
間とが定められ、かつ、小さなドライブ能力でクランプ
する２回目のＡ期間と次のＢ期間とがあらかじめ定めら
れており、ラインカウンタ２６のＣに入力される内部ク
ロックを利用して、最初のＡ期間とＢ期間、２回目のＡ
期間とＢ期間とが切り換えられるようになっている。

【００１６】即ち、最初のＡ期間では、ラインカウンタ
２６よりアンド回路２５Ａのみにオン信号が入力され、
他のアンド回路２５Ｂ、２８Ａ、２８Ｂにオフ信号が入
力され、アンド回路２５Ａの出力信号によりドライブ能
力の大きなドライバー２４Ａが動作してペデスタルクラ
ンプが行われる。この間、他のドライバー２４Ｂ、２７
Ａ、２７Ｂは動作しない。この最初のＡ期間が終了する
と、一定時間経過後に最初のＢ期間が開始され、このＢ
期間では、ラインカウンタ２６よりアンド回路２５Ｂに
のみオン信号が入力され、他のアンド回路２５Ａ、２８
Ａ、２８Ｂにオフ信号が入力され、アンド回路２５Ｂの
出力信号によりドライブ能力の大きなドライバー２４Ｂ
が動作してペデスタルクランプが行われる。この間、他
のドライバー２４Ａ、２７Ａ、２７Ｂは動作しない。次
に、２回目のＡ期間が到来すると、この間はラインカウ
ンタ２６よりアンド回路２８Ａにのみオン信号が供給さ
れ、その出力信号によりドライブ能力の小さなドライバ
ー２７Ａのみが動作してペデスタルクランプが行われ
る。その後２回目のＢ期間が到来すると、この間はライ
ンカウンタ２６よりアンド回路２８Ｂにのみオン信号が
供給され、その出力信号によりドライブ能力の小さなド
ライバー２７Ｂのみが動作してペデスタルクランプが行
われる。このようにして、図５に示したような波形のペ
デスタルクランプが行われる。

【００１７】以上、本発明の実施例について説明した
が、本発明においては、コンポジット信号におけるペデ
スタルクランプを行う部分については特に限定されな
い。従って、ペデスタルクランプを行う期間の検出手
段、そのクランプ手段については、特に限定されるもの
ではない。

【００１８】

【発明の効果】請求項１の発明によれば、発振のしない
クランプ回路をＭＯＳによりロジック的に容易に作製す
ることができる。請求項２の発明によれば、クランプの
精度を高めることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係るペデスタルクランプ装置
の概略図である。

【図２】本発明の実施例に係るペデスタルクランプ装置
により制御された出力信号の電圧の波形図である。

【図３】本発明の実施例に係るペデスタルクランプ装置
におけるクランプ回路をＭＯＳによりロジック的に構成
した一例を示す回路図である。

【図４】図３に示したラインカウンタの説明図である。

【図５】本発明の他の実施例に係るペデスタルクランプ
装置により制御された出力信号の電圧の波形図である。

【図６】ドライブ能力が同じドライバーを用いた場合に
おける出力信号の電圧の波形図である。

【図７】本発明の他の実施例に係るペデスタルクランプ
装置におけるクランプ回路をＭＯＳによりロジック的に
構成した一例を示す回路図である。

【図８】従来のペデスタルクランプ装置の概略図であ
る。

【図９】従来のペデスタルクランプ装置により制御され
た出力信号の電圧の波形図である。

【符号の説明】

１、２７ コンデンサ ２、２３ コンパレータ ３Ａ、３Ｂ、４Ａ、４Ｂ、２４Ａ、２４Ｂ、２７Ａ、２
７Ｂ ドライバー ２５Ａ、２５Ｂ、２８Ａ、２８Ｂ アンド回路 ２６ ラインカウンタ ５、２１ 入力部 ６、２２ 出力部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 コンポジット信号におけるペデスタルク
   ランプを時分割にかつ単一方向ずつ行うことを特徴とす
   るコンポジット信号用ペデスタルクランプ装置。
2. 【請求項２】 コンポジット信号におけるペデスタルク
   ランプを時分割にかつ単一方向ずつ行う際に、ドライブ
   能力の大きいドライバーによりクランプし、次いでドラ
   イブ能力の小さいドライバーでクランプすることを特徴
   とするコンポジット信号用ペデスタルクランプ装置。