JPH01254996A - 信号切換回路 - Google Patents
信号切換回路Info
- Publication number
- JPH01254996A JPH01254996A JP63082675A JP8267588A JPH01254996A JP H01254996 A JPH01254996 A JP H01254996A JP 63082675 A JP63082675 A JP 63082675A JP 8267588 A JP8267588 A JP 8267588A JP H01254996 A JPH01254996 A JP H01254996A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- synchronization
- synchronization signal
- separate horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、パーソナルコンピュータからの信号を受像
することを目的とするデイスプレィ装置において、セパ
レート水平同期信号の有無を検出することにより、自動
的に複合映像信号から分離された同期信号とセパレート
水平同期信号とを切り換えることができるようにした信
号切換回路に関するものである。
することを目的とするデイスプレィ装置において、セパ
レート水平同期信号の有無を検出することにより、自動
的に複合映像信号から分離された同期信号とセパレート
水平同期信号とを切り換えることができるようにした信
号切換回路に関するものである。
パーソナルコンピュータの表示装置となるデイスプレィ
装置はパーソナルコンピュータの種類により様々なもの
が存在する。中でも最近は多種のパーソナルコンピュー
タと接続可能なマルチ入力のデイスプレィ装置が主流と
なってきている。
装置はパーソナルコンピュータの種類により様々なもの
が存在する。中でも最近は多種のパーソナルコンピュー
タと接続可能なマルチ入力のデイスプレィ装置が主流と
なってきている。
このデイスプレィ装置の中で同期信号の入力形態は通常
Ｒ，Ｇ、Ｂのそれぞれの映像信号の他に水平同期と垂直
同期信号がセパレートで入力されるのが一般的であるが
、中にはセパレート同期信号は入力されず、Ｒ，Ｇ、Ｂ
のいずれかの映像信号のブランキング期間内に同期信号
を含んでいるような複合映像信号のみを同期信号として
出力するパーソナルコンピュータが存在する。
Ｒ，Ｇ、Ｂのそれぞれの映像信号の他に水平同期と垂直
同期信号がセパレートで入力されるのが一般的であるが
、中にはセパレート同期信号は入力されず、Ｒ，Ｇ、Ｂ
のいずれかの映像信号のブランキング期間内に同期信号
を含んでいるような複合映像信号のみを同期信号として
出力するパーソナルコンピュータが存在する。
このような２種類の形態の同期信号を入力し受像するデ
イスプレィ装置の場合、前者の場合はセパレートの同期
信号をそのまま同期回路に人力することにより受像する
ことが可能であるが、後者のごとく複合映像信号の場合
、同期信号はその複合映像信号の中から同期信号部のみ
を分離し、その分離された同期信号を同期回路に入力す
る必要がある。
イスプレィ装置の場合、前者の場合はセパレートの同期
信号をそのまま同期回路に人力することにより受像する
ことが可能であるが、後者のごとく複合映像信号の場合
、同期信号はその複合映像信号の中から同期信号部のみ
を分離し、その分離された同期信号を同期回路に入力す
る必要がある。
この場合、二つの同期信号を同期回路の入力にパラレル
に接続すると互いの同期を乱す可能性があるため、何ら
かの形で切り換えて同期回路に接続しなければならない
。
に接続すると互いの同期を乱す可能性があるため、何ら
かの形で切り換えて同期回路に接続しなければならない
。
従来はこのような２種類の同期信号を第２図に示すごと
く、複合映像入力端子Ａから複合映像信号１２が入力さ
れ、映像回路１と同期分離回路２に入力される。同期分
離回路２で複合映像信号１２から同期信号を分離してお
り、一方セバレート水平同期信号１３は水平同期信号入
力端子Ｂに入力され、極性反転回路３に入力され、そこ
で、極性が反転される。
く、複合映像入力端子Ａから複合映像信号１２が入力さ
れ、映像回路１と同期分離回路２に入力される。同期分
離回路２で複合映像信号１２から同期信号を分離してお
り、一方セバレート水平同期信号１３は水平同期信号入
力端子Ｂに入力され、極性反転回路３に入力され、そこ
で、極性が反転される。
同期分離回路２で分離された同期信号と極性反転回路３
で極性反転されたセパレート水平同期信号はマニュアル
スイッチ１１もしくはアナログスイッチなどを用いるこ
とにより、二つの同期信号を切り換えて同期回路１４に
入力していた。
で極性反転されたセパレート水平同期信号はマニュアル
スイッチ１１もしくはアナログスイッチなどを用いるこ
とにより、二つの同期信号を切り換えて同期回路１４に
入力していた。
したがって、この場合、使用者が接続する信号によって
デイスプレィ装置の切り換えスイッチを操作しなければ
ならず、もし操作を誤った場合同期信号が入力されず、
同期が取れなくなる。
デイスプレィ装置の切り換えスイッチを操作しなければ
ならず、もし操作を誤った場合同期信号が入力されず、
同期が取れなくなる。
従来のデイスプレィ装置の信号切換回路は以上のように
構成されているので、この場合、使用者が接続する信号
によってデイスプレィ装置の切り換えにスイッチを操作
しなければならず、もし誤った操作をした場合、同期信
号は入力されず、同期が流れてしまうという問題点があ
った。
構成されているので、この場合、使用者が接続する信号
によってデイスプレィ装置の切り換えにスイッチを操作
しなければならず、もし誤った操作をした場合、同期信
号は入力されず、同期が流れてしまうという問題点があ
った。
また、余分なマニュアルスイッチ１１やアナログスイッ
チなどが必要となり、スペース的に、また、コスト的に
も問題点が多かった。
チなどが必要となり、スペース的に、また、コスト的に
も問題点が多かった。
この発明は上記のような問題点を解消するためになされ
たもので、自動的にかつ安価に複合映像信号から分離さ
れた同期信号とセパレート水平同期信号の切り換えを行
なうことができる信号切換回路を得ることを目的とする
。
たもので、自動的にかつ安価に複合映像信号から分離さ
れた同期信号とセパレート水平同期信号の切り換えを行
なうことができる信号切換回路を得ることを目的とする
。
この発明に係る信号切換回路は、セパレート水平同期信
号の有無を検出する検出回路と、この検出回路のセパレ
ート水平同期信号の検出の有無に応じてオン、オフする
トランジスタと、このトランジスタの出力と極性反転さ
れたセパレート水平同期信号との論理積をとる論理回路
とを設けたものである。
号の有無を検出する検出回路と、この検出回路のセパレ
ート水平同期信号の検出の有無に応じてオン、オフする
トランジスタと、このトランジスタの出力と極性反転さ
れたセパレート水平同期信号との論理積をとる論理回路
とを設けたものである。
この発明における検出回路がセパレート水平同期信号の
検出時にトランジスタをオフさせ、このトランジスタの
出力と極性反転されたセパレート水平同期信号との論理
積を論理回路でとって次段に極性反転されたセパレート
水平同期信号を出力し、セパレート水平同期信号の非検
出時にトランジスタがオンとなって複合映像信号から同
期分離回路で分離された同期信号を出力し、この同期信
号論理回路を通して次段の同期回路に出力する。
検出時にトランジスタをオフさせ、このトランジスタの
出力と極性反転されたセパレート水平同期信号との論理
積を論理回路でとって次段に極性反転されたセパレート
水平同期信号を出力し、セパレート水平同期信号の非検
出時にトランジスタがオンとなって複合映像信号から同
期分離回路で分離された同期信号を出力し、この同期信
号論理回路を通して次段の同期回路に出力する。
以下、この発明の一実施例を図について説明する。第１
図において、４は複合映像信号入力端で、複合映像信号
１２を入力するもので、抵抗Ｒ１を介してアースされる
とともに、コンデンサＣＩを介して映像回路１の入力端
に接続されており、さらに抵抗Ｒ２とコンデンサＣ２を
介して同期分離回路２の入力端に接続されている。
図において、４は複合映像信号入力端で、複合映像信号
１２を入力するもので、抵抗Ｒ１を介してアースされる
とともに、コンデンサＣＩを介して映像回路１の入力端
に接続されており、さらに抵抗Ｒ２とコンデンサＣ２を
介して同期分離回路２の入力端に接続されている。
同期分離回路２の出力端はトランジスタ８のコレクタと
トランジスタ９のベースとに接続されている。トランジ
スタ９のベース・エミッタ間には抵抗Ｒ３が接続され、
エミッタはアースされ、コレクタは抵抗Ｒ４を介して電
源Ｖｃｃに接続されているとともに、論理回路として、
入力のＮＡＮＤ回路１０の第１入力端に接続されている
。
トランジスタ９のベースとに接続されている。トランジ
スタ９のベース・エミッタ間には抵抗Ｒ３が接続され、
エミッタはアースされ、コレクタは抵抗Ｒ４を介して電
源Ｖｃｃに接続されているとともに、論理回路として、
入力のＮＡＮＤ回路１０の第１入力端に接続されている
。
一方、水平同期信号入力端子Ｂには、セパレート水平同
期信号１３が導入されるようになっている。この水平同
期信号入力端子Ｂは抵抗Ｒ５を介してアースされ、かつ
極性反転回路３を介してＮＡＮＤ回路１０の第２入力端
に接続されている。
期信号１３が導入されるようになっている。この水平同
期信号入力端子Ｂは抵抗Ｒ５を介してアースされ、かつ
極性反転回路３を介してＮＡＮＤ回路１０の第２入力端
に接続されている。
ＮＡＮＤ回路１０の出力は図示しない同期回路に送出す
るようになっている。
るようになっている。
さらに、水平同期信号入力端子Ｂは抵抗Ｒ６、コンデン
サ４、ダイオード６、抵抗Ｒ７を介して上記トランジス
タ８のベースに接続されている。
サ４、ダイオード６、抵抗Ｒ７を介して上記トランジス
タ８のベースに接続されている。
トランジスタ８のベース・エミッタ間には抵抗Ｒ８が接
続され、エミッタはアースされている。
続され、エミッタはアースされている。
トランジスタ８はセパレート水平同期信号の検出回路を
形成している。
形成している。
上記コンデンサ４とダイオード６との接続点はダイオー
ド５を介してアースされており、ダイオード６と抵抗Ｒ
７との接続点は電解コンデンサ７を介してアースされて
いる。
ド５を介してアースされており、ダイオード６と抵抗Ｒ
７との接続点は電解コンデンサ７を介してアースされて
いる。
次に動作について説明する。まず、水平同期信号入力端
子Ｂにセパレートの水平同期信号１３が入力されている
場合、このセパレート水平同期信号１３は抵抗Ｒ６を介
してコンデンサ４と、ダイオード４によりＤＣレベルを
クランプされ、ダイオード６と電解コンデンサ７で検波
平滑された電圧によりトランジスタ８をオンさせる。
子Ｂにセパレートの水平同期信号１３が入力されている
場合、このセパレート水平同期信号１３は抵抗Ｒ６を介
してコンデンサ４と、ダイオード４によりＤＣレベルを
クランプされ、ダイオード６と電解コンデンサ７で検波
平滑された電圧によりトランジスタ８をオンさせる。
トランジスタ８がオンすることにより、トランジスタ９
をオフさせる。したがって、トランジスタ９のコレクタ
はハイレベルとなり、そのハイレベルがＮＡＮＤ回路１
１の第１入力端に人力される。。
をオフさせる。したがって、トランジスタ９のコレクタ
はハイレベルとなり、そのハイレベルがＮＡＮＤ回路１
１の第１入力端に人力される。。
一方、水平同期信号入力端子Ｂに導入されるセパレート
水平同期信号１３は極性反転回路３で極性が反転されて
、ＮＡＮＤ回路１０の第２入力端に加えられている。こ
れにより、ＮＡＮＤ回路１０はこのセパレート水平同期
信号１３を同期回路に出力する。
水平同期信号１３は極性反転回路３で極性が反転されて
、ＮＡＮＤ回路１０の第２入力端に加えられている。こ
れにより、ＮＡＮＤ回路１０はこのセパレート水平同期
信号１３を同期回路に出力する。
次に、複合映像信号入力端子Ａに複合映像信号１２が導
入され、水平同期信号入力端子Ｂにセパレート水平同期
信号が入力されなかった場合について説明する。この場
合はトランジスタ８のベースはローレベルとなるため、
トランジスタ８はオフする。したがって、複合映像信号
入力端子Ａの複合映像信号１２は同期分離回路２を通っ
て同期信号が分離され、この分離された同期信号はトラ
ンジスタ９のベースに入力され、コレクタよりＮＡＮＤ
回路１０の第１入力端に入力される。
入され、水平同期信号入力端子Ｂにセパレート水平同期
信号が入力されなかった場合について説明する。この場
合はトランジスタ８のベースはローレベルとなるため、
トランジスタ８はオフする。したがって、複合映像信号
入力端子Ａの複合映像信号１２は同期分離回路２を通っ
て同期信号が分離され、この分離された同期信号はトラ
ンジスタ９のベースに入力され、コレクタよりＮＡＮＤ
回路１０の第１入力端に入力される。
このとき極性反転回路３の出力はハイレベルとなってい
るため、複合映像信号からの周期信号がＮＡＮＤ回路１
０を通って同期回路に入力される。
るため、複合映像信号からの周期信号がＮＡＮＤ回路１
０を通って同期回路に入力される。
これにより、同期信号が複合映像信号から分離された同
期信号に切り換わった場合に自動的に選択することが可
能となる。
期信号に切り換わった場合に自動的に選択することが可
能となる。
以上のように、この発明によれば、検出回路でセパレー
ト水平同期信号を検出したときはトランジスタをオフに
して得られる信号と反転したセパレート水平同期信号と
の論理積を論理り回路でとって同期回路に出力し、セパ
レート水平同期信号が入力されないとき、同期分離回路
で複合映像信号から分離された同期信号をトランジスタ
およびＮＡＮＤ回路を介して同期信号を出力するように
構成したので、簡単な回路で２種類の異なった仕様の同
期信号を自動的に切り換えることができるという効果が
ある。
ト水平同期信号を検出したときはトランジスタをオフに
して得られる信号と反転したセパレート水平同期信号と
の論理積を論理り回路でとって同期回路に出力し、セパ
レート水平同期信号が入力されないとき、同期分離回路
で複合映像信号から分離された同期信号をトランジスタ
およびＮＡＮＤ回路を介して同期信号を出力するように
構成したので、簡単な回路で２種類の異なった仕様の同
期信号を自動的に切り換えることができるという効果が
ある。
第１図はこの発明の一実施例による信号切換回路の回路
図、第２図は従来の信号切換回路のブロック図である。 ２・・・同期分離回路、３・・・極性反転回路、８・・
・トランジスタ（検出回路）、９・・・トランジスタ、
１０・・・ＮＡＮＤ回路。 なお、図中、同一符号は同一、または相当部分を示す。 代理人 大 岩 増 雄
図、第２図は従来の信号切換回路のブロック図である。 ２・・・同期分離回路、３・・・極性反転回路、８・・
・トランジスタ（検出回路）、９・・・トランジスタ、
１０・・・ＮＡＮＤ回路。 なお、図中、同一符号は同一、または相当部分を示す。 代理人 大 岩 増 雄
Claims (1)
- セパレート水平同期信号の有無を検出する検出回路と、
複合映像信号から同期信号を分離する同期分離回路と、
上記セパレート水平同期信号の極性を反転する極性反転
回路と、上記検出回路が上記セパレート水平同期信号の
検出時にオフとなって上記同期分離回路で分離された同
期信号の出力を阻止しかつ上記検出回路が上記セパレー
ト水平同期信号の非検出時に上記同期分離回路で分離さ
れた上記同期信号を出力するトランジスタと、上記トラ
ンジスタの出力と上記極性反転回路の出力との論理積を
とって上記セパレート水平同期信号の検出時には上記極
性反転回路で反転されたセパレート水平同期信号を次段
の同期回路に出力しかつ上記セパレート水平同期信号の
非検出時には上記同期分離回路で分離された同期信号を
上記次段の同期回路に出力する論理回路とを備えた信号
切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082675A JP2540906B2 (ja) | 1988-04-04 | 1988-04-04 | 信号切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082675A JP2540906B2 (ja) | 1988-04-04 | 1988-04-04 | 信号切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01254996A true JPH01254996A (ja) | 1989-10-11 |
| JP2540906B2 JP2540906B2 (ja) | 1996-10-09 |
Family
ID=13780992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63082675A Expired - Lifetime JP2540906B2 (ja) | 1988-04-04 | 1988-04-04 | 信号切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540906B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0651730A (ja) * | 1992-06-05 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 混合同期信号選択回路 |
| JPH0651729A (ja) * | 1992-06-05 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 入力信号経路自動切り替え回路 |
-
1988
- 1988-04-04 JP JP63082675A patent/JP2540906B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0651730A (ja) * | 1992-06-05 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 混合同期信号選択回路 |
| JPH0651729A (ja) * | 1992-06-05 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 入力信号経路自動切り替え回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2540906B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0438081A (ja) | ビデオ信号切換装置 | |
| JPH0585912B2 (ja) | ||
| US5404153A (en) | Super VGA monitor interface circuit | |
| US5206549A (en) | Frequency discriminating circuit | |
| JPH01254996A (ja) | 信号切換回路 | |
| KR0170737B1 (ko) | 비디오 뮤트시에 복합 동기 신호 출력회로 | |
| KR890004764Y1 (ko) | 비데오 스위칭 회로 | |
| KR950001174B1 (ko) | 입력신호 자동절환회로 | |
| JPH039418Y2 (ja) | ||
| JPH0713031Y2 (ja) | 水平同期信号処理回路 | |
| JPH026704Y2 (ja) | ||
| JPH03173286A (ja) | Ｈｄｔｖ入力信号自動切換装置 | |
| KR0116004Y1 (ko) | 텔레비젼의 외부 입출력 절환장치 | |
| KR0122741Y1 (ko) | 동기신호 분리신호 | |
| JPH03125581A (ja) | 多画面テレビ | |
| JPH03118597A (ja) | 画像メモリ回路 | |
| JPH11119756A (ja) | 表示制御装置 | |
| JPH0447870A (ja) | ビデオ信号切換装置 | |
| JPS61290482A (ja) | デイスプレイ装置用同期入力装置 | |
| JPS62143091A (ja) | 同期信号極性切換回路 | |
| JPH03262383A (ja) | 同期分離回路 | |
| JPS6195682A (ja) | 電子タイマ−装置 | |
| JPH0837609A (ja) | コンポジット信号用ペデスタルクランプ装置 | |
| JPH03173272A (ja) | 水平同期パルス発生装置 | |
| JPH0211065A (ja) | フィールド判定回路 |