JPH083794B2 - Production system using multi-processor - Google Patents
Production system using multi-processorInfo
- Publication number
- JPH083794B2 JPH083794B2 JP61202932A JP20293286A JPH083794B2 JP H083794 B2 JPH083794 B2 JP H083794B2 JP 61202932 A JP61202932 A JP 61202932A JP 20293286 A JP20293286 A JP 20293286A JP H083794 B2 JPH083794 B2 JP H083794B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- production system
- processor
- production
- inference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Devices For Executing Special Programs (AREA)
Description
【発明の詳細な説明】 (発明の属する分野) 本発明はプロダクションシステム,殊にマルチプロセ
ッサユニットを用いたプロダクションシステムに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a production system, and more particularly to a production system using a multiprocessor unit.
(従来技術) 近年,コンピュータを用いて知識情報処理,例えば種
々装置の故障診断等を行う場合プロダクションシステム
を用いて推論処理を行うことが提案されている。(Prior Art) In recent years, it has been proposed to perform inference processing using a production system when performing knowledge information processing using a computer, for example, failure diagnosis of various devices.
プロダクションシステムは第2図(a)に示すように
推論の対象とする情報を格納するワーキングメモリ(Wo
rking Memory以下WMと略す)1と推論の動作条件列を格
納するプロダクションメモリ(Production Memory以下R
Mと略す)2及び両者を結びつけて推論を実行するプロ
セッサユニット(Processor Unit以下PUと略す)3とで
構成するのが一般的であったが,このように各要素が1
対1に対応した構成では処理が逐次的になるために推論
処理の高速化が望めなかった。As shown in Fig. 2 (a), the production system uses a working memory (Wo) that stores information to be inferred.
rking Memory (abbreviated as WM below) 1 and production memory that stores a sequence of operating conditions for inference (Production Memory R below)
2) and a processor unit (hereinafter, abbreviated as PU) 3 that connects both to execute inference, but each element is 1 in this way.
In the structure corresponding to the one-to-one correspondence, the processing becomes sequential, so that the speeding up of the inference processing cannot be expected.
このため,従来第2図(b)に示す如く,PUを複数個
4−1,4−2,……4−nを備え且つ各々のPUに分割した
動作条件列を格納したPM5−1,5−2,……5−nを付加す
ると共に唯一のWM6をパス7を介して共有するように構
成し推論処理を複数のPUに分担させて並列に処理を行う
ことによって処理の高速化を企っていた。Therefore, as shown in FIG. 2 (b), PM5-1, which has a plurality of PUs 4-1, 4-2, ... 4-n and stores operating condition sequences divided into each PU, 5-2, ... 5-n is added, and only one WM6 is configured to be shared via the path 7, and the inference processing is shared by multiple PUs to perform processing in parallel to speed up processing. I was planning.
しかしながら,上述した従来のプロダクションシステ
ムにおいては各PU4−1,4−2,……4−nが唯一のWM6を
共有するため一つのPUがWM6をアクセスする間他のPUは
その終了まで待たざるを得ず従って高速化には自ずと限
界があるという欠点があった。However, in the above-mentioned conventional production system, since each PU 4-1, 4-2, ... 4-n shares the only WM6, while one PU accesses WM6, the other PUs have to wait until the end. Therefore, there is a drawback that the speedup is naturally limited.
(発明の目的) 本発明は以上説明したような従来のプロダクションシ
ステムにおける欠点を除去するためになされたものであ
って,処理時間を著しく速めたプロダクションシステム
を提供することを目的とする。(Object of the Invention) The present invention has been made to eliminate the drawbacks in the conventional production system as described above, and an object of the present invention is to provide a production system in which the processing time is remarkably shortened.
(発明の概要) 本発明はこの目的を達成するために次のような構成を
とる。(Outline of the Invention) The present invention has the following configuration in order to achieve this object.
即ち、複数のプロセッサユニット夫々にワーキングメ
モリとプロダクションメモリとを備え、前記各ワーキン
グメモリに同一内容のデータを格納し、前記各プロダク
ションメモリに各々が属するプロセッサユニットが必要
とするデータのみを分散して格納し、前記複数のプロセ
ッサユニット夫々をループ状に接続する通信チャンネル
を設け、各プロセッサユニットは該通信チャンネルを介
してデータの書き換え内容若しくは推論処理に必要なデ
ータを他のプロセッサユニットに属するワーキングメモ
リ若しくはプロダクションメモリに転送して推論処理を
実行するように構成する。That is, each of the plurality of processor units is provided with a working memory and a production memory, the same content data is stored in each of the working memories, and only the data required by each processor unit belonging to each of the production memories is distributed. A communication channel for storing and connecting each of the plurality of processor units in a loop is provided, and each processor unit stores a data rewriting content or data necessary for inference processing via the communication channel to a working memory belonging to another processor unit. Alternatively, it is configured to transfer to the production memory and execute the inference processing.
(発明の実施例) 以下図示した実施例に基づいて本発明を詳細に説明す
る。(Examples of the Invention) The present invention will be described in detail based on the illustrated examples.
第1図は本発明のマルチプロセッサを用いたプロダク
ションシステムの原理を示すブロック図である。同図に
於いて8−1,8−2,……8−nはPUであって,該PUの夫
々の通信がポートをループ状に接続して一つの通信チャ
ンネル9を構成すると共に各々のPUに同一内容を有する
WM10,10,……10と分割した動作条件列を格納したPM11−
1,11−2,……11−nとを接続するよう構成したものであ
る。FIG. 1 is a block diagram showing the principle of a production system using a multiprocessor according to the present invention. In the figure, 8-1, 8-2, ... 8-n are PUs, and the communication of each PU connects the ports in a loop to form one communication channel 9 and Have the same content in PU
WM10, 10, ... PM11 that stores the operating condition sequence divided into 10-
1, 11-2, ... 11-n are connected.
このような構成によれば各PUに属するWMは皆同一内容
のデータを格納しているので、各PUは互いに独立且つ同
時に推論処理を実行することが可能となるから極めて高
速に所望の処理を行うことができること容易に理解でき
よう。With such a configuration, since all WMs belonging to each PU store the same content data, each PU can execute inference processing independently of each other and at the same time, so that the desired processing can be performed at extremely high speed. It's easy to see what you can do.
第3図は本発明の一実施例を示すブロック図であっ
て,この装置を用いてテレビの故障診断を行う場合を説
明する。同図において12−1,12−2,12−3,12−4は4個
のマイクロプロセッサユニット(Micro Processor Unit
以下MPUと略す)であって各々の通信ポートを互いに接
続して一つの閉ループになるように構成したものであ
り,該MPUにはメモリ13−1,13−2,13−3及び13−4を
夫々接続してプロダクションシステムを構成する。更に
前記MPUのうちの一つ例えばMPU12−1には前記プロダク
ションシステムとオペレータとのコミュニケーションを
司どるホストコンピュータ14を介して入力用キーボード
15及び表示装置16を接続する。FIG. 3 is a block diagram showing an embodiment of the present invention, and a case where a fault diagnosis of a television is performed using this device will be described. In the figure, 12-1, 12-2, 12-3, and 12-4 are four microprocessor units (Micro Processor Units).
(Hereinafter abbreviated as MPU), each communication port is connected to each other to form one closed loop, and the MPU has memories 13-1, 13-2, 13-3 and 13-4. To connect to each other to form a production system. Further, one of the MPUs, such as the MPU 12-1, is provided with an input keyboard via the host computer 14 that controls communication between the production system and the operator.
15 and the display device 16 are connected.
尚,前記メモリ13−1乃至13−4は上述したPMに対応
する格納領域とWMに対応する格納領域を有したもので,
このうち前記PMに格納する情報としては例えば表−1に
示す如き種々の故障状況とその原因とを対応させた情報
を各々に分割してメモリする。The memories 13-1 to 13-4 have a storage area corresponding to the above-mentioned PM and a storage area corresponding to the WM.
As the information to be stored in the PM, for example, information as shown in Table 1 in which various failure states and causes thereof are associated with each other is divided and stored.
このように構成した装置を用いてテレビの故障診断を
行う場合,オペレータは対象となるテレビの故障状況を
みてそのうちいくつか又はすべてをキーボード15によっ
てホストコンピュータ14に入力する。該ホストコンピュ
ータは前記MPU12−1を介して該MPU12−1に接続したメ
モリ13−1の前記格納領域WMに前記入力された故障状況
を書き込むと同時にMPU12−1は前記閉ループ通信チャ
ンネルを介して他のMPUに付属したメモリ夫々の格納領
域WMに書き込む。 When a failure diagnosis of a television is performed using the device configured as described above, the operator checks the failure situation of the target television and inputs some or all of them into the host computer 14 using the keyboard 15. The host computer writes the input failure status into the storage area WM of the memory 13-1 connected to the MPU 12-1 via the MPU 12-1, and at the same time the MPU 12-1 transmits another information via the closed loop communication channel. Write to the storage area WM of each memory attached to the MPU.
この状態で前記ホストコンピュータ14から推論開始の
指令が発せられると各MPUは前記13−1乃至13−4に格
納したPM1乃至PM4とWMの内容の照合を一斉に開始し各々
故障原因の候補を選出すると共にその結果をMPU12−1
を介してホストコンピュータ14に送出し,表示装置16に
よって表示する。When an inference start command is issued from the host computer 14 in this state, each MPU simultaneously starts collation of the contents of PM 1 to PM 4 and WM stored in 13-1 to 13-4, and causes the failure cause of each. Candidates are selected and the result is MPU12-1
It is sent to the host computer 14 via the display device 16 and displayed by the display device 16.
このように複数のMPUの夫々にWMとPMを独自に設けれ
ば,各MPUは並列に機能し得るから高速の推論ができる
こと容易に理解できよう。It can be easily understood that high-speed inference can be performed because each MPU can function in parallel by independently providing WM and PM for each of the multiple MPUs.
尚,以上の例は第1図に示した本発明の作用効果,即
ち,複数のプロセッサユニット夫々にWMとPMを付加した
場合の推論処理の高速化を説明するために示したもの
で,実際の故障診断装置に於ける推論処理は複雑であ
り,従ってそのアルゴリズムも複雑となり,かつ,各推
論ごとに各WMの書き換えが必要となるが,本発明に於い
てはこのWMの書換え及びPMへの必要なデータの供給はす
べてループ状に接続した通信チャンネルによって行うこ
とができる。The above example is shown to explain the operation and effect of the present invention shown in FIG. 1, that is, to speed up the inference processing when WM and PM are added to each of a plurality of processor units. The reasoning process in the fault diagnosis device is complicated and therefore the algorithm is also complicated, and each WM needs to be rewritten for each reasoning. In the present invention, this WM rewriting and PM All necessary data can be supplied by a communication channel connected in a loop.
(発明の効果) 本発明は以上説明したように構成し且つ機能せしめる
ものであるから推論を高速に実行するプロダクションシ
ステムを構成する上で著効を奏する。(Effects of the Invention) Since the present invention is configured and functions as described above, it is extremely effective in constructing a production system that executes inference at high speed.
第1図は本発明のプロダクションシステムの原理を説明
するブロック図,第2図(a)及び(b)は従来のプロ
ダクションシステムの構成図,第3図は本発明の一実施
例を示すブロック図である。 8−1乃至8−n……PU(プロセッサユニット),9……
通信チャンネル,10,10,……10……WM(ワーキングメモ
リ),11−1乃至11−n……PM(プロダクションメモ
リ)FIG. 1 is a block diagram for explaining the principle of the production system of the present invention, FIGS. 2 (a) and 2 (b) are configuration diagrams of a conventional production system, and FIG. 3 is a block diagram showing an embodiment of the present invention. Is. 8-1 to 8-n ... PU (processor unit), 9 ...
Communication channels, 10, 10, ...... 10 WM (working memory), 11-1 to 11-n ...... PM (production memory)
Claims (1)
グメモリとプロダクションメモリとを備え、前記各ワー
キングメモリに同一内容のデータを格納し、前記各プロ
ダクションメモリに各々が属するプロセッサユニットが
必要とするデータのみを分散して格納し、前記複数のプ
ロセッサユニット夫々をループ状に接続する通信チャン
ネルを設け、 各プロセッサユニットは該通信チャンネルを介してデー
タの書き換え内容若しくは推論処理に必要なデータを他
のプロセッサユニットに属するワーキングメモリ若しく
はプロダクションメモリに転送することによって、前記
複数のプロセッサユニットによる推論処理を同時に行わ
せることを特徴とするマルチプロセッサを用いたプロダ
クションシステム。1. A plurality of processor units each include a working memory and a production memory, each working memory stores data of the same content, and only data required by a processor unit to which each production memory belongs is stored. A communication channel that stores the data in a distributed manner and connects each of the plurality of processor units in a loop is provided. A production system using a multiprocessor, wherein the inference processing by the plurality of processor units is simultaneously performed by transferring to a working memory or a production memory to which the processor memory belongs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202932A JPH083794B2 (en) | 1986-08-29 | 1986-08-29 | Production system using multi-processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202932A JPH083794B2 (en) | 1986-08-29 | 1986-08-29 | Production system using multi-processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6358542A JPS6358542A (en) | 1988-03-14 |
| JPH083794B2 true JPH083794B2 (en) | 1996-01-17 |
Family
ID=16465546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202932A Expired - Lifetime JPH083794B2 (en) | 1986-08-29 | 1986-08-29 | Production system using multi-processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083794B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391836A (en) * | 1989-09-05 | 1991-04-17 | Nippon Steel Corp | Parallel hypothesis inferring device |
-
1986
- 1986-08-29 JP JP61202932A patent/JPH083794B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 「情報処理」vol.26,No.3(1985−3)P.213−225 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6358542A (en) | 1988-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770603B2 (en) | Parallel computer | |
| US5535406A (en) | Virtual processor module including a reconfigurable programmable matrix | |
| US5506999A (en) | Event driven blackboard processing system that provides dynamic load balancing and shared data between knowledge source processors | |
| US5970510A (en) | Distributed memory addressing system | |
| JP2002328891A (en) | Virtual logical partition terminal | |
| JPS5838818B2 (en) | Device sharing system | |
| JPH01150963A (en) | Ipl method in computer | |
| US5146605A (en) | Direct control facility for multiprocessor network | |
| US4897784A (en) | Multi-level bus access for multiple central processing unit | |
| JPH083794B2 (en) | Production system using multi-processor | |
| US3728682A (en) | Computer input-output chaining system | |
| EP0316251B1 (en) | Direct control facility for multiprocessor network | |
| JP2511146B2 (en) | Data processing device | |
| JPS5941214B2 (en) | Condition monitoring method | |
| JPH01263858A (en) | Multi-processor system | |
| JPH0452832A (en) | Arithmetic control system | |
| JPH0275034A (en) | Display system for operating state of multi-computer system | |
| JPH0883233A (en) | Channel controller | |
| JPH06203149A (en) | Image processor | |
| JPH02136954A (en) | Decentralized computer system | |
| JPS6246026B2 (en) | ||
| JPS62221741A (en) | System test system | |
| JPH02242331A (en) | Program code changing system | |
| JPS60221846A (en) | Main storage device | |
| JPH0465799A (en) | POS register |