JPH083794B2 - マルチプロセツサを用いたプロダクシヨンシステム - Google Patents
マルチプロセツサを用いたプロダクシヨンシステムInfo
- Publication number
- JPH083794B2 JPH083794B2 JP61202932A JP20293286A JPH083794B2 JP H083794 B2 JPH083794 B2 JP H083794B2 JP 61202932 A JP61202932 A JP 61202932A JP 20293286 A JP20293286 A JP 20293286A JP H083794 B2 JPH083794 B2 JP H083794B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- production system
- processor
- production
- inference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Devices For Executing Special Programs (AREA)
Description
【発明の詳細な説明】 （発明の属する分野） 本発明はプロダクションシステム，殊にマルチプロセ
ッサユニットを用いたプロダクションシステムに関す
る。
ッサユニットを用いたプロダクションシステムに関す
る。
（従来技術） 近年，コンピュータを用いて知識情報処理，例えば種
々装置の故障診断等を行う場合プロダクションシステム
を用いて推論処理を行うことが提案されている。
々装置の故障診断等を行う場合プロダクションシステム
を用いて推論処理を行うことが提案されている。
プロダクションシステムは第２図（ａ）に示すように
推論の対象とする情報を格納するワーキングメモリ（Wo
rking Memory以下WMと略す）１と推論の動作条件列を格
納するプロダクションメモリ（Production Memory以下R
Mと略す）２及び両者を結びつけて推論を実行するプロ
セッサユニット（Processor Unit以下PUと略す）３とで
構成するのが一般的であったが，このように各要素が１
対１に対応した構成では処理が逐次的になるために推論
処理の高速化が望めなかった。
推論の対象とする情報を格納するワーキングメモリ（Wo
rking Memory以下WMと略す）１と推論の動作条件列を格
納するプロダクションメモリ（Production Memory以下R
Mと略す）２及び両者を結びつけて推論を実行するプロ
セッサユニット（Processor Unit以下PUと略す）３とで
構成するのが一般的であったが，このように各要素が１
対１に対応した構成では処理が逐次的になるために推論
処理の高速化が望めなかった。
このため，従来第２図（ｂ）に示す如く,PUを複数個
４−1,4−2,……４−ｎを備え且つ各々のPUに分割した
動作条件列を格納したPM5−1,5−2,……５−ｎを付加す
ると共に唯一のWM6をパス７を介して共有するように構
成し推論処理を複数のPUに分担させて並列に処理を行う
ことによって処理の高速化を企っていた。
４−1,4−2,……４−ｎを備え且つ各々のPUに分割した
動作条件列を格納したPM5−1,5−2,……５−ｎを付加す
ると共に唯一のWM6をパス７を介して共有するように構
成し推論処理を複数のPUに分担させて並列に処理を行う
ことによって処理の高速化を企っていた。
しかしながら，上述した従来のプロダクションシステ
ムにおいては各PU4−1,4−2,……４−ｎが唯一のWM6を
共有するため一つのPUがWM6をアクセスする間他のPUは
その終了まで待たざるを得ず従って高速化には自ずと限
界があるという欠点があった。
ムにおいては各PU4−1,4−2,……４−ｎが唯一のWM6を
共有するため一つのPUがWM6をアクセスする間他のPUは
その終了まで待たざるを得ず従って高速化には自ずと限
界があるという欠点があった。
（発明の目的） 本発明は以上説明したような従来のプロダクションシ
ステムにおける欠点を除去するためになされたものであ
って，処理時間を著しく速めたプロダクションシステム
を提供することを目的とする。
ステムにおける欠点を除去するためになされたものであ
って，処理時間を著しく速めたプロダクションシステム
を提供することを目的とする。
（発明の概要） 本発明はこの目的を達成するために次のような構成を
とる。
とる。
即ち、複数のプロセッサユニット夫々にワーキングメ
モリとプロダクションメモリとを備え、前記各ワーキン
グメモリに同一内容のデータを格納し、前記各プロダク
ションメモリに各々が属するプロセッサユニットが必要
とするデータのみを分散して格納し、前記複数のプロセ
ッサユニット夫々をループ状に接続する通信チャンネル
を設け、各プロセッサユニットは該通信チャンネルを介
してデータの書き換え内容若しくは推論処理に必要なデ
ータを他のプロセッサユニットに属するワーキングメモ
リ若しくはプロダクションメモリに転送して推論処理を
実行するように構成する。
モリとプロダクションメモリとを備え、前記各ワーキン
グメモリに同一内容のデータを格納し、前記各プロダク
ションメモリに各々が属するプロセッサユニットが必要
とするデータのみを分散して格納し、前記複数のプロセ
ッサユニット夫々をループ状に接続する通信チャンネル
を設け、各プロセッサユニットは該通信チャンネルを介
してデータの書き換え内容若しくは推論処理に必要なデ
ータを他のプロセッサユニットに属するワーキングメモ
リ若しくはプロダクションメモリに転送して推論処理を
実行するように構成する。
（発明の実施例） 以下図示した実施例に基づいて本発明を詳細に説明す
る。
る。
第１図は本発明のマルチプロセッサを用いたプロダク
ションシステムの原理を示すブロック図である。同図に
於いて８−1,8−2,……８−ｎはPUであって，該PUの夫
々の通信がポートをループ状に接続して一つの通信チャ
ンネル９を構成すると共に各々のPUに同一内容を有する
WM10,10,……10と分割した動作条件列を格納したPM11−
1,11−2,……11−ｎとを接続するよう構成したものであ
る。
ションシステムの原理を示すブロック図である。同図に
於いて８−1,8−2,……８−ｎはPUであって，該PUの夫
々の通信がポートをループ状に接続して一つの通信チャ
ンネル９を構成すると共に各々のPUに同一内容を有する
WM10,10,……10と分割した動作条件列を格納したPM11−
1,11−2,……11−ｎとを接続するよう構成したものであ
る。
このような構成によれば各PUに属するWMは皆同一内容
のデータを格納しているので、各PUは互いに独立且つ同
時に推論処理を実行することが可能となるから極めて高
速に所望の処理を行うことができること容易に理解でき
よう。
のデータを格納しているので、各PUは互いに独立且つ同
時に推論処理を実行することが可能となるから極めて高
速に所望の処理を行うことができること容易に理解でき
よう。
第３図は本発明の一実施例を示すブロック図であっ
て，この装置を用いてテレビの故障診断を行う場合を説
明する。同図において12−1,12−2,12−3,12−４は４個
のマイクロプロセッサユニット（Micro Processor Unit
以下MPUと略す）であって各々の通信ポートを互いに接
続して一つの閉ループになるように構成したものであ
り，該MPUにはメモリ13−1,13−2,13−３及び13−４を
夫々接続してプロダクションシステムを構成する。更に
前記MPUのうちの一つ例えばMPU12−１には前記プロダク
ションシステムとオペレータとのコミュニケーションを
司どるホストコンピュータ14を介して入力用キーボード
15及び表示装置16を接続する。
て，この装置を用いてテレビの故障診断を行う場合を説
明する。同図において12−1,12−2,12−3,12−４は４個
のマイクロプロセッサユニット（Micro Processor Unit
以下MPUと略す）であって各々の通信ポートを互いに接
続して一つの閉ループになるように構成したものであ
り，該MPUにはメモリ13−1,13−2,13−３及び13−４を
夫々接続してプロダクションシステムを構成する。更に
前記MPUのうちの一つ例えばMPU12−１には前記プロダク
ションシステムとオペレータとのコミュニケーションを
司どるホストコンピュータ14を介して入力用キーボード
15及び表示装置16を接続する。
尚，前記メモリ13−１乃至13−４は上述したPMに対応
する格納領域とWMに対応する格納領域を有したもので，
このうち前記PMに格納する情報としては例えば表−１に
示す如き種々の故障状況とその原因とを対応させた情報
を各々に分割してメモリする。
する格納領域とWMに対応する格納領域を有したもので，
このうち前記PMに格納する情報としては例えば表−１に
示す如き種々の故障状況とその原因とを対応させた情報
を各々に分割してメモリする。
このように構成した装置を用いてテレビの故障診断を
行う場合，オペレータは対象となるテレビの故障状況を
みてそのうちいくつか又はすべてをキーボード15によっ
てホストコンピュータ14に入力する。該ホストコンピュ
ータは前記MPU12−１を介して該MPU12−１に接続したメ
モリ13−１の前記格納領域WMに前記入力された故障状況
を書き込むと同時にMPU12−１は前記閉ループ通信チャ
ンネルを介して他のMPUに付属したメモリ夫々の格納領
域WMに書き込む。
行う場合，オペレータは対象となるテレビの故障状況を
みてそのうちいくつか又はすべてをキーボード15によっ
てホストコンピュータ14に入力する。該ホストコンピュ
ータは前記MPU12−１を介して該MPU12−１に接続したメ
モリ13−１の前記格納領域WMに前記入力された故障状況
を書き込むと同時にMPU12−１は前記閉ループ通信チャ
ンネルを介して他のMPUに付属したメモリ夫々の格納領
域WMに書き込む。
この状態で前記ホストコンピュータ14から推論開始の
指令が発せられると各MPUは前記13−１乃至13−４に格
納したPM1乃至PM4とWMの内容の照合を一斉に開始し各々
故障原因の候補を選出すると共にその結果をMPU12−１
を介してホストコンピュータ14に送出し，表示装置16に
よって表示する。
指令が発せられると各MPUは前記13−１乃至13−４に格
納したPM1乃至PM4とWMの内容の照合を一斉に開始し各々
故障原因の候補を選出すると共にその結果をMPU12−１
を介してホストコンピュータ14に送出し，表示装置16に
よって表示する。
このように複数のMPUの夫々にWMとPMを独自に設けれ
ば，各MPUは並列に機能し得るから高速の推論ができる
こと容易に理解できよう。
ば，各MPUは並列に機能し得るから高速の推論ができる
こと容易に理解できよう。
尚，以上の例は第１図に示した本発明の作用効果，即
ち，複数のプロセッサユニット夫々にWMとPMを付加した
場合の推論処理の高速化を説明するために示したもの
で，実際の故障診断装置に於ける推論処理は複雑であ
り，従ってそのアルゴリズムも複雑となり，かつ，各推
論ごとに各WMの書き換えが必要となるが，本発明に於い
てはこのWMの書換え及びPMへの必要なデータの供給はす
べてループ状に接続した通信チャンネルによって行うこ
とができる。
ち，複数のプロセッサユニット夫々にWMとPMを付加した
場合の推論処理の高速化を説明するために示したもの
で，実際の故障診断装置に於ける推論処理は複雑であ
り，従ってそのアルゴリズムも複雑となり，かつ，各推
論ごとに各WMの書き換えが必要となるが，本発明に於い
てはこのWMの書換え及びPMへの必要なデータの供給はす
べてループ状に接続した通信チャンネルによって行うこ
とができる。
（発明の効果） 本発明は以上説明したように構成し且つ機能せしめる
ものであるから推論を高速に実行するプロダクションシ
ステムを構成する上で著効を奏する。
ものであるから推論を高速に実行するプロダクションシ
ステムを構成する上で著効を奏する。
第１図は本発明のプロダクションシステムの原理を説明
するブロック図，第２図（ａ）及び（ｂ）は従来のプロ
ダクションシステムの構成図，第３図は本発明の一実施
例を示すブロック図である。 ８−１乃至８−ｎ……PU（プロセッサユニット）,9……
通信チャンネル,10,10,……10……WM（ワーキングメモ
リ）,11−１乃至11−ｎ……PM（プロダクションメモ
リ）
するブロック図，第２図（ａ）及び（ｂ）は従来のプロ
ダクションシステムの構成図，第３図は本発明の一実施
例を示すブロック図である。 ８−１乃至８−ｎ……PU（プロセッサユニット）,9……
通信チャンネル,10,10,……10……WM（ワーキングメモ
リ）,11−１乃至11−ｎ……PM（プロダクションメモ
リ）
Claims (1)
- 【請求項１】複数のプロセッサユニット夫々にワーキン
グメモリとプロダクションメモリとを備え、前記各ワー
キングメモリに同一内容のデータを格納し、前記各プロ
ダクションメモリに各々が属するプロセッサユニットが
必要とするデータのみを分散して格納し、前記複数のプ
ロセッサユニット夫々をループ状に接続する通信チャン
ネルを設け、 各プロセッサユニットは該通信チャンネルを介してデー
タの書き換え内容若しくは推論処理に必要なデータを他
のプロセッサユニットに属するワーキングメモリ若しく
はプロダクションメモリに転送することによって、前記
複数のプロセッサユニットによる推論処理を同時に行わ
せることを特徴とするマルチプロセッサを用いたプロダ
クションシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202932A JPH083794B2 (ja) | 1986-08-29 | 1986-08-29 | マルチプロセツサを用いたプロダクシヨンシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202932A JPH083794B2 (ja) | 1986-08-29 | 1986-08-29 | マルチプロセツサを用いたプロダクシヨンシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6358542A JPS6358542A (ja) | 1988-03-14 |
| JPH083794B2 true JPH083794B2 (ja) | 1996-01-17 |
Family
ID=16465546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202932A Expired - Lifetime JPH083794B2 (ja) | 1986-08-29 | 1986-08-29 | マルチプロセツサを用いたプロダクシヨンシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083794B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391836A (ja) * | 1989-09-05 | 1991-04-17 | Nippon Steel Corp | 並列仮説推論装置 |
-
1986
- 1986-08-29 JP JP61202932A patent/JPH083794B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 「情報処理」ｖｏｌ．２６，Ｎｏ．３（１９８５−３）Ｐ．２１３−２２５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6358542A (ja) | 1988-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770603B2 (ja) | 並列計算機 | |
| US5535406A (en) | Virtual processor module including a reconfigurable programmable matrix | |
| US5506999A (en) | Event driven blackboard processing system that provides dynamic load balancing and shared data between knowledge source processors | |
| US5970510A (en) | Distributed memory addressing system | |
| JP2002328891A (ja) | 仮想論理区画端末 | |
| JPS5838818B2 (ja) | 装置共用システム | |
| JPH01150963A (ja) | 計算機におけるｉｐｌ方法 | |
| US5146605A (en) | Direct control facility for multiprocessor network | |
| US4897784A (en) | Multi-level bus access for multiple central processing unit | |
| JPH083794B2 (ja) | マルチプロセツサを用いたプロダクシヨンシステム | |
| US3728682A (en) | Computer input-output chaining system | |
| EP0316251B1 (en) | Direct control facility for multiprocessor network | |
| JP2511146B2 (ja) | デ―タ処理装置 | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JPH01263858A (ja) | マルチプロセッサシステム | |
| JPH0452832A (ja) | 演算制御システム | |
| JPH0275034A (ja) | マルチ計算機システムの運用状況表示方式 | |
| JPH0883233A (ja) | チャネル制御装置 | |
| JPH06203149A (ja) | 画像処理装置 | |
| JPH02136954A (ja) | 分散型計算機システム | |
| JPS6246026B2 (ja) | ||
| JPS62221741A (ja) | システム試験方式 | |
| JPH02242331A (ja) | プログラムコード変更方式 | |
| JPS60221846A (ja) | 主記憶装置 | |
| JPH0465799A (ja) | Ｐｏｓレジスタ |