JPH083938B2

JPH083938B2 - 非線形エンフアシス・デイエンフアシス回路

Info

Publication number: JPH083938B2
Application number: JP61155387A
Authority: JP
Inventors: 臼木　　直司
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-07-02
Filing date: 1986-07-02
Publication date: 1996-01-17
Anticipated expiration: 2011-01-17
Also published as: JPS6310373A

Description

【発明の詳細な説明】産業上の利用分野本発明は、ビデオテープレコーダ等に利用されている
非線形エンファシス・ディエンファシス配路に関するも
のである。

従来の技術ビデオテープレコーダ（以下VTRと略す）は一般にビ
デオ信号をFM変調して記録している。よって再生ビデオ
信号にはFM変調理論に起因する三角ノイズが発生し、こ
の三角ノイズを低減するためにエンファシスが用いられ
る。これは記録時にビデオ信号の高域成分を強調して記
録し、再生時に高域成分を抑圧させることによって三角
ノイズを低減させようというものである。さらにこのよ
うなエンファシス技術を改良して、最近のVTRには非線
形エンファシスが導入されている。これはビデオ信号の
高域成分を低レベルの信号ほど大きく強調し、大レベル
の信号ではあまり強調しないというもので、FM変調理論
をたくみに利用し、最大デビエーション量をほとんど増
加させることなく、入力信号のすべての周波数領域及び
すべてのレベル領域にわたってデビエーションをほぼ均
一に保ち、その結果再生ビデオ信号のS/Nを大幅に改善
できるものである。このような非線形エンファシス技術
は家庭用VTRでは、VHSの長時間モード、ベータ、８ミリ
ビデオ等の規格に採用され、また放送用VTRにおいて
も、Ｍフォーマット等に採用されている。

８ミリビデオで規格化されている非線形エンファシス
の特性を第６図に、またこのような非線形エンファシス
特性を得るための回路の代表的な一例を第７図に示す。

第７図において１は入力端子であり、２は出力端子で
ある。またD1,D2は一般に停電圧で動作し、しかも急瞬
な特性の得られるショットキーダイオードが用いられ
る。各素子の定数は次式で与えられる。

Ｔ＝R1×C1＝R2×C2 ……（１）Ｘ＝R1/R2 ……（２）（１）式におけるＴは、コーナー周波数における時定
数でありまた（２）式におけるＸは低入力レベル（−20
dB）における高域の強調度を表わしている。８ミリビデ
オの場合このＴ及びＸの値をＴ＝0.8us Ｘ＝３ ……（３）に設定されている。８ミリビデオの場合Ｘ＝３というこ
とでVHS（Ｘ＝1.8）の場合に比べて非常に大きく設定さ
れている。よって入力レベルの変化に対して回路の非線
形性を大きく必要とし、そのために非線形素子であるシ
ョットキーダイオードD1,D2に非常に大きなレベルの信
号が加わるようにしなければならない。例えば第７図の
回路で第６図の特性を得るためには基準入力レベルE_Oを E_O＝4V_pp ……（４）にも設定しなければならない。また第６図の特性の逆特
性である非線形ディエンファシス特性を得るための、第
７図の回路に対応した非線形ディエンファシス回路は従
来良い回路例がなく、一般には利得の大きなアンプの負
帰還ループの中に第７図の回路を挿入することによって
第７図の非線形エンファシス回路の逆回路を構成してい
た。第７図の回路の動作については詳しくはナショナル
テクニカルレポートVol.25No.1 Feb.1979のP77.3.5.1
ノンリニア・エンファシスの項に記載されている。

第８図は非線形エンファシス特性を得るための他の従
来回路の一例である。また第９図は第８図の非線形エン
ファシス回路の逆回路の一例であり、非線形ディエンフ
ァシス特性を得ることができる。第８図において３は入
力端子、４は出力端子であり、５は電源端子である。第
９図においても同様に７が入力端子、８が出力端子、９
が電源端子である。第８図の回路においてC3,R4は高域
強調作用をする。また11は圧縮回路であり非線形素子D
_C1，D_C2の存在により高域の大レベル信号を圧縮する。

この結果第８図の回路では低レベルの高域信号のみ強
調されるようになり第６図のような非線形エンファシス
特性が得られる。また第９図の回路ではC4,R6が高域抑
圧作用をする。また12は伸長回路であり非線形素子
D_E1，D_E2の存在により高域のレベル信号のみを伸長す
る。この結果第９図の回路は低レベルの高域信号のみ抑
圧するようになり第６図の特性の逆特性である非線形デ
ィエンファシス特性を得ることができる。

第８及び第９図の回路においてとすれば第８図の回路と第９図の回路は全くの逆回路と
なり完全な逆特性を得ることができる。この非線形エン
ファシス・ディエンファシス回路は例えば実開昭60−16
6866号公報にも記載されている。ここで第８図，第９図
の回路において８ミリビデオの非線形エンファシス・デ
ィエンファシス特性を得るためには、入力レベルの変化
に対して圧縮回路11、あるいは伸長回路12の非線形性を
大きく必要とし、その結果出力端子４、あるいは入力端
子７に非常に大きなレベルの信号を加えなければならな
いことは言うまでもない。

さて上述した非線形エンファシス回路は一般にVTRの
記録回路内では、第10図に示したようにクランプ回路15
の後段で、線形エンファシス（メインエンファシス）の
前段に配置される。同図において13は映像信号入力端
子、14は輝度信号帯域のローパスフィルタ、16は上述の
非線形エンファシス回路、18はクリップ回路、19はFM変
調回路、20は混合回路、21はクロマ信号帯域のバンドパ
スフィルタ、22はクロマ信号低域変換回路、23は記録再
生ヘッドである。このように非線形エンファシス16がク
ランプ回路15の後段に設置されるのは、クランプ回路が
キードクランプであり、非線形エンファシスといえども
同期信号の波形を変形させるため、この後段でクランプ
をかけた場合、クランプレベルが安定に定まらないため
である。また、線形エンファシス17の後段ではすでに高
域成分が一定レベル強調されているため、この後、非線
形エンファシスを施した場合、非線形エンファシスの特
性にくるいが生ずることになる。ここでクランプ回路15
は、入力信号のサグを除去するとともにFM変調時のシン
クチップ周波数を安定にさせる働きを持つ。そのために
はクランプ回路15で発生したシンクチップのクランプ電
位はFM変調回路19まで確実に伝送されなければならず、
途中で回路のバラツキや温度変化によるドリフトが発生
してはならない。よって非線形エンファシス回路16は、
入力信号波形を伝達し、入力信号の低レベルの高域成分
を強調させるとともに、入力信号のシンクチップ電位を
も確実に伝送できる回路でなければならない。

発明が解決しようとする問題点しかし上述したような従来の非線形エンファシス回路
では、８ミリビデオの非線形エンファシス規格を達成す
るためには非常に大きな振幅の入力信号を必要とし、そ
の結果回路の電源電圧を高く設定しなければならなかっ
た。例えば第７図の回路においては入力信号の振幅が４
V_ppも必要なために、その前段の回路の電源電圧を5V程
度にすることは不可能である。また第８図の回路におい
ても出力端子４に２〜３V_ppの出力信号が必要であり、
トランジスタ６のコレクタとエミッタの信号波形が反転
しているため、電源端子５に加える電源電圧を5V程度に
することは困難であった。また第５図の非線形ディエン
ファシス回路も同様に電源電圧を5Vで動作させるのは困
難であった。さらに、第７図の非線形エンファシス回路
はその逆回路がなく、前述したように利得の大きなアン
プの負帰還ループの中に第７図の回路を挿入して非線形
ディエンファシス回路を構成した場合、やはり電源電圧
を低く設定することはできず、また第７図の回路が高域
通過形の回路であり、これを負帰還ループの中に入れる
ということは、アンプが非常に発振しやすく、安定な動
作が期待できないという問題があった。

また第８図，第９図の回路においては、入力に対する
出力のDC電位特性が、トランジスタ6,10のV_BE−I_C特性
が影響するために、入力信号のシンクチップ電位を出力
に確実に伝えることができず、トランジスタ6,10のバラ
ツキ、あるいは温度変化等によって出力のシンクチップ
電位にドリフトを生ずるという問題があった。

このように従来の非線形エンファシス・ディエンファ
シスの回路例で、８ミリビデオ規格の非線形エンファシ
ス・ディエンファシス特性を得ようとすると、電源電圧
を高く設定しなければならなかった。また従来の非線形
エンファシス・ディエンファシスの回路例で、特に第８
図，第９図のような構処の回路では、トランジスタのバ
ラツキや温度変化によって出力のシンクチップ電位にド
リフトを生ずるという問題があった。

本発明はかかる点にかんがみ、電源電圧が5V程度でも
確実に動作し、トランジスタのバラツキや温度変化に対
してもシンクチップ電位を安定に保持し、また非線形エ
ンファシス・ディエンファシス特性を完全な逆特性で得
ることができ、しかも８ミリビデオ規格の非線形エンフ
ァシス特性をも充分に達成できる非線形エンファシス・
ディエンファシス回路を提供するものである。

問題点を解決するための手段本発明は上記問題点を解決するために、利得が充分に
大きい差動増幅器の正相入力を交流的に接地し、逆相入
力から入力信号及び負帰還信号を入力するようにした反
転増幅器において、入力端子と逆相入力との間に接続す
る入力回路網と、差動増幅器の出力と逆相入力との間に
接続する帰還回路網とに、受動素子のみで構成された線
形動作回路と、能動素子とその温度特性に応じた直流バ
イアス源を含んで構成された非線形動作回路とを組み合
わせて用いることにより、非線形エンファシス・ディエ
ンファシス回路を構成しようというものである。

作用本発明は上記構成において非線形エンファシス回路の
場合は入力回路網に線形高域通過回路を用い、帰還回路
網に非線形高域通過回路を用いる。その結果、差動増幅
器の逆相入力には入力信号の入力レベルに関係なく高域
を強調した入力電流と、出力信号の高レベル時の高域信
号である帰還電流とが流れ込む。差動増幅器の利得は充
分に大きく、正相入力は交流的に接地されているために
逆相入力の信号入力電流はトータルで０にならなければ
いけない。よって逆相入力に流れ込む入力電流と帰還電
流は同量になるように差動増幅器に帰還がかかり、出力
には低レベル時の高域信号のみを強調した出力信号が得
られる。

また非線形ディエンファシス回路の場合は入力回路網
に非線形高域通過回路を用い、帰還回路網に線形高域通
過回路を用いる。その結果、差動増幅器の逆相入力には
入力信号の高レベル時の高域信号である入力信号と、出
力信号の出力レベルに関係なく高域を強調した帰還電流
とが流れ込み、これら両電流は非線形エンファシス回路
の場合と同様に同量になるように差動増幅器に帰還がか
かる。そのために出力には低レベル時の高域信号のみを
抑圧した出力信号を得ることができる。そして、能動素
子の温度特性をその直流バイアス源の温度特性でキャン
セルするように構成することにより、非線形動作回路が
温度特性を持つことがなく安定な動作を得ることができ
る。

実施例本発明の具体的な実施例を図面に基づいて説明する。

第１図は本発明の具体的な一実施例の非線形エンファ
シス回路である。同図において、24は入力端子、25は出
力端子、26は差動増幅器である。差動増幅器26はゲイン
を充分に大きくとっておく。また正相入力はコンデンサ
C_gによって交流的に接地し、逆相入力のみから入力信号
及び帰還信号を供給する。入力端子24と逆相入力の間に
は抵抗R7,R8及びコンデンサC5で構成された線形の高域
通過形回路網27が接続される。また出力端子25と逆相入
力の間には抵抗R9,R10、コンデンサC6、及び非線形ダイ
オードD3,D4によって構成された非線形の高域通過形回
路網28が接続される。

非線形ダイオードD3,D4には一般には導通電位が低くて
急しゅんなショットキーダイオードが用いられる。

第１図の回路の動作を第３図の等価回路を使って説明
する。同図において差動増幅器26はゲインが充分に大き
く、且つ正相入力が接地されているために、逆相入力は
仮想接地となり、交流的電位はGNDであり、流入流出電
流はトータルで０となる。よって入力端子24に入力信号
V_iを加えれば入力インピーダンスZ₁によって、 I₁＝V_i／Z₁ ……（６）なる入力電流I₁が逆相入力に流れ込む。しかしこの入力
電流I₁は帰還インピーダンスZ₂を通してすべて出力端子
25に流れ出し、その結果出力端子25に出力信号V₀を発生
させる。よって I₂＝I₁ ……（７） V₀＝I₁×Z₂ ……（８）よって（６），（７），（８）式よりこの回路の伝達関
数K₀は次式で表わされる。

K₀＝V₀／V_i＝Z₂／Z₁ ……（９）よって第１図の回路においてもその伝達特性は回路網
27と回路網28の比によって表わされる。非線形ダイオー
ドD3,D4は大レベル信号に対しては低インピーダンスの
抵抗として、又小レベル信号に対しては高インピーダン
スの抵抗として等価することができる。よって第１図の
回路の伝達関数は大レベル信号入力時をK_b、小レベル信
号入力時をK_sとすると次式のように近似することができ
る。

ここで R7＝R9 R8＝R10 C5＝C6 ……（12）に設定すると（10）式は K_b′＝１となる。よって第１図の回路は低レベル信号入力時のみ
高域強調特性を持ち、非線形エンファシス特性を得るこ
とができる。この時のエンファシス特性T,Xは次式で表
わすことができる。

第２図は本発明の具体的な一実施例の非線形ディエン
ファシス回路である。同図において、29は入力端子、30
は出力端子、31は差動増幅器である。差動増幅器31はゲ
インを充分に大きくとっており、また正相入力がコンデ
ンサC_gによって交流的に接地されているため、逆相入力
は仮想接地となる。入力端子29と逆相入力の間には、抵
抗R11,R12,コンデンサC7,及び非線形ダイオードD5,D6に
よって構成された非線形の高域通過形回路網32が接続さ
れ、出力端子30と逆相入力の間には、抵抗R13,R14,及び
コンデンサC8で構成された線形の高域通過形回路網33が
接続される。非線形ダイオードD5,D6には一般にショッ
トキーダイオードが用いられる。この第８図の回路の伝
達特性も、第１図の回路と同様に（９）式で表わすこと
ができる。よって大レベル信号入力時の伝達関数K_b、及
び小レベル信号入力時の伝達関数K_sは R11＝R13,R12＝R14,C7＝C8 ……（14）に設定すると近似的に次式で表わされる。

K_b′＝１ ……（15）よって第２図の回路は低レベル信号入力時のみ高域抑圧
特性を持ち、非線形ディエンファシス特性を得ることが
できる。この時のディエンファシス特性T,Xは次式で表
わされる。

またに設定すれば（11）式と（16）式は全くの逆関数とな
り、第１図の回路と第２図の回路は逆回路となって、完
全な逆特性を得ることができる。

第１図の回路では差動増幅器26の正相入力が接地され
逆相入力も仮想接地となっているために、出力端子25に
は電源電圧に近いくらいの出力信号を取り出すことがで
きる。８ミリビデオ規格の非線形エンファシス特性を得
るためには、出力端子25に２〜３V_ppぐらいの信号を得
て、非線形ダイオードD3,D4に充分大きな振幅の信号を
加える必要があるが、このような場合で5Vぐらいの電源
電圧で充分に達成することができる。

また第１図の回路では、入力端子24のDC電位入力V_iDC
に対する出力端子25のDC電位出力V_oDCは V_oDC＝（R9/R7）×V_iDC ……（19）で決定され、能動素子のバラツキや温度特性に左右され
ることなく、安定にDCレベルを伝送することができる。
よって入力端子に加えられた映像信号のシンクチップ電
位をも、確実に出力に伝送することができる。

第１図の回路例では非線形素子にショットキーダイオ
ードを用いた場合の回路例について示したが、その他の
非線形素子を用いた本発明の具体的な実施例の他の一例
をいくつか示す。

第４図は本発明における第１図の回路で非線形素子に
一般のシリコンダイオードを用いた場合の回路の一例で
ある。同図において第１図の回路と同じ素子のものには
同一の番号を付けている。同図においてD7,D8はシリコ
ンダイオードR_B5，R_B6，R_B7はバイアス抵抗、34はバイ
アス電圧端子、C_g1，C_g2はカップリングコンデンサであ
る。シリコンダイオードはショットキーダイオードに比
べて順方向導通電圧が高い。（ショットキーダイオード
V_F0.5V,シリコンダイオードV_F0.7V）よってこのよ
うなシリコンダイオードによって非線形素子を構成した
場合、非線形素子に非常に大きな振幅の信号を加えなけ
ればならない。そこで第４図のようにシリコンダイオー
ドD7,D8に、バイアス抵抗R_B5，R_B6，R_B7によって直流順
方向バイアスを加える。これによってダイオードの交流
的な等価順方向導通電位を下げることができる。シリコ
ンダイオードのＶ−Ｉ特性は比較的急しゅんなので、こ
れによってシリコンダイオードを用いた非線形素子の特
性をショットキーダイオードを用いた非線形素子の特性
に近づけることができる。第４図においてシリコンダイ
オードD7,D8による非線形素子が接続されるポイント、
つまり差動増幅器26の逆相入力は仮想接地となっている
ためDCバイアスは一定である。よって同図のようにシリ
コンダイオードD7,D8にDCバイアスを加えても、カップ
リングコンデンサC_g1，C_g2で交流的に結合しておけば交
流信号動作には何ら問題がなく、第１図の回路と等価な
動作を得ることができる。

一般にダイオードは、その順方向導通電圧に温度特性
を持っている。ショットキーダイオードの場合で例外で
はなくその特性に温特があるために、第１図の回路及び
第２図の回路においては、その非線形エンファシス・デ
ィエンファシス特性に温度変化による特性のずれを生じ
てしまう。しかしこのような温特の問題も第４図の回路
では補償することが可能である。第４図においてバイア
ス端子34に加えるDCバイアス電圧を、ダイオードD7,D8
の温度特性に応じて、その温度特性を打ち消すように可
変させてやる。こうすることによってダイオードD7,D8
はその交流的な等価順方向導通電位に温度特性を持たな
くなり、これによって温度変化に対して安定な非線形エ
ンファシス特性を得ることができる。このような第４図
の構成は、第２図の回路である非線形ディエンファシス
回路に適用することも容易である。

次に第４図の回路から展開して、非線形素子にトラン
ジスタを用いた場合の回路の一例を第５図に示す。同図
において第１図、もしくは第４図と同じ素子には同一の
番号をつけている。同図においてT_r1，T_r2は非線形素子
を構成するトランジスタであり、PNPとNPNのコンプリメ
ンタリー特性を持ったトランジスタである。

T_r3，T_r4及び、R_B8，R_B9，R_B10，R_B11，R_B12はトランジ
スタT_r1，T_r2にベースバイアスを与えるための回路を構
成している。T_r3，T_r4もNPNとPNPのコンプリメンタリー
特性を持ったトランジスタである。トランジスタT_r1，T
_r2のベースバイアスを差動増幅器26の仮相接地である逆
相入力のDC電位に対して一定のバイアスに設定すれば第
５図の回路は第４図の回路とほぼ等価となる。なぜなら
ばトランジスタT_r1，T_r2のエミッタに加えられた信号
は、エミッターベースの交流的な等価順方向導通電圧に
応じて非線形導通し、その導通電流はエミッタからほと
んどコレクタに流出し逆相入力に流入するからである。
またトランジスタT_r1，T_r2のベースバイアス電圧をトラ
ンジスタT_r1，T_r2のエミッターベースの順方向導通電圧
の温度特性に応じて、その温度特性を打ち消すように加
えてやれば、第４図の回路と同様に温度変化に対して安
定な非線形エンファシス特性を得ることができる。第５
図の回路においてトランジスタT_r3，T_r4はトランジスタ
T_r1，T_r2のベースバイアスの温特を補償する意味で導入
されている。トランジスタT_r1，T_r2の交流的な等価順方
向導通電位V_Fはバイアス端子35に加えたバイアス電圧を
V_BとするとR_B10，R_B11，R_B12によって次式で与えられ
る。

またトランジスタT_r1，T_r2のベースバイアスは差動増幅
器26の逆相入力のDC電位V_Rに対して対称的に同電位を持
たなければ、T_r1，T_r2の交流的な等価順方向導通電位V_F
が同じにならず、非線形素子として非対称ひずみを発生
してしまう。トランジスタT_r1，T_r2のベースバイアスを
このように対称的に発生させるための条件は次式で与え
られる。

このようにすれば第５図の回路は第４図の回路と等価な
非線形エンファシス特性を得ることができる。

なお第５図の回路は非線形素子の部分が、トランジス
タと抵抗で構成でき、また温度特性を持たないので、IC
化に適した回路である。

発明の効果以上述べたように本発明の非線形エンファシス・ディ
エンファシス回路は、低電圧の電源電圧でも確実に非線
形エンファシス特性を得られ、特に5V電圧でも８ミリビ
デオ規格の非線形エンファシス特性が得られるととも
に、非線形ディエンファシス特性を非線形エンファシス
特性の全くの逆特性として安定に得られ、さらに半導体
素子のバラツキや温度変化に対しても、入力信号のDC電
位を確実に出力に伝えるとともに、非線形特性の温度特
性をも補償でき、IC化にも適した、従来にはない非常に
優れた特性を得られるものである。

【図面の簡単な説明】

第１図は本発明の具体的な一実施例である非線形エンフ
ァシス回路の回路図、第２図は本発明の具体的な一実施
例である非線形ディエンファシス回路の回路図、第３図
は第１図の回路の動作を説明するための等価回路図、第
４図は本発明の他の実施例である非線形エンファシス回
路の回路図、第５図は本発明の他の実施例である非線形
エンファシス回路の回路図、第６図は８ミリビデオ規格
の非線形エンファシス特性図、第７図は第６図の特性を
得るための従来の非線形エンファシス回路の代表的な一
例を示す回路図、第８図は従来の非線形エンファシス回
路の他の一例を示す回路図、第９図は従来の非線形ディ
エンファシス回路の一例を示す回路図、第10図は従来の
一般のVTRの記録回路のブロック図である。 1,3,7,24,29……入力端子、2,4,8,25,30……出力端子、
11……圧縮回路、12……伸長回路、15……クランプ回
路、16……非線形エンファシス回路、17……線形エンフ
ァシス回路、26,31……差動増幅器、27,33……線形高域
通過形回路網、28,32……非線形高域通過形回路網、D1,
D2,D3,D4,D5,D6……ショットキーダイオード、D7,D8…
…シリコンダイオード、T_r1，T_r2……コンプリメンタリ
トランジスタ。

Claims

【特許請求の範囲】

【請求項１】利得が十分に大きく、正相・逆相の差動入
力を持った差動増幅器の正相入力を交流的に接地し、入
力端子と前記差動増幅器の逆相入力との間に、入力端子
側から入力信号を得て逆相入力側に出力信号を供給する
ように、第１の回路部を接続し、前記差動増幅器の出力
と逆相入力との間に、出力側から入力信号を得て逆相入
力側に出力信号を供給するように、第２の回路部を接続
し、前記差動増幅器の出力を出力端子とした反転増幅回
路であって、エンファシス時には、前記第１の回路部が、受動素子の
みで構成され、入力信号レベルに対して線形動作をする
ものであり、前記第２の回路部が、能動素子とその温度
特性に応じた直流バイアス源を含んで構成され、入力信
号レベルに対して非線形動作をするものであるととも
に、ディエンファシス時には、前記第１の回路部が、能動素
子とそ温度特性に応じた直流バイアス源を含んで構成さ
れ、入力信号レベルに対して非線形動作をするものであ
り、前記第２の回路部が、受動素子のみで構成され、入
力信号レベルに対して線形動作をするものであるように
構成したことを特徴とする非線形エンファシス・ディエ
ンファシス回路。
【請求項２】エンファシス時の第２の回路部およびディ
エンファシス時の第１の回路部が、少なくとも第１、第
２の２つのダイオードを具備し、前記第１のダイオード
のアノードと前記第２のダイオードのカソードを接続し
て信号を入力し、前記第１のダイオードのカソードと前
記第２のダイオードのアノードを交流的に接続して信号
を出力するように構成し、さらに前記第１のダイオード
のカソードと前記第２のダイオードのアノードにそれぞ
れのダイオードの温度特性に応じた直流バイアスを加え
るように構成したことを特徴とした特許請求の範囲第１
項記載の非線形エンファシス・ディエンファシス回路。
【請求項３】エンファシス時の第２の回路部およびディ
エンファシス時の第１の回路部が、少なくとも第１、第
２の２つのトランジスタを具備し、前記第１のトランジ
スタはPNPトランジスタとし、前記第２のトランジスタ
はNPNトランジスタとして、前記第１のトランジスタの
エミッタと前記第２のトランジスタのエミッタを接続し
て信号を入力し、前記第１のトランジスタのコレクタと
前記第２のトランジスタのコレクタを交流的に接続して
信号を出力するように構成し、さらに前記第１のトラン
ジスタのベースと前記第２のトランジスタのベースにそ
れぞれのトランジスタの温度特性に応じた低インピーダ
ンスの直流バイアスを加えるように構成したことを特徴
とした特許請求の範囲第１項記載の非線形エンファシス
・ディエンファシス回路。