JPH0659010B2

JPH0659010B2 - Ｆｍ信号復調器

Info

Publication number: JPH0659010B2
Application number: JP60282805A
Authority: JP
Inventors: 恵一小松; 朝光畔柳
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-12-18
Filing date: 1985-12-18
Publication date: 1994-08-03
Anticipated expiration: 2009-08-03
Also published as: JPS62143505A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、周波数変調（以下、ＦＭと略す）信号の復調
器に係り、特に、低電圧で動作させることができて、し
かも大きな信号を出力する出力回路としたＦＭ信号復調
器に関する。

〔発明の背景〕

従来のこの種の復調器の出力回路は、特公昭58−51446
号に記載されているように、掛算器を出力回路とし、そ
して電源に接続された抵抗に発生する電圧が復調器の出
力となっていた。しかし、この従来回路では(1)低電源
電圧化に伴なって出力のダイナミックレンヂが厳しくな
る，(2)出力信号の大きさを大きくとれず、信号対雑音
比（Ｓ／Ｎ）に問題がある，点について配慮されていな
かった。

第８図に従来のＦＭ信号復調回路図を、第９図にその各
部の動作波形を示す。以下、第８図，第９図により従来
技術の問題点について述べる。第８図において、ＦＭ信
号入力端子１，２からは第９図(a)，(b)の51，52に示さ
れるような、互いに逆相関係にある信号が入力される。
ここでトランジスタＱ24，Ｑ25のベース電位をV_B，ベー
スエミッタ間電圧をＶ_BEとする。まず、トランジスタＱ
１，Ｑ３がオフ、Ｑ２，Ｑ４がオンで、コンデンサＣ１
は充電されて定常状態であるとする。このときＱ３のコ
レクタ電位はＶ_CC−Ｖ_BEとなるので、Ｑ４のエミッタ
（Ｑ２のコレクタ）電位は第９図(d)の54に示すように
Ｖ_CC−２Ｖ_BEとなる。また、Ｑ３のエミッタ（Ｑ１のコ
レクタ）電位は、Ｑ３がオフしているのでＱ４のエミッ
タ電位から決まり、コンデンサＣ１の両端電圧をΔＶと
すれば第９図(C)の53に示すようにＶ_CC−２Ｖ_BE＋ΔＶ
となる。

次にｔ＝t₁のとき入力ＦＭ信号51，52が反転すると、Ｑ
１がオン，Ｑ２がオフとなり、電流はＱ４，Ｃ１，Ｑ１
を流れ、Ｑ３のエミッタ電位53は第９図(c)に示すよう
に直線的に減少する。この時、Ｑ４のコレクタ電位はＱ
32によってクランプされておりＶ_CC−Ｖ_BEであり、Ｑ３
のベース電位はV_B−Ｖ_BEである。したがって放電が続け
られるＱ３のエミッタ電位53がV_B−２Ｖ_BEになると、Ｑ
３がオンし、コンデンサＣ１の放電は終了する。このと
きをｔ＝t₂とする。ｔ＝t₂の時、Ｑ３がオンする瞬間Ｑ
４のベース電位はV_B−Ｖ_BEに低下しＱ４はオフする。第
８図に示す回路は完全な対称回路であぬので、Ｑ１，Ｑ
３がオン，Ｑ２，Ｑ４がオフの時の状態は、第９図
(c)，(d)の53，54の波形のｔ≦t₁の状態を53と54とで入
れ替えることと同じになる。つまり、Ｑ３のエミッタ電
位はＶ_CC−２Ｖ_BE、Ｑ４のエミッタ電位はＶ_CC−２Ｖ_BE
＋ΔＶとなる。

さらにｔ＝t₃で入力ＦＭ信号51，52が再び反転し、Ｑ１
がオフ、Ｑ２がオンすれば電流はＱ３，Ｃ１，Ｑ２を流
れて放電する。

以上のように第８図に示す回路は、各周期ごとに上記し
た動作を繰返し、第９図(a)，(b)，(c)，(d)のような動
作波形を示す。

ところで定常状態のコンデンサＣ１の両端電圧ΔＶは、
Ｑ３，Ｑ４がｔ＝t₂で切り替わる直前のトランジスタの
エミッタ電位差であるから ΔＶ＝Ｖ_CC−２Ｖ_BE(V_B−２Ｖ_BE)＝Ｖ_CC−V_B となる。したがって、コンデンサの放電開始前と放電終
了時点の電位差はＶ_CC−２Ｖ_BE＋ΔＶ−(V_B−２Ｖ_BE)＝２ＡＶとなる。

次にＱ５，Ｑ６のエミッタ電位はＱ３，Ｑ４の状態に注
目すれば良く、第９図(e)，(f)に示す55，56のような信
号波形になり、これは入力ＦＭ信号51，52を遅延した信
号となる。この遅延された信号55，56は次段の掛算回路
で入力ＦＭ信号51，52と掛算され、Ｑ７，Ｑ８，Ｑ９，
Ｑ10のコレクタ電位は第９図の(g)，(h)，(i)，(j)に示
す57，58，59，60のような信号波形になる。さらに出力
端子５に負荷抵抗41を接続すれば、端子５にはＱ11もし
くはＱ14がオンした時にだけ電流が流れ、第９図(k)に
示す61の信号が出力される。すなわち、11〜Ｑ14のベー
ス電位（Ｑ７〜Ｑ10のコレクタ電位）のうちＱ11あるい
はＱ14が最も高電位に保たれる時にのみ、端子５に接続
された負荷抵抗41に電流が流れ電圧降下が生じ、他の期
間は常に電源電圧に保たれている。つまり、電流をI_O，
負荷抵抗をR_Lとすれば、放電期間（遅延期間）はＶ_CC−
Ｒ_LＩ_Oに低下し、他の期間はＶ_CCとなるような信号61の
波形を繰返す。ところで、放電が第９図に示すように直
線的に変化するので放電時間（＝遅延時間）τ_d(＝t₂−
t₁) は、コンデンサＣ１，Ｃ２の容量の和をＣ，定電流
源の電流をI_Dとすれば τ_d＝(２Ｃ・ΔＶ)／I_D ……(1) となり、さらに端子の出力電圧61の平均値は、入力ＦＭ
信号の周期をＴとするととなり、右辺の第２項はＦＭ信号の周波数＝1／Tに比
例する。第10図に端子５の出力電圧平均値とＦＭ信号の
周波数との関係を示す。第10図に示すように、出力電圧
はＶ_CCからＶ_CC−I_OR_Lまで直線的に変化し、最大復調周
波数_maxの時に最小になる。

以上のように第８図の回路構成によってＦＭ信号復調回
路を実現できるが、しかし、このような従来回路には次
に述べるような問題点があった。すなわち、掛算器の出
力としてトランジスタのコレクタと電源との間に抵抗を
接続して出力電圧をとり出す構成であり、回路のトラン
ジスタを線形領域で動作させ出力ダイナミックレンジを
確保するためには電源電圧を低くすることができず、さ
らに、出力信号を大きくすることができず、信号のＳ／
Ｎが確保しにくいという問題があった。

これに対して、回路を構成している集積回路（ＩＣ）内
に増幅器を持ち、適当なレベルまで増幅することによ
り、ＦＭ信号復調器のアースラインへのリップルノイズ
の混入を防止し、Ｓ／Ｎを向上させることなども考えら
れるが、しかし、復調器出力は、高調波信号を含んだ大
きな振幅をもっており増幅器のダイナミックレンジが確
保できない。

〔発明の目的〕本発明の目的は、従来技術での上記した問題点を解決
し、低電源電圧においてもダイナミックレンジを十分に
大きくできる出力回路を備えるとともに、ＦＭ信号復調
器出力用の負荷抵抗と記録時の記録くし形フィルタ出力
用の負荷抵抗とを兼用にできるＦＭ信号復調器を提供す
ることにある。

〔発明の概要〕

本発明では、上記目的を達成するために、ＦＭ信号復調
器の掛算器の出力部に、ＰＮＰトランジスタと、このト
ランジスタと組んでインバーテッドダーリントン増幅器
を構成するＮＰＮトランジスタとを設け、上記ＰＮＰト
ランジスタのエミッタとＮＰＮトランジスタのコレクタ
とを接続し、このインバーテッドダーリントン増幅器を
介して出力信号電流を取出し、十分ダイナミックレンジ
のあるところで出力電圧に変換する構成とする。

〔発明の実施例〕

以下、本発明の一実施例を第１図により説明する。

第１図において、Ｑ40，Ｑ41はＰＮＰトランジスタ、Ｑ
42〜Ｑ45はＮＰＮトランジスタ、34，38，39，40は抵抗
であり、他の符号は第８図従来回路の場合と同じであ
る。

第１図回路の特徴は、掛算器の出力を直接に出力抵抗41
（これは低域通路フィルタＬＰＦ46のマッチング抵抗も
兼ねている）に接続せず、Ｑ41，Ｑ42で構成されるイン
バーテッドダーリントン増幅器を介して出力信号電流を
取出すようにしたことである。

Ｑ43と抵抗34で定電流源を構成しており、この定電流源
と、ダイオードＱ40と、抵抗39とにより、Ｑ41に一定の
ベース電圧を供給している。掛算器出力のトランジスタ
Ｑ11，Ｑ14のコレクタ電圧はＱ41のエミッタ電圧に固定
される。ここで、例えば抵抗38の電圧降下を0.2Ｖと
し、抵抗38を100Ω、Ｑ20のコレクタ電流を１mAと設定
すれば、無信号入力時にはＱ11，Ｑ14を流れる電流の合
計は１mAとなり、Ｑ41，Ｑ42を流れる電流の合計も１mA
となる。Ｑ11，Ｑ14に信号電流が流れると、抵抗38に流
れる電流は常に２mAなので、この信号電流と逆極性で同
じ値の信号電流がＱ41，Ｑ42に流れることになる。この
ようにして信号電流がインバーテッドダーリントン増幅
器で、アース電位側に折返されて流れることになる。次
にＱ44，Ｑ45を図示のようなカレントミラー構成にすれ
ば、アース電位側に折返された上記信号電流は、カレン
トミラーを構成するＱ45を介して、再び電源電圧側に折
返されて流れることになり、出力端５に信号電圧が出力
される。もちろん、Ｑ44，Ｑ45はカレントミラーである
ので、トランジスタのエミッタ側、あるいはエミッタ・
アース間に抵抗を接続することにより、電流増幅できる
ことはいうまでもない。

例えば、出力信号として0.5Ｖ_ppの大きさの信号を得よ
うとするならば、高調波成分が加算され、約2.5Ｖ_ppも
の大きさの信号が掛算器出力信号として出力される。2.
5Ｖ_ppもの信号を出力に取出すためには、定電源電圧化
が進みられているＩＣにおいては（例えばポータブルＶ
ＴＲ対応ではＶ_CC＝５Ｖ）、従来のように掛算器出力か
ら直接信号を取出すことは困難であり、本実施例のよう
に掛算器出力の信号電流をインバーテッドダーリントン
増幅器を介して取出すことでダイナミックレンジの十分
とれる回路を構成でき、2.5Ｖ_ppの信号電圧をも取出す
ことが可能となる。また、本実施例によれば、出力段に
カレントミラーを用いることで電流増幅を行い、十分に
Ｓ／Ｎの良い信号電圧を得ることができる。

本実施例回路のもうひとつの特徴は、抵抗35，32，Ｑ26
で構成したバイアス回路でＱ20およびＱ43のベース電圧
を供給することである。つまり、Ｑ20のコレクタ電流を
大にしようとする時、Ｑ41，Ｑ42を流れる電流を大にし
ないと、大きな信号電流は流れなくなり出力信号に歪が
生じることになる。また、出力抵抗41，最大復調感度調
整用抵抗35を外付けにすることは重要である。温度特性
のためには、抵抗41，35もＩＣ内に封じ込むのが良い
が、しかも、抵抗41に発生した復調出力をエミッタフォ
ロアでＩＣ外に出力することは、ＬＰＦ46とのマッチン
グのために６dBの損失を生じることになり、これは小振
幅信号のＳ／Ｎ確保の点で問題である。ただし、エミッ
タフォロアを取り除き、抵抗41から出力を直接ＩＣ外に
出すことは、抵抗41の絶対値のバラツキが±30％とな
り、ＬＰＦ46のマッチング抵抗として使えなくなる。以
上の理由により、抵抗41を外付け抵抗とする。この時、
出力信号電圧のバラツキ、さらには温度特性を考慮すれ
ば、抵抗35も外付けにすることが好ましい。

第１図でインバーテッドダーリントン構成を用いるのは
以下の理由である。いま、Ｑ42がなく単にＱ41だけを用
いると、無信号入力時にはＱ41に１mAの電流が流れる。
このとき、Ｑ41のエミッタの入力インピーダンスは約26
Ωとなる。したがってこの状態で微小信号電流がＱ11Ｑ
14のコレクタを流れた場合、抵抗38とＱ41のエミッタの
入力インピーダンスにより信号電流が分配され、Ｑ41側
にはそのうちの｛100Ω／(100＋26)Ω｝×100＝80(％)
が流れ、抵抗38側には20％が流れる。これに対して、Ｑ
11，Ｑ14に流れる電流が1.5mAになったときには、Ｑ41
には0.5mAの電流が流れ、微小信号電流に対するＱ41の
インピーダンスが約52Ωとなるため、Ｑ41側には約67％
の電流が流れることになる。このように、Ｑ41のエミッ
タの入力インピーダンスがバイアス電流に対して大幅に
変化するため、Ｑ41のコレクタに流れる電流の割合が大
きく変化する。

これに対して、インバーテッドダーリントン構成では、
抵抗40の両端に生じる電圧（約0.7Ｖ）により、Ｑ42の
電流が制御されるので、等価的に入力インピーダンスが
大幅に小さくなるという効果がある。例えば、抵抗40を
７ｋΩとすると、Ｑ42のベース・エミッタ間電圧はほぼ
0.7Ｖなので約0.1mAの電流が流れることになり、したが
って、無信号入力時、Ｑ41，Ｑ42に流れ込む電流１mAの
うち、ほぼ0.1mAがＱ41側を、残り0.9mAがＱ42側を流れ
ることになる。このときのＱ42のコンダクタンスgmは約
34mν，Ｑ41の入力インピーダンスは260Ωだから、エミ
ッタ部の微小電圧変化ΔＶに対して流れる電流ΔＩは以
下の式で表わされる。

したがって、入力インピーダンスＲ_inはしたがって、Ｑ11，Ｑ14の信号電流のうちのがインバーテッドダーリントン側を流れる。

一方、インバーテッドダーリントン側に0.5mAの電流が
流れるときは、Ｑ42のベース・エミッタ間電圧は１mAの
ときとほぼ同じだけ必要なので、Ｑ41に0.1mA，Ｑ42に
0.4mA流れる。したがって、このときの入力インピーダ
ンスＲ_inは前述と同じように考えて以下のようになる。

したがって、このときは、Ｑ11，Ｑ14の信号電流のうち
のがインバーテッドダーリントン側を流れる。このよう
に、Ｑ11，Ｑ14に流れる電流が１mAと0.5mAとの場合
で、インバーテッドダーリントン側に流れる電流の割合
が１％しか差がないことになり、波形歪の発生を大幅に
低減することができる。

第２図に本発明の他の実施例回路図を示す。第１図と異
なる点は、出力部にカレントミラーを用いることなく、
インバーテッドダーリントン増幅器から直接ＬＰＦ46を
駆動している点である。第１図に示した実施例と同様の
効果があることはいうまでもない。

第３図に本発明のさらに他の実施例回路図を示す。これ
は、掛算器出力信号電流をＰＮＰトランジスタで構成さ
れるカレントミラーで取出し、さらにＮＰＮのカレント
ミラーで電源電圧側に折り返し、出力端子５に信号電圧
を出力するものである。第３図の場合のトランジスタの
エミッタサイズは任意に選択すれば良い。

第４図，第５図はそれぞれ、本発明のさらに他の実施例
の回路図であり、第３図と異なるのは、ＰＮＰのカレン
トミラーにインバーテッドダーリントン回路を付加した
ことにある。

第６図に本発明のＦＭ信号復調器を用いたＶＴＲシステ
ムの一例を示す。これは、サーボ制御方式がオートマチ
ックトラックファインディング（Automatic Track Find
ing，以下ＡＴＦと略す）制御方式のための信号（以
下、パイロット信号と称す）を映像信号と周波数多重
（例えば、低域変換クロマ信号の低減に多重する）する
方式と、音声信号を周波数変調して映像信号と周波数多
重（例えばＦＭ輝度信号と低域変換クロマ信号の間に多
重する）する方式を具備したＶＴＲのブロック図であ
る。

まず、第６図の基本構成について説明する。記録時にス
イッチ回路205，266，120はそれぞれ接点101，103，121
に接続される。入力端子201から入力された複合映像信
号は、ＡＧＣ回路202でプリエンファシス回路212の入力
信号が規定レベルになるようＡＧＣ検波回路200を介し
帰還制御されており、ＡＧＣ回路202の出力は、スイッ
チ回路266を介してクランプ回路267でクランプされた
後、映像出力増幅器268で増幅され、映像出力端子269へ
出力される。

一方、ＡＧＣ回路202で規定レベルに制御された複合映
像信号はトラップ203，減算増幅器204，208，スイッチ
回路205１Ｈ遅延線206，加算増幅器207，209から成るＹ
／Ｃ分離回路Ａ（詳細は後で説明する）により、輝度信
号とクロマ信号に分離される。分離された輝度信号はス
イッチ回路120を介しＬＰＦ210で帯域制限され、記録イ
コライズ回路211でクリップされるエネルギが少なくな
るよう波形がプリシュート化される。次いで、非線形及
び線形エンファシス回路212で高域信号が強調された
後、過変調を避けるためのクリップ回路213を介して周
波数変調回路214で変調される。その後、ＨＰＦ215でＡ
ＴＦ用のパイロット信号，音声信号及び低域変換クロマ
信号成分を除去し加算器216に供給される。

一方、上記Ｙ／Ｃ分離回路Ａによって分離されたクロマ
信号はスイッチ回路219を介しＢＰＦ220に供給され、不
要信号が除去され、少なくともＡＣＣ回路とバーストエ
ンファシス回路とクロマエンファシス回路から成る記録
クロマ処理回路221で記録クロマ処理され、基準キャリ
ア発生器222と周波数変換回路223で低域変換される。さ
らに、ＬＰＦ224とトラップ225で不要成分が除去された
後、加算器230に供給される。

また、音声信号入力端子226から入力された音声信号
は、Ｓ／Ｎ改善のためにエンファシス回路とクロストー
ク軽減のために音声信号を振幅に応じて圧縮する圧縮回
路から成るノイズリダクション回路227を介し、周波数
変調回路228でＦＭ音声信号となり、加算器230に供給さ
れる。一方、パイロット信号発生器229よりＡＴＦ用の
パイロット信号が加算器230に供給される。

加算器230で加算された三つの信号は、さらに加算器216
で先の輝度ＦＭ信号と加算される。その後、定電流特性
を持つ記録増幅器231で増幅され、ビデオヘッド232を介
して磁気テープ233へ記録される。

再生時は、スイッチ回路205，266，120はそれぞれ接点1
02，104，122に接続される。ビデオヘッド232から再生
された信号は、再生増幅回路251で増幅される。ＨＰＦ2
52は増幅された再生信号から輝度ＦＭ信号のみを取出
し、ピーキング回路253に送る。ピーキング回路253はテ
ープ・ヘッド系の伝送特性を補償し、ＡＧＣ回路254は
規定レベルに制御し、リミッタ回路255は波形整形す
る。波形整形された信号は、復調回路256で復調され、
スイッチ回路120，ＬＰＦ210を経て、記録で行われたエ
ンファシスを元に戻すディエンファシス回路257に送ら
れる。そして、ディエンファシス回路257で再生処理が
行われ、次いでノイズキャンセル回路258で高域のノイ
ズ成分を抑圧された後、加算器265に供給される。

一方、低域変換クロマ信号は、トラップ259及びＬＰＦ2
60で取出され、少なくともＡＣＣ回路とバーストディエ
ンファシス回路から成る再生クロマ処理回路261で再生
処理が行われた後、基準キャリア発生器222と周波数変
換回路262により元の搬送色信号が復元される。その
後、スプリアス除去用ＢＰＦ263，スイッチ回路205を経
て１Ｈ遅延線と減算増幅器208から成る再生Ｃ形くし形
フィルタに送られ、隣接クロストークが除去され、少な
くともクロマディエンファシスを含む再生クロマ処理回
路264で再生処理が行われ、加算器265に供給される。加
算器265で前述の再生処理が行われた輝度信号と加算さ
れ、複合映像信号となった再生信号は、スイッチ回路26
6を介しクランプ回路267でクランプされた後、映像出力
増幅器268で増幅され、映像出力端子269へ出力される。

また、音声ＦＭ信号は再生増幅回路251から出力された
再生信号の中からＢＰＦ270で取出され、復調回路271で
復調される。その後、少なくともＬＰＦと伸長回路とデ
ィエンファシスから成るノイズリダクション回路272で
スプリアス成分の除去、及び記録時に行われた圧縮を元
に戻すための伸長及び記録時に行われたエンファシスを
ディエンファシスで元に戻す再生処理が行われ、音声出
力端子273から出力される。

さらに、再生増幅回路251から出力された再生信号のう
ち、ＢＰＦ274でパイロット信号だけが取出され、パイ
ロット信号出力端子273から出力される。このパイロッ
ト信号は、ＡＴＦ制御信号として用いられる。

以上、第６図の基本的な記録・再生モードを説明した
が、この第６図回路の特徴は、ＬＰＦ210を記録，再生
で兼用することである。このための具体的回路の一例を
第７図を用いて説明する。第７図において、800は記録
くし形フィルタ回路、600はＦＭ復調回路、300は記録時
の増幅回路を示している。各回路は従来から用いられて
いるものであり、詳述しない。第７図の特徴は、ＬＰＦ
210のマッチング抵抗を記録くし形フィルタ出力とＦＭ
信号復調器出力とで兼用化していることである。つま
り、記録くし形出力トランジスタＱ820のコレクタとＦ
Ｍ変調器出力トランジスタＱ664のコレクタとを接続
し、電源電圧間に接続したＬＰＦ210のマッチング抵抗
を各々負荷抵抗として用いるものである。記録時にはＱ
656のベースに高電位が供給され、ＦＭ復調器の電流は
流れず、Ｑ664はカットオフする。また、再生時には、
Ｑ803のベースに高電位が供給され、記録くし形回路の
電流は流れず、Ｑ820はカットオフする。以上のように
して、記録と再生とで負荷抵抗を兼用化することができ
る。ただし、記録くし形増幅器の利得はＩＣ内抵抗822
とＩＣ外負荷抵抗とで決まるため、温度補償が問題とな
る。そこで、第７図に示すようにＬＰＦ210の後に、ト
ランジスタＱ364で構成されるベース接地増幅器を設
け、ＩＣ外抵抗Ｒ１とＩＣ内抵抗Ｒ363で利得が決定さ
れるように構成とすることで前記くし形回路の温度補償
を行う。

〔発明の効果〕

本発明によれば、低電源電圧においてもダイナミックレ
ンジを十分に確保できる出力回路を実現できるようにな
り、復調器出力のＳ／Ｎを向上させることができ、また
ＦＭ信号復調器出力用の負荷抵抗と記録時の記録くし形
フィルタ出力用の負荷抵抗及びこの負荷抵抗をマッチン
グ抵抗とするＬＰＦを記録時と再生時とで兼用にするこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例回路図、第２図，第３図，第
４図，第５図は、それぞれ本発明の他の実施例回路図、
第６図は本発明を用いたＶＴＲの回路構成図、第７図は
第６図中の一部具体的回路図、第８図は従来のＦＭ復調
器の一例を示す回路図、第９図は第８図の各部信号の波
形図、第10図は第８図中の端子５の出力電圧平均値とＦ
Ｍ信号周波数との関係を示す図である。＜符号の説明＞１，２……ＦＭ信号入力端子 35……最大復調電圧調整用抵抗 44……最大復調周波数調整用抵抗 41，42……ＬＰＦ用マッチング抵抗Ｑ40，Ｑ41……ＰＮＰトランジスタＱ42〜Ｑ45……ＮＰＮトランジスタ

Claims

【特許請求の範囲】

【請求項１】入力信号を遅延する遅延回路と、この遅延
回路出力信号と上記入力信号とを掛算する掛算器とで構
成されるＦＭ信号復調器において、掛算器の出力抵抗を
ＮＰＮ形の第１のトランジスタのコレクタとＰＮＰ形の
第２のトランジスタのエミッタとに接続し、第１のトラ
ンジスタのベースを第２のトランジスタのコレクタに接
続してこの接続部を抵抗を介して第１のトランジスタの
エミッタに接続し、カレントミラー回路を構成する第３
及び第４のトランジスタの共通ベース端を第３のトラン
ジスタのコレクタと第１のトランジスタのエミッタとに
接続し、上記第４のトランジスタのコレクタと電源間に
接続した抵抗から復調出力を得る構成とし、前記第４の
トランジスタのコレクタと電源間に接続された抵抗と上
記第４のトランジスタのコレクタとの接続部に、記録く
し形フィルタの出力回路を構成する第５のトランジスタ
のコレクタも接続して上記抵抗を記録と再生の兼用にし
たことを特徴とするＦＭ信号復調器。