JPH084094B2 - Field effect transistor - Google Patents

Field effect transistor

Info

Publication number
JPH084094B2
JPH084094B2 JP63051049A JP5104988A JPH084094B2 JP H084094 B2 JPH084094 B2 JP H084094B2 JP 63051049 A JP63051049 A JP 63051049A JP 5104988 A JP5104988 A JP 5104988A JP H084094 B2 JPH084094 B2 JP H084094B2
Authority
JP
Japan
Prior art keywords
gate
field effect
effect transistor
gate pad
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63051049A
Other languages
Japanese (ja)
Other versions
JPH01225176A (en
Inventor
博司 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63051049A priority Critical patent/JPH084094B2/en
Publication of JPH01225176A publication Critical patent/JPH01225176A/en
Publication of JPH084094B2 publication Critical patent/JPH084094B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関し、特にその入力
部の電極配線形状に関する。
The present invention relates to a field effect transistor, and more particularly to the electrode wiring shape of its input portion.

〔従来の技術〕 従来、特に高出力の電界効果トランジスタにおいて
は、その電極形状はくし形状であり、入力部の電極配線
は、第3図の平面図に示すようなパターンに形成されて
いる。すなわち、第3図において、ソース電極5とドレ
イン電極4とが一定のチャネル間隔を隔てて交互に横方
向に配列され、そのチャネル部の上にゲート電極母線が
分岐されたゲート電極1がくし形状に設けられている。
また、ゲート電極母線から直角に引出された引出し配線
2,を介してゲートパッド3が設けられ、ゲートパッド3
の両側に接地電極であるソースパッド6が配置され、そ
れぞれのソースパッド6は、ゲートパッド3の下端の外
側において、第3図中の斜線で示すように配線8により
お互いに接続されている。
[Prior Art] Conventionally, particularly in a high output field effect transistor, the electrode shape is a comb shape, and the electrode wiring of the input portion is formed in a pattern as shown in the plan view of FIG. That is, in FIG. 3, the gate electrode 1 in which the source electrode 5 and the drain electrode 4 are alternately arranged in the lateral direction with a constant channel interval and the gate electrode busbar is branched on the channel portion is formed into a comb shape. It is provided.
In addition, a lead wire that is drawn at a right angle from the gate electrode busbar
The gate pad 3 is provided via 2, and the gate pad 3
Source pads 6 which are ground electrodes are arranged on both sides of the source pad 6, and the source pads 6 are connected to each other by wiring 8 outside the lower end of the gate pad 3 as shown by the diagonal lines in FIG.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

一般に電界効果トランジスタの入力インピーダンス
は、通常用いられる測定回路系の特性インピーダンス50
Ωより充分低く、この為、素子と外部測定回路系の間に
は整合回路がそう入される。素子と整合回路の接続は金
ワイヤにより行われるが、使用周波数が高くなるに従い
前記ワイヤのインダクタンスLにより位相回転が大きく
なり、整合を取るのが困難となる。従って、このワイヤ
長を最短にする事が高周波数動作の為の必須条件となっ
てくるわけであるが、従来パターンの場合、前記第3図
のソース配線8がある為、ゲートパッドよりボンディン
グワイヤを外に引きだす時、配線8への接触を避ける為
ワイヤを弧状にしなければならず、ワイヤ長が長くな
る。各ソースパッドが結線されていない場合は、ウェハ
ー製造プロセス中の特性チェック工程において各ソース
毎にチェック用針を立てなければならず非常に不便であ
る。従って、従来のパターンでは、以上に述べた欠点が
避けられない。
Generally, the input impedance of a field effect transistor is the characteristic impedance of the measurement circuit system that is normally used.
Well below Ω, so a matching circuit is inserted between the device and the external measurement circuitry. Although the element and the matching circuit are connected by a gold wire, the phase rotation increases due to the inductance L of the wire as the frequency used increases, and it becomes difficult to achieve matching. Therefore, it is an indispensable condition for high frequency operation to make the wire length as short as possible, but in the case of the conventional pattern, since the source wiring 8 in FIG. When the wire is pulled out, the wire must be arcuate to avoid contact with the wiring 8, and the wire length becomes long. If each source pad is not connected, it is very inconvenient because a check needle must be set for each source in the characteristic check process in the wafer manufacturing process. Therefore, the above-mentioned drawbacks cannot be avoided with the conventional patterns.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点に対し本発明の電界効果トランジスタの入
力部パターンは、従来のゲートパッド下端の外側を迂回
したソースパッド同士の結線をなくし、その代りに、ゲ
ート電極からゲートパッドに到るゲート引出し配線の一
部あるいはゲートパッドの一部の上層または下層を絶縁
膜を間にはさんで横断する配線により相隣接するソース
パッド同士の間が接続されているとともに、前記ゲート
パッドの前記ゲート引出し部と反対側の領域では前記ソ
ースパッド同士が分離されている。
To solve the above problems, the input part pattern of the field effect transistor of the present invention eliminates the conventional connection between source pads that circumscribe the outside of the lower end of the gate pad, and instead replaces the gate lead wire from the gate electrode to the gate pad. Of the gate pad and the upper or lower layer of the gate pad are connected between adjacent source pads by a wiring that crosses the insulating film between the adjacent source pads, and In the area on the opposite side, the source pads are separated from each other.

〔実施例〕〔Example〕

次に、本発明を実施例により説明する。 Next, the present invention will be described with reference to examples.

第1図は本発明の一実施例に係る入力部パターンを示
す平面図である。第1図においてゲート電極1は幅W1
長さl1の引出し電極2によりゲートパッド3まで引出さ
れている。ゲートパッド3の両隣に位置するソースパッ
ド6,6は配線7によりゲートパッド3のクロスオーバー
するように配線され、クロスオーバー領域は図中斜線部
で示した大きさで幅l2、長さW2である。
FIG. 1 is a plan view showing an input part pattern according to an embodiment of the present invention. In FIG. 1, the gate electrode 1 has a width W 1 ,
The gate electrode 3 is led out by the lead electrode 2 having a length l 1 . The source pads 6 and 6 located on both sides of the gate pad 3 are wired by the wiring 7 so as to cross over the gate pad 3, and the crossover region has a size of a width l 2 and a length W of a size shown by a hatched portion in the drawing. Is 2 .

第2図は第1図のA−A断面図であり、図において、
厚さtの絶縁膜、例えばSiO2膜9を間にしてクロスオー
バー配線7はゲートパッド3の上層を横断している事を
示している。第1図より明らかなように、このソースパ
ッド結線法であると、ゲートパッドより外部整合回路へ
の結線ワイヤ長を出来る限り短くする事ができる。ま
た、引出し配線2の幅W1、長さl1及びクロスオーバー部
の幅l2、長さW2、絶縁膜厚さtを使用周波数に応じ適当
な選ぶ事により第1図中に記した素子のインピーダンス
Zを幾分外側測定回路系の特性インピーダンス50Ωに近
づける事が出来、整合が取り易くなる効果も生ずる。例
えば前記W1,l1,W2,l2,tをそれぞれ15μm,60μm,50μm,2
0μm,1500Åとした場合、W1,l1で記される引出し配線の
インダクタンスLは0.032nHとなり、=40GHzにおける
特性インピーダンス50Ωでの規格化インピーダンス(=
ωL/50)は0.16となる。同様にクロスオーバー部におけ
る容量Cは0.33pFとなり規格化アドミタンスは2.73とな
る。第1図中に記した素子インピーダンスZが充分小さ
く、例えば規格化インピーダンスを0とした場合、スミ
スチャート上の変換操作からも容易にわかるように、上
記L,Cにより規格化インピーダンスの実部Re(z)は〜
0.15となる。電力反射係数|Γ|に言い換えれば、|Γ
|=1→|Γ|0.75とかなり改善され、最終的な整合
は外部に付けた回路によって行うにしろ、その整合操作
が従来よりも容易になる。
FIG. 2 is a sectional view taken along the line AA of FIG.
It is shown that the crossover wiring 7 crosses the upper layer of the gate pad 3 with an insulating film having a thickness t, for example, a SiO 2 film 9 interposed therebetween. As is clear from FIG. 1, according to this source pad connection method, the connection wire length from the gate pad to the external matching circuit can be made as short as possible. Further, the width W 1 , the length l 1 , the width l 2 , the length W 2 , and the insulating film thickness t of the lead-out wiring 2 are shown in FIG. 1 by appropriately selecting them according to the frequency used. The impedance Z of the element can be made somewhat closer to the characteristic impedance 50Ω of the outer measuring circuit system, and the effect of facilitating matching can be obtained. For example, W 1 , l 1 , W 2 , l 2 , and t are respectively 15 μm, 60 μm, 50 μm, 2
When 0 μm, 1500 Å, the inductance L of the lead wire described by W 1 , l 1 is 0.032 nH, and the standardized impedance (= 40 Ω) at the characteristic impedance of 50 Ω (= 40 GHz)
ωL / 50) is 0.16. Similarly, the capacitance C at the crossover portion is 0.33 pF and the standardized admittance is 2.73. When the element impedance Z shown in FIG. 1 is sufficiently small, for example, when the standardized impedance is set to 0, the real part Re of the standardized impedance is represented by the above L and C as can be easily understood from the conversion operation on the Smith chart. (Z) is ~
It becomes 0.15. In other words, the power reflection coefficient | Γ |
It is considerably improved as | = 1 → | Γ | 0.75. Even if the final matching is performed by an external circuit, the matching operation becomes easier than before.

〔発明の効果〕〔The invention's effect〕

以上のように本発明による入力部パターン形状では、
ソースパッドをゲート電極引出し部の一部あるいはゲー
トパッドの一部とクロスオーバーするように配線する事
により、ゲートパッドと外部整合回路を結ぶ配線の長さ
を短くする事ができ、しかも、上記引出し部のインダク
タンスL及びクロスオーバー部の容量Cにより素子のイ
ンピーダンスを外部測定回路系の特性インピーダンス50
Ωに近づけられ、従って、外部回路との整合が取り易く
できる効果がある。
As described above, in the input part pattern shape according to the present invention,
By wiring the source pad so that it crosses over part of the gate electrode lead-out part or part of the gate pad, the length of the wire connecting the gate pad and the external matching circuit can be shortened. The impedance of the element is determined by the inductance L of the section and the capacitance C of the crossover section.
Since it is close to Ω, there is an effect that matching with an external circuit can be easily achieved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例に係る入力部のパターンの平
面図、第2図は第1図のA−A断面図、第3図は従来の
電界効果トランジスタの入力部パターンの平面図であ
る。 1……ゲート電極、2……ゲート引出し配線、3……ゲ
ートパッド、4……ドレイン電極、5……ソース電極、
6……ソースパッド、7……クロスオーバー配線、8…
…ソース配線。
1 is a plan view of a pattern of an input section according to an embodiment of the present invention, FIG. 2 is a sectional view taken along line AA of FIG. 1, and FIG. 3 is a plan view of an input section pattern of a conventional field effect transistor. Is. 1 ... Gate electrode, 2 ... Gate extraction wiring, 3 ... Gate pad, 4 ... Drain electrode, 5 ... Source electrode,
6 ... Source pad, 7 ... Crossover wiring, 8 ...
... source wiring.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】くし形電極構造を有する電界効果トランジ
スタにおいて、ゲートパッドを間にしてその両隣に位置
するソースパッド同士が、絶縁膜を間にはさんでゲート
電極から前記ゲートパッドに到るゲート引出し部の一部
あるいはゲートパッドの一部の上層または下層を横断し
て配線接続されているとともに、前記ゲートパッドの前
記ゲート引出し部と反対側の領域では前記ソースパッド
同士が分離されていることを特徴とする電界効果トラン
ジスタ。
1. In a field effect transistor having a comb-shaped electrode structure, source pads located on both sides of a gate pad with an insulating film interposed between the gate and the source pad reach the gate pad. Wiring is connected across a part of the lead-out portion or a part of the gate pad above or below, and the source pads are separated from each other in a region of the gate pad opposite to the gate lead-out portion. Field effect transistor characterized by.
JP63051049A 1988-03-03 1988-03-03 Field effect transistor Expired - Lifetime JPH084094B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63051049A JPH084094B2 (en) 1988-03-03 1988-03-03 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63051049A JPH084094B2 (en) 1988-03-03 1988-03-03 Field effect transistor

Publications (2)

Publication Number Publication Date
JPH01225176A JPH01225176A (en) 1989-09-08
JPH084094B2 true JPH084094B2 (en) 1996-01-17

Family

ID=12875946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63051049A Expired - Lifetime JPH084094B2 (en) 1988-03-03 1988-03-03 Field effect transistor

Country Status (1)

Country Link
JP (1) JPH084094B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120168A (en) * 1980-01-28 1981-09-21 Nec Corp Extrahigh frequency high output field-effect transistor
JPH0316281Y2 (en) * 1985-08-23 1991-04-08

Also Published As

Publication number Publication date
JPH01225176A (en) 1989-09-08

Similar Documents

Publication Publication Date Title
JPS59229842A (en) Package for push-pull semiconductor device
US4193083A (en) Package for push-pull semiconductor devices
JP3674780B2 (en) High frequency semiconductor device
JPH1145903A (en) Semiconductor element and semiconductor device
JPH084094B2 (en) Field effect transistor
TW519708B (en) Semiconductor device
JPS58115842A (en) Semiconductor device
JPH02226756A (en) Semiconductor device
JP2880023B2 (en) High frequency transistor circuit
JPH0720920Y2 (en) IC package
JPS63274202A (en) Field effect transistor
JPH0363315B2 (en)
JP2604506B2 (en) Container for semiconductor device
JPH01173761A (en) High-frequency transistor
JPS605055B2 (en) semiconductor equipment
JPS60178704A (en) Film circuit type semiconductor device
JPS5814607Y2 (en) semiconductor equipment
JP2870503B2 (en) Heterojunction bipolar transistor
JPH073827B2 (en) High frequency semiconductor device
JPS6327859B2 (en)
JPS63228723A (en) Semiconductor device
JPS588584B2 (en) high frequency transistor
JPS63293843A (en) Semiconductor element
JPS5861652A (en) Semiconductor device
JPS6142149A (en) Semiconductor device