JPH084135B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH084135B2 JPH084135B2 JP61284348A JP28434886A JPH084135B2 JP H084135 B2 JPH084135 B2 JP H084135B2 JP 61284348 A JP61284348 A JP 61284348A JP 28434886 A JP28434886 A JP 28434886A JP H084135 B2 JPH084135 B2 JP H084135B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- electrode
- gate
- layer
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はGTO（ゲートターンオフサイリスタ）の構造
に係り、特に特性不具合のカソードAl電極除去時に発生
するSi基体のカケの防止に好適な半導体装置に関する。
に係り、特に特性不具合のカソードAl電極除去時に発生
するSi基体のカケの防止に好適な半導体装置に関する。
従来のGTO構造は、第２図に示すように、Si基体10の
一方面に凹凸部を有し、凸部にカソード層が露出し、凹
部にカソード層に隣接するゲート層が露出し、カソード
層にカソードAl電極１が、ゲート層にゲートAl電極２が
形成されたものとなっている。そして、カソードAl電極
１が表面パシベーション膜３の一部をカソード層のパタ
ーン形状に添って覆った構造となっている。GTOにおい
ては、特性不具合のカソードAl電極１を第３図に示すよ
うにトリミングバイト５により切削・除去することが行
なわれるが、そのときカソードAl電極１と表面パシベー
ション膜３との密着した重なり部に応力が加わり、表面
パシベーション膜３及びSi基体10のカケが発生する。し
かし、これを防止するという点については構造的に配慮
されていなかった。
一方面に凹凸部を有し、凸部にカソード層が露出し、凹
部にカソード層に隣接するゲート層が露出し、カソード
層にカソードAl電極１が、ゲート層にゲートAl電極２が
形成されたものとなっている。そして、カソードAl電極
１が表面パシベーション膜３の一部をカソード層のパタ
ーン形状に添って覆った構造となっている。GTOにおい
ては、特性不具合のカソードAl電極１を第３図に示すよ
うにトリミングバイト５により切削・除去することが行
なわれるが、そのときカソードAl電極１と表面パシベー
ション膜３との密着した重なり部に応力が加わり、表面
パシベーション膜３及びSi基体10のカケが発生する。し
かし、これを防止するという点については構造的に配慮
されていなかった。
なお関連する技術としては、例えば、宮入編：サイリ
スタ応用ハンドブック、第598頁、日刊工業新聞社発
行、などがある。
スタ応用ハンドブック、第598頁、日刊工業新聞社発
行、などがある。
上記従来技術は表面パシベーション膜及びSiのカケを
防止するという点について配慮がされておらず、表面パ
シベーション膜及びSiのカケによりゲート・カソード間
耐圧劣化からアノード・カソード間耐圧劣化に到るとい
う問題があった。
防止するという点について配慮がされておらず、表面パ
シベーション膜及びSiのカケによりゲート・カソード間
耐圧劣化からアノード・カソード間耐圧劣化に到るとい
う問題があった。
本発明の目的はゲート・カソード間耐圧特性の優れた
GTOを構造を提供することにある。
GTOを構造を提供することにある。
上記目的は、カソードAl電極のカソード層との接触部
における幅を接触部の上部における幅よりも広くし、さ
らにカソード表面におけるパシベーション膜の端部とカ
ソードAl電極の間に、カソード層が露出するようにかつ
カソード層とゲート層の接合部が露出しないように隙き
間を設け、カソードAl電極とパシベーション膜との重な
り部をなくすることにより達成される。
における幅を接触部の上部における幅よりも広くし、さ
らにカソード表面におけるパシベーション膜の端部とカ
ソードAl電極の間に、カソード層が露出するようにかつ
カソード層とゲート層の接合部が露出しないように隙き
間を設け、カソードAl電極とパシベーション膜との重な
り部をなくすることにより達成される。
カソードAl電極と表面パシベーション膜との間の隙き
間はバイトトリミングにより切削されたAlが逃げるため
の隙き間となる。さらに、カソードAl電極の幅がカソー
ド層との接触部の方で広がっているので、Si基体に加わ
る応力が緩和される。従って、従来構造のようにカソー
ドAl電極と表面パシベーション膜との密着した重なり部
に応力が集中するということがなくなりSi基体のカケが
発生しない。さらに、隙き間にはカソード層とゲート層
の接合部が露出していないので、切削時にこの接合部が
汚染されない。以上のようにして、本発明によれば、ゲ
ート・カソード間耐圧の低下が防止できる。
間はバイトトリミングにより切削されたAlが逃げるため
の隙き間となる。さらに、カソードAl電極の幅がカソー
ド層との接触部の方で広がっているので、Si基体に加わ
る応力が緩和される。従って、従来構造のようにカソー
ドAl電極と表面パシベーション膜との密着した重なり部
に応力が集中するということがなくなりSi基体のカケが
発生しない。さらに、隙き間にはカソード層とゲート層
の接合部が露出していないので、切削時にこの接合部が
汚染されない。以上のようにして、本発明によれば、ゲ
ート・カソード間耐圧の低下が防止できる。
以下、本発明の一実施例を第１図により説明する。図
はカソードAl電極１と表面パシベーション膜３との間に
カソード層のパターン形状に添って隙き間４を設け、こ
の隙き間４にバイトトリミングにより切削されたカソー
ドAlが逃げ、表面パシベーション３はもとよりカソード
部のSi基体10のカケが防止できる構造になっている。更
に、カソード電極１の幅は、このカソード電極１とSi基
体との接触部からその上部になるにしたがって狭くなっ
ている。
はカソードAl電極１と表面パシベーション膜３との間に
カソード層のパターン形状に添って隙き間４を設け、こ
の隙き間４にバイトトリミングにより切削されたカソー
ドAlが逃げ、表面パシベーション３はもとよりカソード
部のSi基体10のカケが防止できる構造になっている。更
に、カソード電極１の幅は、このカソード電極１とSi基
体との接触部からその上部になるにしたがって狭くなっ
ている。
本発明によれば、バイトトリミング時に発生するSiカ
ケを防止することができる。
ケを防止することができる。
本発明の構造にはさらにAl電極からの汚染によるゲー
ト・カソード間耐圧特性の劣化を防止する作用がある。
ト・カソード間耐圧特性の劣化を防止する作用がある。
第２図に示す従来のGTO構造では、Al電極1,2を形成し
た後の300〜400℃の熱処理において、ゲート・カソード
間耐圧が劣化してしまう問題が散発していたこの熱処理
による耐圧劣化はトリミングをしていないカソードAl電
極に係るゲート・カソード間耐圧が劣化するものであっ
た。発明者らがこの原因を調査したところ、従来の構造
ではカソードAl電極１が表面パシベーション膜３を覆っ
ているので、カソードAl電極１に含まれている微量のNa
イオンが熱処理により、表面パシベーション膜３に、な
いしは表面パシベーション膜３とシリコンの界面に拡散
し、ゲートＰ層の表面をＮ導電型に反転させ、Ｎチャン
ネルが形成されてゲート・カソード間耐圧が劣化したも
のであった。
た後の300〜400℃の熱処理において、ゲート・カソード
間耐圧が劣化してしまう問題が散発していたこの熱処理
による耐圧劣化はトリミングをしていないカソードAl電
極に係るゲート・カソード間耐圧が劣化するものであっ
た。発明者らがこの原因を調査したところ、従来の構造
ではカソードAl電極１が表面パシベーション膜３を覆っ
ているので、カソードAl電極１に含まれている微量のNa
イオンが熱処理により、表面パシベーション膜３に、な
いしは表面パシベーション膜３とシリコンの界面に拡散
し、ゲートＰ層の表面をＮ導電型に反転させ、Ｎチャン
ネルが形成されてゲート・カソード間耐圧が劣化したも
のであった。
第１図に示す本発明の構造では、カソードAl電極１と
表面パシベーション膜３の間に隙き間４が存在し、熱処
理をしても、カソードAl電極１からパシベーション膜３
ないしはパシベーション膜３とシリコンの界面にNaイオ
ン等の不純物が拡散することはない。実際に第１図に示
す本発明の構造を採用したGTOでは、第２図の従来構造
で散発していた熱処理によるゲート・カソード間耐圧特
性の劣化も皆無になり、極めて安定にGTOを生産できる
ようになった。
表面パシベーション膜３の間に隙き間４が存在し、熱処
理をしても、カソードAl電極１からパシベーション膜３
ないしはパシベーション膜３とシリコンの界面にNaイオ
ン等の不純物が拡散することはない。実際に第１図に示
す本発明の構造を採用したGTOでは、第２図の従来構造
で散発していた熱処理によるゲート・カソード間耐圧特
性の劣化も皆無になり、極めて安定にGTOを生産できる
ようになった。
第１図は本発明の一実施例のカソードAl電極と表面パシ
ベーション膜との間に隙き間を設けた構造を示す縦断面
図、第２図は従来の構造を示す縦断面図、第３図は従来
の構造においてバイトトリミングの際にSiが欠けた状態
を示す断面図である。 １……カソードAl電極、２……ゲートAl電極、３……表
面パシベーション膜、４……カソードAl電極と表面パシ
ベーション膜との隙き間、５……トリミングバイト、６
……Siカケ。
ベーション膜との間に隙き間を設けた構造を示す縦断面
図、第２図は従来の構造を示す縦断面図、第３図は従来
の構造においてバイトトリミングの際にSiが欠けた状態
を示す断面図である。 １……カソードAl電極、２……ゲートAl電極、３……表
面パシベーション膜、４……カソードAl電極と表面パシ
ベーション膜との隙き間、５……トリミングバイト、６
……Siカケ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪上 正 茨城県日立市幸町３丁目１番１号 株式会 社日立製作所日立工場内 (56)参考文献 特開 昭59−98555（ＪＰ，Ａ) 特開 昭57−30376（ＪＰ，Ａ) 特開 昭59−13372（ＪＰ，Ａ) 特開 昭62−179153（ＪＰ，Ａ)
Claims (1)
- 【請求項１】Si基体の一方面に凹凸部を有し、凸部にカ
ソード層が凹部にカソード層に隣接するゲート層が形成
され、凸部のカソード層上にカソードAl電極が、凹部の
ゲート層上にゲートAl電極が形成され、カソードAl電極
のカソード層との接触部における幅が該接触部の上部に
おける幅よりも広く、カソードAl電極とゲートAl電極と
の間のSi基体面にパシベーション膜が設けられ、カソー
ド表面におけるパシベーション膜の端部とカソードAl電
極との間には、カソード層が露出するようにかつカソー
ド層とゲート層の接合部が露出しないように設けられる
隙き間を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284348A JPH084135B2 (ja) | 1986-12-01 | 1986-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284348A JPH084135B2 (ja) | 1986-12-01 | 1986-12-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63138776A JPS63138776A (ja) | 1988-06-10 |
| JPH084135B2 true JPH084135B2 (ja) | 1996-01-17 |
Family
ID=17677416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61284348A Expired - Lifetime JPH084135B2 (ja) | 1986-12-01 | 1986-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084135B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730376A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Manufacture of schottky barrier fet |
| JPS5913372A (ja) * | 1982-07-15 | 1984-01-24 | Hitachi Ltd | 半導体装置 |
| JPS5998555A (ja) * | 1982-11-27 | 1984-06-06 | Fuji Electric Corp Res & Dev Ltd | 半導体装置の製造方法 |
| JPS62179153A (ja) * | 1986-01-31 | 1987-08-06 | Internatl Rectifier Corp Japan Ltd | サイリスタの製造方法 |
-
1986
- 1986-12-01 JP JP61284348A patent/JPH084135B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63138776A (ja) | 1988-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| CA1148270A (en) | Mesa type semiconductor device with guard ring | |
| JPH084135B2 (ja) | 半導体装置 | |
| JPH06244405A (ja) | 半導体素子 | |
| EP0206136B1 (en) | Semiconductor device manufacturing method | |
| JP2004303927A (ja) | 半導体素子 | |
| JP2001110799A (ja) | 半導体素子及びその製造方法 | |
| JP2603083B2 (ja) | 高耐圧半導体素子 | |
| JPS6279667A (ja) | 半導体装置 | |
| JPS60102770A (ja) | 半導体装置 | |
| JP2000124442A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3149483B2 (ja) | プレーナ型半導体整流素子 | |
| JPH0429223B2 (ja) | ||
| KR100505561B1 (ko) | 고내압 트랜지스터 제조방법 | |
| JP2596126B2 (ja) | エピタキシャルゲートターンオフサイリスタ | |
| JPS6151970A (ja) | 半導体装置 | |
| JPS6157713B2 (ja) | ||
| JPH08167619A (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPS6248371B2 (ja) | ||
| JPS61208265A (ja) | 電力用半導体素子 | |
| JPS6228571B2 (ja) | ||
| JPS61253829A (ja) | 半導体装置の製造方法 | |
| JPH08222724A (ja) | 高耐圧半導体装置 | |
| JPS61187370A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS57145376A (en) | Semiconductor device |