JPH084194B2 - セラミックス多層回路基板の製造方法 - Google Patents

セラミックス多層回路基板の製造方法

Info

Publication number
JPH084194B2
JPH084194B2 JP63125341A JP12534188A JPH084194B2 JP H084194 B2 JPH084194 B2 JP H084194B2 JP 63125341 A JP63125341 A JP 63125341A JP 12534188 A JP12534188 A JP 12534188A JP H084194 B2 JPH084194 B2 JP H084194B2
Authority
JP
Japan
Prior art keywords
circuit
plating
conductor
ceramic
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63125341A
Other languages
English (en)
Other versions
JPS6486588A (en
Inventor
信介 矢野
隆巳 平井
順三 福田
俊夫 野々村
進 西垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel and Sumikin Electronics Devices Inc
Original Assignee
Sumitomo Metal Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Ceramics Inc filed Critical Sumitomo Metal Ceramics Inc
Priority to JP63125341A priority Critical patent/JPH084194B2/ja
Publication of JPS6486588A publication Critical patent/JPS6486588A/ja
Publication of JPH084194B2 publication Critical patent/JPH084194B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 イ.発明の目的 [産業上の目的] 本発明は、民生用やコンピューター用等の電子工業に
用いられるセラミック多層配線基板の製造方法に関す
る。
[従来の技術] 従来、電子機器類に使用する回路基板としてアルミナ
セラミックを絶縁体として使用した配線基板が使用され
てきた。その代表的なものとしてWやMoを配線導体とし
て使用し導体が酸化しないように還元雰囲気で焼成する
導体同時焼成配線基板がある。しかしながら、この基板
は導体にWやMoを使用するので、導体抵抗値が10〜20m
Ω/□と高いので配線幅を狭くすることができず、回路
パターンを高密度化するには限度があった。
最近、これらの問題を解決するため、Ag、Au、Cu系な
どの導通抵抗の小さい導体材料を使用し、ガラスとフィ
ラーよりなり、これらの融点(800〜1100℃)以下の温
度で焼成できるセラミック材料を絶縁体として用い、導
体と同時焼成する低温焼成セラミック基板が開発されて
いる。
[発明が解決しようとする課題] 低温焼成の優れた特徴を生かすには表面の回路パター
ンを一層緻密化して高密度化した方がよい。しかしなが
ら、従来のスクリーン印刷を使用して成形した厚膜回路
パターンでは、回路の配線間隔及び配線幅は100〜200μ
mが限度で不十分であった。また配線材料としてはAg又
はAg−Pdを使用した場合にはマイグレーションが生じ易
く、益々微細な配線パターンは形成できなくなる。
Cuを表面の配線パターンに使用した場合には、耐マイ
グレーション性はよいが上記回路パターンを微細化する
際の配線間隔、配線幅の限界の問題や次に述べるセラミ
ック基板内部の導体にAg、Ag−Pt、Ag−Pd等のAg系の導
体を使用した場合に生ずる接続の問題がある。
つまり、Ag系の導体が内蔵された基板表面にCu導体を
厚膜法により形成し、焼成した場合、低融点のAg−Cu共
晶による液相が接続部分に生じ信頼性のある接続を得る
ことはできなかった。又、液相を生じないように低温で
焼成できるCu厚膜導体を使用した場合には、導体抵抗や
ハンダ濡れ性が悪くなる傾向があった。
一方、従来使用されていたセラミック基板表面のアル
ミナ等を脱脂、粗化した後、無電解メッキのみ或は無電
解メッキと電解メッキの組合わせにより、マイグレーシ
ョンの生じにくいCu、Ni又はAu導体及びこれらの組み合
わせにより回路パターンを形成する方法がある。これに
よればフォトリソグラフィー技術を応用して微細な回路
パターンを形成できる。しかしながら、アルミナ基板の
表面粗化として一般に高濃度の弗酸、燐酸、溶融アルカ
リが使用され、その例として特開昭61−140195号,特開
昭60−16886号には、燐酸やアルカリ金属化合物の溶融
物が報告されている。このような苛酷な条件下で、ガラ
スとフィラーよりなる基板を粗化すると、ガラスが溶
け、基板が荒れ過ぎてしまう。例えば特開昭61−63853
に示されている基板粗化の条件で、ガラスとフィラーよ
りなる基板を粗化すると、基板表面からフィラーが脱粒
して使用できない。特に内部導体にMoやWを使用したア
ルミナ基板表面にメッキ法で回路パターンを形成する場
合、表面粗化の際の基板内部より露出した導体部分、例
えばスルーホールのMo,Wが腐食されて信頼性の高い接合
が得られなかった。このため、従来のメッキ法は、表面
に導体が形成されていないアルミナ基板の表面を強酸、
又は強アルカリ等を用いて粗化し、その上に無電解メッ
キで導体を形成していた。内蔵された導体がスルーホー
ル通じてセラミック基板表面に露出した際の無電解メッ
キ法による回路形成の例はなかった。
ロ、発明の構成 [課題を解決するための手段] 本発明は、ガラスとフィラーからなる内蔵Ag又はAg系
導体を有するセラミックグリーンシートを同時焼成して
なるセラミック焼成基板の表面を、pH1〜4の酸性溶液
中に浸漬して、従来のpH1以下の強酸よりもゆるやかな
条件で均一に粗化して、触媒を付与した後、マイグレー
ションの生じにくい金属Cu,Ni又はAu導体およびこれら
の組み合わせにより基板表面に無電解メッキ層を形成
し、内蔵導体と回路結合する。その後、次の2つの工程
に別れる。
本発明の第1項は、前記無電解メッキの金属層の上に
電解メッキして所要の厚みの導体層を形成した後、フォ
トリソグラフィー法により回路パターンをレジストで形
成して、エッチング処理して不要な無電解メッキおよび
電解メッキ面を取り除いた後でレジストパターンを剥離
して所要の回路パターンを形成するセラミック多層回路
基板の製造方法である。
その第2項は、無電解メッキ後にフォトリソグラフイ
ー法により所要の回路パターンの電解メッキをするため
回路パターンが不要な無電解メッキ表面にレジストパタ
ーンを形成し、所要の無電解メッキ面上に電解メッキを
した後、レジストパターンを剥離する。次に剥離したレ
ジストパターン面にある無電解メッキをエッチングで取
り除き、所要の回路パターンを形成するセラミック多層
回路基板の製造方法である。
さらに、第3項は、第1項および第2項の同時焼成さ
れるセラミック回路基板の製造の際に、セラミックグリ
ーンシートが硼珪酸ガラスにMgO,SrO,CaO,BaO,Al2O3
1種又は、2種以上を含む40〜70重量%のガラス粉末と
残部Al2O3粉末60〜30重量%からなるフイラーで形成さ
れることを特徴としている。
[作用] 表面粗化に使われる液のpHは1未満の強酸では、基板
中のガラスが過剰に溶け表面の強度が保てない。一方、
pHが4より大きい弱酸では、表面の粗化が不足し導体の
付着強度が得られないのでpH1〜4とした。電解メッキ
は、特にコスト、導通抵抗の点からCu導体のみかCu導体
とNi、Auの組合わせが好ましい。
これらのメッキによる導体回路は、従来の厚膜法に比
較してフォトリソグラフィーの技術を使用してパターン
化しているので微細配線が可能である。又、高周波回路
基板には、導体固有の導電率が重要であり、厚膜法によ
る被膜に比して本法のメッキによる金属層は、低い比抵
抗を有する利点があるので適している。又、メッキ法に
よりCu導体を形成すれば、厚膜Cu導体を使用した場合に
生ずる内蔵のAg導体との接続の問題がなくなる利点があ
る。Cu導体は、無電解メッキにより基板表面に形成した
後、電解メッキにより所要の導体厚みにする。耐ハンダ
性を良くするために更にNiをメッキしても良いが、この
場合Niの酸化を防止してハンダの濡れ性を良くするため
に、更にAuメッキをしても良い。特に耐ハンダ性等を要
求される場合は、Cu導体の代わりにNiを最初から無電解
メッキで形成し、その後、電解Niメッキをしても良い。
メッキによる回路の形成は、高温にさらされることがな
いので厚膜Cu導体と基板内に内蔵されるAg系導体との接
続問題も無く、導通抵抗の小さなハンダ濡れ性の良いCu
の表面導体を得ることができる。
前述したように、従来の内蔵導体としてMo、W導体を
使用したセラミック基板にメッキ法により回路パターン
を形成する場合の諸問題は、ガラスとフィラーよりなる
セラミックス回路基板の場合は生じない。つまりCuの無
電解メッキをする前に行う表面粗化はpH1〜4の酸性溶
液を、アルミナ基板等になされる場合よりもゆるやかな
条件で行う。この条件では、内蔵導体に使用するAg系導
体は、Mo、Wよりも耐腐食性が高いので、無電解メッキ
は問題なくできる。
使用する基板は、基本的に800〜1100℃で焼成できる
ものであればよい。代表的なものとしては、硼珪酸ガラ
スや更に数種類の酸化物、例えばMgO、SrO、CaO、BaO、
Al2O3、K2O、ZnO、Li2O、ZrO2、TiO2の1種以上を含む
ガラス粉末とアルミナ、石英、酸化クロム、ムライト、
コージライトなどのセラミックス粉末のフイラーとの混
合物を原料とするものや、コージライト系、αスポジュ
メン系の結晶化ガラス粉末を原料とするものなどがあ
る。本発明者等の出願に係る特開昭60−260465号、特開
昭61−222957,特開昭62−13758号、特開昭62−123059号
等はかかる材料としての例を含んでいる。
第1図はチップコンデンサー8を搭載した例で本発明
の製造方法による製品の1実施例の概念図を示す。この
図では、内蔵したAg系導体2のセラミック基板1の上に
無電解メッキ5、電解メッキ6さらに、その上にチップ
コンデンサーをハンダ付12している。第2図は本発明の
セラミック多層回路基板の製造方法の工程例である。
「実施例」 以下、図面を参照して実施例を説明する。
「実施例1」 CaO−Al2O3−SiO2−B2O3系ガラス粉末とフィラーとし
てアルミナ粉末からなるセラミックグリーンシートにAg
導体ペーストを使用して配線パターンを印刷した後、複
数枚を積層熱圧着した。層間の導体の接続は、グリーン
シートをパンチングにより形成したスルーホール中に充
填した導体ペーストにより行った。900℃で焼成した
後、第2図の製造工程で示すと無電解メッキし、電解メ
ッキする左側のラインで、第3〜6図の順にCuメッキ膜
による回路パターンを形成した。即ち、まず焼成した上
記セラミック基板1をpH2.4の弗酸及び添加物からなる
酸水溶液で21℃、10分間エッチングし、表面を粗化した
後、触媒を付与して無電解Cuメッキ3で約1μm厚した
後、さらに電解Cuメッキ4を施して9μm厚とした(第
3図)。次にフォトリソグラフイーにより所要の回路パ
ターン面にレジストパターン7を形成する。(第4
図)。さらにエッチング処理し、回路パターン以外の不
要な無電解及び電解メッキ面を除去した(第5図)後、
回路パターン面のレジストを剥離して表面に所要のCu導
体回路パターン4(第6図)を得た。
この回路パターンの最小線幅は50μmで線間の最小幅
は50μmでショートはなかった。導通抵抗は2.0mΩ/□
であった。Sn60%、Pb40%の共晶ハンダを使用して試験
した結果、ハンダ濡れ性は良好であった。ハンダ付け
後、0.6mmφのCu線を使用して測定したビール強度は初
期2.7kg/2mm□で、150℃、168時間後は3.0kg/2mm□と良
好であり、この結果は厚膜法により得られた焼成Cu導体
と同等の水準であった。内蔵されたAg導体との接続も良
好で+150℃ RT−40℃、100サイクルの条件にさら
した後も異常はなかった。
「実施例2」 CaO−MgO−Al2O3−SiO2−B2O3系ガラス粉末とアルミ
ナ粉末からなるセラミックグリーンシートとAg−Pd導体
ペーストを使用して実施例1の方法と同様の方法で得た
積層体を950℃で焼成した。pH1.8の希硫酸で30℃、5分
間という条件により基板表面をエッチングした後、触媒
を付与し、無電解Cuメッキ3を0.5μm厚した。以下第
2図の右側ラインに示すようにフォトリソグラフィーに
より回路パターン以外の面にレジストパターン7を形成
した(第7図)。電解メッキによりCu導体4を約10μm
厚に形成した。さらに電解Niメッキ9を1μm厚形成
し、その上にAu10を0.5μm厚形成した。次にレジスト
を剥離(図示せず)した後、レジスト剥離面である不要
なCu無電解メッキ面をエッチングにより取り除いた。得
られた回路パターンの最小パターン幅は50μmで線間の
最小幅も50μmであった。また、導体抵抗は1.9mΩ/□
であった。Sn60%、Pb40%の共晶ハンダを使用したハン
ダ濡れ性は、良好でハンダ付け後、0.6mmφのCu線を使
用して測定したピール強度は2.6kg/2mm□、150℃、168
時間後は2.9kg/2mm□と良好であった。内蔵されたAg−P
d導体との接続も良好で+150℃RT−40℃、100サイク
ル試験後も異常はなかった。
[実施例3] SiO280重量%、B2O312重量%、残部がアルカリ土類金
属、及びアルカリ土類金属の酸化物などの組成からなる
平均粒子径2μmのガラス粉末50重量%と平均粒子径5
μmのアルミナ粉末50重量%よりなるセラミック絶縁体
用粉末のグリーンシートを複数枚作成し、内蔵導体パタ
ーン等は実施例1と同様に形成した後、焼成した。更に
実施例2と同様な方法でCu導体回路パターンを形成し
た。
得られた回路パターンのパターン最小線幅は50μmで
あった。導通抵抗は2.0μmΩ/□であった。Sn60%、P
b40%の共晶ハンダを使用したハンダ濡れ性は良好でハ
ンダ付け後0.6mmφのCuを使用して測定したピール強度
は2.4kg/2mm□と良好であった。
ハ.発明の効果 本発明のセラミックス多層回路基板の製造方法は、ガ
ラスとフィラーよりなり、800〜1100℃で焼成された基
板表面をpH1〜4の酸性溶液中で粗化した後、触媒を付
与し、Cu導体等を無電解メッキ法と電解メッキ法を用い
て基板表面の回路を形成し内蔵Ag又はAg系導体と回路に
結合しているためマイグレーションを起こし難く、信頼
性が高く、かつフォトリソグラフィー法を用いて従来よ
りはるかに微細なパターンを形成できるので極めて優れ
たセラミック多層回路基板の製造方法である。
【図面の簡単な説明】
第1図はチップコンデンサーを搭載した例で本発明の
製造方法による製造の1実施例である。第2図は、本発
明の製造方法の製造工程の実施例である。第3〜6図
は、本発明の第1項の製造方法の断面の模式図を例示し
たものであって、第3図は無電解及び電解Cuメッキした
状態、第4図はレジスト形成、第5図はエッチング後の
基板表面、第6図はレジスト剥離後である。第7図は本
願発明の第2項の無電解Cuメッキ面にレジスト形成し電
解Cu/Ni/Auメッキした状態である。 1……セラミック基板、2……Ag系導体、3……無電解
Cuメッキ、4……電解Cuメッキ、5……無電解メッキ、
6……電解メッキ、7……レジストパターン、8……チ
ップコンデンサー、9……電解Niメッキ、10……電解Au
メッキ、11……ハンダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西垣 進 愛知県名古屋市緑区鳴海町字伝治山3番地 鳴海技術研究所内 審判の合議体 審判長 入交 孝雄 審判官 清水 英雄 審判官 神崎 潔 (56)参考文献 特開 昭62−265796(JP,A) 特開 昭62−185351(JP,A) 特開 昭62−42598(JP,A) 実開 昭61−209926(JP,U) 実開 昭62−143865(JP,U) 実開 昭59−162169(JP,U)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】Ag導体又はAg系導体の内蔵回路を有するガ
    ラスとフィラーよりなる複数のセラミックグリーンシー
    トを800〜1100℃で同時焼成したセラミック回路基板の
    表面に下記工程からなる回路パターンを形成することを
    特徴とするセラミック多層回路基板の製造方法 (1)セラミック回路基板の表面をpH1〜4の酸性溶液
    で粗化する表面粗化工程、 (2)粗化された前記基板表面に触媒を付与し、Cu、Ni
    又はAuの1種又は2種以上の金属で前記内蔵回路と回路
    的に結合する無電解メッキ工程、 (3)前記無電解メッキ表面に前記金属の1種又は2種
    以上の金属でメッキする電解メッキ工程、 (4)前記電解メッキ表面にフォトリソグラフイー法に
    よる所要の回路パターンをレジストで形成するレジスト
    パターン形成工程、 (5)前記レジストパターンを除く無電解メッキおよび
    電解メッキを除去するエッチング工程、 (6)前記レジストパターンを剥離して回路パターンを
    形成する回路パターン形成工程。
  2. 【請求項2】Ag導体又はAg系導体の内蔵回路を有するガ
    ラスとフィラーよりなる複数のセラミックグリーンシー
    トを800〜1100℃で同時焼成したセラミック回路基板の
    表面に下記工程からなる回路パターンを形成することを
    特徴とするセラミック多層回路基板の製造方法 (1)セラミック回路基板の表面をpH1〜4の酸性溶液
    で粗化する表面粗化工程、 (2)粗化された前記基板表面に触媒を付与し、Cu、Ni
    又はAuの1種又は2種以上の金属で前記内蔵回路と回路
    的に結合する無電解メッキ工程、 (3)前記無電解メッキ表面にフォトリソグラフイー法
    により所要の回路パターンを除く面にレジストパターン
    を形成するレジストパターン形成工程、 (4)前記無電解メッキ表面に前記金属の1種又は2種
    以上の金属でメッキする電解メッキ工程、 (5)前記レジストパターンを剥離するレジスト剥離工
    程、 (6)前記剥離したレジストパターン面の無電解メッキ
    をエッチングにより除去して回路パターンを形成する回
    路パターン形成工程。
  3. 【請求項3】セラミックグリーンシートが硼珪酸ガラス
    にMgO,SrO,CaO,BaO,Al2O3の1種又は2種以上を含む40
    〜70重量%のガラス粉末と残部Al2O3粉末60〜30重量%
    からなることを特徴とする特許請求の範囲第1項または
    第2項記載のセラミック多層回路基板の製造方法。
JP63125341A 1987-06-23 1988-05-23 セラミックス多層回路基板の製造方法 Expired - Lifetime JPH084194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63125341A JPH084194B2 (ja) 1987-06-23 1988-05-23 セラミックス多層回路基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-156196 1987-06-23
JP15619687 1987-06-23
JP63125341A JPH084194B2 (ja) 1987-06-23 1988-05-23 セラミックス多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6486588A JPS6486588A (en) 1989-03-31
JPH084194B2 true JPH084194B2 (ja) 1996-01-17

Family

ID=26461800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63125341A Expired - Lifetime JPH084194B2 (ja) 1987-06-23 1988-05-23 セラミックス多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH084194B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016208851A1 (ko) * 2015-06-23 2016-12-29 주식회사 베이스 Led용 유리의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59162169A (ja) * 1983-03-04 1984-09-13 株式会社日立製作所 セラミック多層配線板
JPS61209926A (ja) * 1985-03-14 1986-09-18 Hitachi Chem Co Ltd 金属膜の形成方法
JPS62143865A (ja) * 1985-12-17 1987-06-27 松下電器産業株式会社 セラミツク絶縁基板の製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016208851A1 (ko) * 2015-06-23 2016-12-29 주식회사 베이스 Led용 유리의 제조 방법

Also Published As

Publication number Publication date
JPS6486588A (en) 1989-03-31

Similar Documents

Publication Publication Date Title
US2777193A (en) Circuit construction
JPH1075060A (ja) 多層ガラス・セラミック基板の製造方法
JPH084194B2 (ja) セラミックス多層回路基板の製造方法
JP3886791B2 (ja) 多層配線基板の製造方法
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP3686687B2 (ja) 低温焼成セラミック回路基板
JPH0864934A (ja) プリント配線板の製造方法
JP2614778B2 (ja) セラミック多層回路基板の製造方法
JPH01173697A (ja) セラミック回路基板
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPS61151081A (ja) セラミツク配線基板の製法
JP2515165B2 (ja) 多層配線基板の製造方法
JPS61289691A (ja) メタライズ組成物
JP4853751B2 (ja) めっき膜厚均一性に優れた電子部品の製造方法
JP2738603B2 (ja) 回路基板
SU1081820A2 (ru) Способ изготовлени многослойных печатных плат
JP2558640B2 (ja) 導電回路の製造法
JPH05335743A (ja) 多層回路基板
JPH05343851A (ja) 多層セラミック基板の製造方法
JPH03141662A (ja) セラミック配線回路板の製造方法
JPH02164094A (ja) 印刷配線板の製造方法
JP2004165601A (ja) 導体ペースト組成物およびそれを用いた多層配線基板の製造方法
JPS6381894A (ja) セラミツクス回路基板の製造方法
JPS58186996A (ja) 多層回路基板の製造方法
JPH0693545B2 (ja) セラミック多層配線基板およびその製造方法