JPH01173697A - セラミック回路基板 - Google Patents

セラミック回路基板

Info

Publication number
JPH01173697A
JPH01173697A JP33225687A JP33225687A JPH01173697A JP H01173697 A JPH01173697 A JP H01173697A JP 33225687 A JP33225687 A JP 33225687A JP 33225687 A JP33225687 A JP 33225687A JP H01173697 A JPH01173697 A JP H01173697A
Authority
JP
Japan
Prior art keywords
wiring
hole
plating
plated
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33225687A
Other languages
English (en)
Inventor
Takami Hirai
隆己 平井
Shinsuke Yano
信介 矢野
Toshio Nonomura
野々村 俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP33225687A priority Critical patent/JPH01173697A/ja
Publication of JPH01173697A publication Critical patent/JPH01173697A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ2発明の目的 1卒」!肩U飢 本発明は、民生用やコンピューター用等の電子工業に用
いられる多層セラミック基板に関する。
従*oti丙□ 従来電子機器類に使用する回路基板として、セラミック
を絶縁体に使用した配線基板が利用されてきた6代表的
なものには、W”Moを配線材料として使用し、導体の
酸化を防ぐため、還元性雰囲気で焼成する同時焼成基板
がある。しかしこの基板は駒やMoの配線抵抗が10〜
20+nΩ/口と高いので、配線幅を小さくして、配線
密度を上げるには限界があった。
最近、回路基板に要求される配線密度の高まりと共に、
上記の問題を解決するため、導体に、Ag。
Au、又はCu等の導通抵抗の低い金属を配線材料とし
て使用し、これらの金属の融点以下の温度で焼成する低
温同時焼成基板が開発されている。
低温同時焼成基板は、配線抵抗が低く、高密度配線が期
待される。しかし、スクリーン印刷によって配線を形成
する場合、−船釣に線間隔線幅がそれぞれ100μm程
度が限界となる。又、Ag系導体は、マイグレーション
し易いため、表面導体として使用するとき、信頼性の面
から微細な配線は実現できなかった。マイグレーション
が起こりにくい表面配線材料として、Cuが提案されて
いるが内部導体Agと表面導体Cuの共晶温度が779
℃と低く、この温度以上であると焼成時に液相ができ、
接続が断線になる恐れがある。共晶温度以下で焼成でき
るCuペーストも開発されでいるが一般に、焼成温度が
低くなると導通抵抗やはんだ濡れ性に悪影響が表われる
傾向にある9以上の点を考慮し、低温同時焼成基板の表
面配線をメッキにて形成する方法を本発明者等は特願昭
62−156196で提案した、これは、低温同時焼成
基板の表面に無電解Cuで導電性を付与し、その後電解
Cuによる厚付けでパターンを形成する方法である。こ
の方法ではパターン形成を、フォトリソグラフィー技術
を使用して行うので、一般のスクリーン印刷に比して非
常に微細な配線を得ることができる。さらに得られたC
uメッキ配線上に、はんだ食われ防止の為にNiメッキ
し、更に酸化防止、はんだ濡れ住改善の為にAuをメッ
キすることもできる。又メッキ被膜は析出物が純粋な金
属に近いため、配線抵抗が低いという特徴もある。メッ
キ法では前述のAgとCuの界面での接続の問題も熱が
かからないため、起こらない、又低温同時焼成基板の場
合、従来のアルミナ基板に比ベメッキ皮膜の付着強度を
得るための基板の化学的粗面化の条件が緩やかであるた
め、スルーホール部の導体は化学的粗面化に際して使用
する酸もしくは、アルカリに侵されにくい、そのため内
部配線と表面配線の接合の信頼性が十分得られる9以上
のように内部にAgもしくはその合金を配線材料として
用い表面にメッキによる配線を持つ低温同時焼成基板が
高配線密度、高信頼性を実現する基板として開発されつ
つある。
5日カ゛シようと一ニク二□Z−戸U二壕覇コ、ゴX−
低温同時焼成基板の表面にメッキで配線を形成する場合
、その特徴を生かすには、表面の配線を一層緻密化し、
高密度化を行うほうが良い。
しかし、スルーホールをスクリーン印刷により導体ペー
ストで充填する場合、予め基板に開削した穴と、穴埋め
の印刷用の版の位置合わせにずれが生じることがある。
このようなずれが生じた侭穴埋め印刷を行うとスルーホ
ール近傍にこの充填用のペーストが付着する0表面配線
とその一層下部の配線の導通のためのスルーホールにお
いてはほこのような状態になると、スルーホール相互、
あるいはスルーホールとこのスルーホールの近傍と配線
が接近している場合に、はみ出したスルーホール充填用
ペーストにより配線が短絡する可能性がある。完全に基
板に内蔵されるスルホールなら、まわりが絶縁体で囲ま
れるので問題はない。
又、この基板上にセミアデイティブ法でメッキによる表
面配線を形成する場合、電解メッキ時にメッキレジスト
がのるため、スルーホールからはみ出しているペースト
部分はメッキされずに全くむきだしになってしまう、ス
ルーホールの充填に使うAg系ペーストはマイグレーシ
ョンし易いため、むきだしのままの充填用のペーストは
、表面配線の信頼性に悪影響を及ぼす。
問題2.を解゛するための 本発明は800〜1100℃で焼成され、内部にAg又
はAg系合金からなる導体による回路配線を有するセラ
ミック回路基板において、基板の表面配線並びに該配線
の一層下部の内部配線との間の接続用スルーホールの内
壁のメタライズ部をメッキにより形成したことを特徴と
するセラミック回路基板、及びメッキされる金属はCu
、Ni、又はAuの一種類以上を1層又は多層とするこ
とを特徴とする特許請求の範囲第1項のセラミック回路
基板からなる。
すなわち表面配線及び、その−層下部の内部配線との導
通のためのスルーホール内壁のメタライズ部の双方をメ
ッキにより形成したことを特徴としている。
本発明の最大の利点の一つは、従来使用されているAg
あるいはその合金等の導電性ペーストをスクリーン印刷
によってスルーホール中に充填するときに、基板とスク
リーン印刷の版のずれによって生じる基板表面のスルー
ホール近傍における導電性ペーストのはみ出しを全く考
慮し無くても良いことである。特にコストの点からもメ
ッキされる金属はCuとN i/Auの組合わせが望ま
しい。
これらの基板の表面回路の形成はフォトリソグラフィー
の技術を使用して行う。スルーホール内のメタライズ部
をメッキ法で行えば表面配線のランド部分の大きさを必
要最小限にとどめられるため、表面配線の高密度化に極
めて有効である。Cu導体は無電解のみか、あるいは当
初無電解メッキにて基板表面に形成した後、電解メッキ
にて必要な厚みにする。耐はんだ性を良くするためには
更にNiメッキをするがこの場合Niの酸化を防止し、
はんだ濡れ性を良くするために更にAuメッキをするの
が望ましい。
パターン形成には、スルーホール中を含む基板全面にC
uの無電解メッキのみあるいはCuの無電解と電解メッ
キにより所定の厚みにCuを析出させた後、スルーホー
ルを含む必要な配線部分にエツチングレジストをフォト
リソ技術を用いて形成し、不必要部分をエツチングによ
り除去する方法と、スルーホール中を含む基板全体に、
無電解Cuメッキを形成し配線以外の不必要部分にフォ
トリソ技術を用いて、メッキレジストを形成する。しか
る後に、スルーホール中を含む配線部分にのみ電解メッ
キによりCuを所定厚みまでメッキする。メッキレジス
トを除去した後、不必要なCuをエツチングで除去する
方法がある。何れの場合も必要ならば、Cu配線の上に
予め用意した配線を用いて電解Ni及び、電解Auを形
成するか、あるいは無電解Ni、及び無電解Auを形成
することができる。
使用する基板としては、基本的に800〜1100℃で
焼成できるものであればよいが代表的な材料としては硼
珪酸ガラスやさらに数種類の酸化物〈例えばMgO,5
r02.CaO,BaO,Al2O3に20.ZnO,
Li2O。
ZrO□、TiO□)を含むガラス粉末とアルミナ、石
英、酸化クロム、ムライト、コージライト等のセラミッ
ク粉末の混合物を原料とするものや、コージライト系、
αスポジュメンの結晶が生ずる結晶化ガラス粉末を原料
にするもの等がある。本発明者等の出願になる特願昭の
59−110973.6L63725゜60−2374
58.60−262688号はかかる材料の一例である
。第1図は1本発明の概念図、第2図は従来の技術の概
念図を示す。
!IJL鮮−1 CaO−A1203−8i02−B20系ガラス粉末と
アルミナ粉末からなる100μm厚のセラミックグリー
ンシートにAg導体ペーストを使用して配線パターンを
印刷した後、複数枚を積層熱圧着した。眉間の導体の接
続は、グリーンシートにパンチにより形成した150μ
mφのスルーホール中に充填した導体ペーストにより行
った。但し表面とその一層下部の内部配線との間の導通
の為のスルーホールは導体ペーストの充填を行わない侭
他のグリーンシートと熱圧着する。900℃で焼成した
後、第3〜5図の順にCuメッキ膜による回路を形成し
た。
焼成したセラミック基板lを酸水溶液でエツチングし基
板表面、及び表面とその一層下部の配線の導通のための
スルーホール内壁を粗化した後、触媒を付与して、無電
解Cuメッキ3を約0.5μm厚に析出させる。その後
電解メッキ4を9μmm厚析出させる。(第3図)次も
こフォトリソグラフにより、エツチングレジストパター
ン7を得た。(第4図)更にエツチング処理し、回路パ
ターン以外のメンキ層を除去した。(第5図)レジスト
を剥離して表面、及び表面配線とその一層下部の内部配
線間の導通のためのスルーホールの内壁にCu回路パタ
ーンを得た。内蔵されたAg導体とスルーホールのCu
メッキ膜を介して表面Cuとの接続も良好で、+15Q
 :R,T ニー40℃、500サイク・Iの条件に曝
した後も異常はなかった。
11k CaO−MgO−A1203−3i02−B203ガラ
ス粉末とアルミナ粉末からなるセラミックグリーンシー
トにAg−Pd導体のペーストを使用して配線パターン
を印刷し、実施例1と同様な基板を形成した。
焼成した基板の表面、及び表面と一層下部の内部配線の
接続のためのスルーホールの内壁を酸水溶液で粗化し、
無電解Cu 3を1μm析出させて。
次にフォトリソグラフによりメンキレジストパターン7
を得た。〈第6図)レジストに覆われていない部分に電
解Cu4を9μl析出させた後、(第7図)レジストを
剥離し、不要無電解Cu皮嗅をエツチング、除去した。
続いて予め用意しておいたメッキ用電極により、電解N
i 5を2μmW解Au 6を2μ履それぞれ析出させ
た。内蔵されたAg−Pd導体と表面配線の接続は良好
で+150 :R,T≠−40’C,500サイクルの
条件に曝した後も何ら異常はなかった。
ハ8発明の効果 本発明のセラミック回路基板は、表面配線直下のスルー
ホールのメタライズ部をメッキで形成するという特徴が
、表面のスルーホール近傍での導体のはみ出しを防ぎ従
来よりはるかに微細なパターンを表面に形成できる極め
て優れた回路基板を提供できるものである。
【図面の簡単な説明】
第1図は本発明の概念図でメタライズ部にメッキしたス
ルーボールの断面図を示す。 第2図の(a)は従来法の概念図である。(b)はスル
ーホール充填用のペーストがはみ出していることを示し
た。 第3〜5図は実施例1の、第6,7図は実施例2の製造
工程の主要部を模式的に示した図である。 第3図 Cu皮膜形成、第4図エツチングレジスト。 第5図 不要Cu皮膜の除去。 第6図無電解Cu皮膜の形成、第7図 配線部への電解
Cuメッキ

Claims (2)

    【特許請求の範囲】
  1. (1)800〜1100℃で焼成され、内部にAg又は
    Ag系合金からなる導体の回路配線を有するセラミック
    回路基板において、基板の表面配線、並びに該配線とそ
    の一層下部の内部配線との間の接続用スルーホールの内
    壁のメタライズ部をメッキにより形成したことを特徴と
    するセラミック回路基板。
  2. (2)メッキされる金属はCu,Ni,又はAuの1種
    類以上を1層又は多層とすることを特徴とする特許請求
    の範囲第1項のセラミック回路基板。
JP33225687A 1987-12-27 1987-12-27 セラミック回路基板 Pending JPH01173697A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33225687A JPH01173697A (ja) 1987-12-27 1987-12-27 セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33225687A JPH01173697A (ja) 1987-12-27 1987-12-27 セラミック回路基板

Publications (1)

Publication Number Publication Date
JPH01173697A true JPH01173697A (ja) 1989-07-10

Family

ID=18252916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33225687A Pending JPH01173697A (ja) 1987-12-27 1987-12-27 セラミック回路基板

Country Status (1)

Country Link
JP (1) JPH01173697A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52100169A (en) * 1976-02-18 1977-08-22 Hitachi Ltd Multilayer printed circuit board
JPS5578584A (en) * 1978-12-07 1980-06-13 Matsushita Electric Industrial Co Ltd Printed circuit board
JPS61108192A (ja) * 1984-10-31 1986-05-26 日本電気株式会社 低温焼結多層セラミツク基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52100169A (en) * 1976-02-18 1977-08-22 Hitachi Ltd Multilayer printed circuit board
JPS5578584A (en) * 1978-12-07 1980-06-13 Matsushita Electric Industrial Co Ltd Printed circuit board
JPS61108192A (ja) * 1984-10-31 1986-05-26 日本電気株式会社 低温焼結多層セラミツク基板

Similar Documents

Publication Publication Date Title
CN107172808A (zh) 双面直接镀铜陶瓷电路板及其制造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP3886791B2 (ja) 多層配線基板の製造方法
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
JPH0575255A (ja) 混成基板とこれを搭載する回路モジユールおよびその製造方法
JP3214960B2 (ja) 配線基板
JP2589492B2 (ja) セラミックス回路基板
JP3723350B2 (ja) 配線基板およびその製造方法
JP3554195B2 (ja) 配線基板
JPH084194B2 (ja) セラミックス多層回路基板の製造方法
JP2019054290A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2614778B2 (ja) セラミック多層回路基板の製造方法
JPS6352796B2 (ja)
JPS61256688A (ja) 回路基板の製造方法
JP2665293B2 (ja) 配線回路基板
SU1056484A2 (ru) Способ изготовлени многослойных печатных плат
JP2004039995A (ja) 配線基板
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPH0794839A (ja) 回路基板
JPS6182493A (ja) セラミツク配線基板の製造方法
JPS6289344A (ja) 多層配線基板の製造方法
JPH0818235A (ja) 積層セラミック回路基板の製造方法
JPS62254491A (ja) プリント配線板用ほうろう基板とその製造方法
JPH0465024A (ja) ジャンパーチップ
JPS61147597A (ja) セラミック回路基板の製造方法