JPH0844660A - シリアルバスシステム - Google Patents
シリアルバスシステムInfo
- Publication number
- JPH0844660A JPH0844660A JP6175445A JP17544594A JPH0844660A JP H0844660 A JPH0844660 A JP H0844660A JP 6175445 A JP6175445 A JP 6175445A JP 17544594 A JP17544594 A JP 17544594A JP H0844660 A JPH0844660 A JP H0844660A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- input
- input device
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】この発明の目的は、部品点数を削減して、配線
基板の面積を縮小でき、装置の小型、軽量化が可能であ
るとともに、組み立て工数を減少でき、コストの高騰を
抑えることが可能なシリアルバスシステムを提供する。 【構成】直列接続されたセンサユニットS1-1〜S1-n、ド
ライバユニットD1-1〜D1-nは制御部11に対してループ状
に接続されている。各センサユニットに保持されたセン
サのデータは制御部11から供給されるクロック信号CLK
に同期してシフトされ制御部11に転送される。制御部11
から出力されるドライブ用のデータはクロック信号CLK
に同期して順次ドライバユニットをシフトされ、各ドラ
イバユニットに供給される。
基板の面積を縮小でき、装置の小型、軽量化が可能であ
るとともに、組み立て工数を減少でき、コストの高騰を
抑えることが可能なシリアルバスシステムを提供する。 【構成】直列接続されたセンサユニットS1-1〜S1-n、ド
ライバユニットD1-1〜D1-nは制御部11に対してループ状
に接続されている。各センサユニットに保持されたセン
サのデータは制御部11から供給されるクロック信号CLK
に同期してシフトされ制御部11に転送される。制御部11
から出力されるドライブ用のデータはクロック信号CLK
に同期して順次ドライバユニットをシフトされ、各ドラ
イバユニットに供給される。
Description
【０００１】
【産業上の利用分野】この発明は、例えばパルス信号に
同期して複数の入出力機器とマイクロコンピュータとの
間でデータを伝送するデータ通信システムに係わり、特
に、同等の機能を有する入出力機器を多用する機器に適
用されるシリアルバスシステムに関する。
同期して複数の入出力機器とマイクロコンピュータとの
間でデータを伝送するデータ通信システムに係わり、特
に、同等の機能を有する入出力機器を多用する機器に適
用されるシリアルバスシステムに関する。
【０００２】
【従来の技術】例えば複写機や自動販売機は、センサや
モータのドライバからなる複数の入出力機器を有してい
る。これら入出力機器とマイクロコンピュータとの間で
データを交換する場合、パラレルデータ通信が用いられ
ている。すなわち、図１４に示すように、マイクロコン
ピュータ９１は複数のデータ入力ポートＤin、データ出
力ポートＤout 、電源ポートＶcc、接地ポートＧＮＤを
有しており、各センサ９２1 、９２2 〜９２n は一組の
データ入力ポートＤin、電源ポートＶcc、接地ポートＧ
ＮＤに接続され、各ドライバ９３1 、９３2 〜９３n は
一組のデータ出力ポートＤout 、電源ポートＶcc、接地
ポートＧＮＤに接続されている。マイクロコンピュータ
９１はこれらデータ入力ポートＤin、データ出力ポート
Ｄout を任意に指定して、センサやドライバとパラレル
データ通信を行い、センサからデータを読み込んだり、
ドライバにデータを書き込んでいる。
モータのドライバからなる複数の入出力機器を有してい
る。これら入出力機器とマイクロコンピュータとの間で
データを交換する場合、パラレルデータ通信が用いられ
ている。すなわち、図１４に示すように、マイクロコン
ピュータ９１は複数のデータ入力ポートＤin、データ出
力ポートＤout 、電源ポートＶcc、接地ポートＧＮＤを
有しており、各センサ９２1 、９２2 〜９２n は一組の
データ入力ポートＤin、電源ポートＶcc、接地ポートＧ
ＮＤに接続され、各ドライバ９３1 、９３2 〜９３n は
一組のデータ出力ポートＤout 、電源ポートＶcc、接地
ポートＧＮＤに接続されている。マイクロコンピュータ
９１はこれらデータ入力ポートＤin、データ出力ポート
Ｄout を任意に指定して、センサやドライバとパラレル
データ通信を行い、センサからデータを読み込んだり、
ドライバにデータを書き込んでいる。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
パラレルデータ通信の場合、マイクロコンピュータ９１
はセンサやドライバの数に対応した数のデータ入力ポー
トＤin、データ出力ポートＤout 、電源ポートＶcc、接
地ポートＧＮＤを必要とする。このため、センサやドラ
イバの数が増加した場合、センサやドライバと各ポート
とを接続するために膨大な量の配線及びコネクタが必要
となる。複写機や自動販売機の場合、大量のセンサやド
ライバを必要とする。したがって、部品点数が増大し、
配線基板の面積が拡大するため装置の小型、軽量化が困
難であるとともに、組み立て工数が増大し、コストの高
騰を抑えることが困難なものであった。
パラレルデータ通信の場合、マイクロコンピュータ９１
はセンサやドライバの数に対応した数のデータ入力ポー
トＤin、データ出力ポートＤout 、電源ポートＶcc、接
地ポートＧＮＤを必要とする。このため、センサやドラ
イバの数が増加した場合、センサやドライバと各ポート
とを接続するために膨大な量の配線及びコネクタが必要
となる。複写機や自動販売機の場合、大量のセンサやド
ライバを必要とする。したがって、部品点数が増大し、
配線基板の面積が拡大するため装置の小型、軽量化が困
難であるとともに、組み立て工数が増大し、コストの高
騰を抑えることが困難なものであった。
【０００４】この発明は、上記課題を解決するものであ
り、その目的とするところは、部品点数を削減して、配
線基板の面積を縮小でき、装置の小型、軽量化が可能で
あるとともに、組み立て工数を減少でき、コストの高騰
を抑えることが可能なシリアルバスシステムを提供しよ
うとするものである。
り、その目的とするところは、部品点数を削減して、配
線基板の面積を縮小でき、装置の小型、軽量化が可能で
あるとともに、組み立て工数を減少でき、コストの高騰
を抑えることが可能なシリアルバスシステムを提供しよ
うとするものである。
【０００５】
【課題を解決するための手段】この発明は、データを入
力する複数の入力機器が直列接続され、クロック信号に
応じて入力したデータを各入力機器に順次シフトし、一
端部に位置する入力機器から前記シフトしたデータを出
力する入力機器群と、データを出力する複数の出力機器
が直列接続され、クロック信号に応じて一端部に位置す
る出力機器に入力された出力すべきデータを各出力機器
に順次シフトする出力機器群と、前記クロック信号を前
記入力機器群及び出力機器群に供給するとともに、前記
入力機器群の一端部に位置する入力機器から出力された
データを順次入力する入力ポート、及び前記出力機器群
の一端部に位置する出力機器に前記出力すべきデータを
順次供給する出力ポートを有した制御部とを具備してい
る。
力する複数の入力機器が直列接続され、クロック信号に
応じて入力したデータを各入力機器に順次シフトし、一
端部に位置する入力機器から前記シフトしたデータを出
力する入力機器群と、データを出力する複数の出力機器
が直列接続され、クロック信号に応じて一端部に位置す
る出力機器に入力された出力すべきデータを各出力機器
に順次シフトする出力機器群と、前記クロック信号を前
記入力機器群及び出力機器群に供給するとともに、前記
入力機器群の一端部に位置する入力機器から出力された
データを順次入力する入力ポート、及び前記出力機器群
の一端部に位置する出力機器に前記出力すべきデータを
順次供給する出力ポートを有した制御部とを具備してい
る。
【０００６】前記入力機器群の一端部に位置する入力機
器は制御部の第１の入力ポートに接続され、他端部に位
置する入力機器は制御部の第２の出力ポートに接続され
ている。また、前記出力機器群の一端部に位置する出力
機器は制御部の第１の出力ポートに接続され、他端部に
位置する出力機器は制御部の第２の入力ポートに接続さ
れている。すなわち、入力機器群及び出力機器群は制御
部に対してループ状に接続されている。
器は制御部の第１の入力ポートに接続され、他端部に位
置する入力機器は制御部の第２の出力ポートに接続され
ている。また、前記出力機器群の一端部に位置する出力
機器は制御部の第１の出力ポートに接続され、他端部に
位置する出力機器は制御部の第２の入力ポートに接続さ
れている。すなわち、入力機器群及び出力機器群は制御
部に対してループ状に接続されている。
【０００７】さらに、各入力機器及び各出力機器はデー
タを双方向に転送可能な双方向バッファを有し、入力機
器群及び出力機器群は一端部に位置する入力機器及び出
力機器が制御部の入出力ポートに接続されている。
タを双方向に転送可能な双方向バッファを有し、入力機
器群及び出力機器群は一端部に位置する入力機器及び出
力機器が制御部の入出力ポートに接続されている。
【０００８】
【作用】すなわち、この発明において、複数の入力機器
及び複数の出力機器は制御部に対してシリアルに接続さ
れている。したがって、従来のように、パラレルに接続
されている場合に比べて配線を削減でき、装置の小型、
軽量化を図ることができる。
及び複数の出力機器は制御部に対してシリアルに接続さ
れている。したがって、従来のように、パラレルに接続
されている場合に比べて配線を削減でき、装置の小型、
軽量化を図ることができる。
【０００９】また、制御部から入力機器群及び出力機器
群の一端部に位置する入力機器及び出力機器にデータを
送信し、入力機器群及び出力機器群の他端部に位置する
入力機器及び出力機器から出力されるこの送信したデー
タを制御部において受信し、これら送信データと受信デ
ータを比較することにより、入力機器群及び出力機器群
の断線の有無を検知することができる。
群の一端部に位置する入力機器及び出力機器にデータを
送信し、入力機器群及び出力機器群の他端部に位置する
入力機器及び出力機器から出力されるこの送信したデー
タを制御部において受信し、これら送信データと受信デ
ータを比較することにより、入力機器群及び出力機器群
の断線の有無を検知することができる。
【００１０】さらに、入力機器及び出力機器に双方向バ
ッファを設けることにより、配線を一層削減できると共
に、入力機器群及び出力機器群の断線の箇所を検知する
ことができる。すなわち、先ず、双方向バッファを受信
状態とし、制御部から入力機器群及び出力機器群の一端
部に位置する入力機器及び出力機器にデータを送信し、
他端部に位置する入力機器及び出力機器へデータを順次
シフトする。この後、双方向バッファを送信状態とし、
入力機器群及び出力機器群の一端部に位置する入力機器
及び出力機器から順次出力されるデータを制御部におい
て受信する。入力機器群及び出力機器群に断線が有る場
合、断線箇所の手前までは正常にデータが転送されてい
る。したがって、送信データと受信データを比較し、こ
れらデータの不一致箇所から、入力機器群及び出力機器
群の断線箇所を検出できる。
ッファを設けることにより、配線を一層削減できると共
に、入力機器群及び出力機器群の断線の箇所を検知する
ことができる。すなわち、先ず、双方向バッファを受信
状態とし、制御部から入力機器群及び出力機器群の一端
部に位置する入力機器及び出力機器にデータを送信し、
他端部に位置する入力機器及び出力機器へデータを順次
シフトする。この後、双方向バッファを送信状態とし、
入力機器群及び出力機器群の一端部に位置する入力機器
及び出力機器から順次出力されるデータを制御部におい
て受信する。入力機器群及び出力機器群に断線が有る場
合、断線箇所の手前までは正常にデータが転送されてい
る。したがって、送信データと受信データを比較し、こ
れらデータの不一致箇所から、入力機器群及び出力機器
群の断線箇所を検出できる。
【００１１】
【実施例】以下、この発明の実施例について図面を参照
して説明する。図１は、この発明の第１の実施例を示す
ものである。同図において、制御部１１は後述するよう
に例えばマイクロコンピュータ等によって構成され、こ
のシリアルバスシステムが適用される複写機や自動販売
機等の図示せぬ本体装置に接続されている。この制御部
１１はＭチャンネル分のデータ入力ポートＤin1 、Ｄin
2 、及びデータ出力ポートＤout1、Ｄout2を有するとと
もに、Ｍチャンネル分のクロック信号ＣＬＫを出力する
ポート、電源Ｖccを出力するポート、接地電位ＧＮＤを
出力するポート、及び後述するＭチャンネル分のセット
信号ＳＥＴを出力するポートを有している。
して説明する。図１は、この発明の第１の実施例を示す
ものである。同図において、制御部１１は後述するよう
に例えばマイクロコンピュータ等によって構成され、こ
のシリアルバスシステムが適用される複写機や自動販売
機等の図示せぬ本体装置に接続されている。この制御部
１１はＭチャンネル分のデータ入力ポートＤin1 、Ｄin
2 、及びデータ出力ポートＤout1、Ｄout2を有するとと
もに、Ｍチャンネル分のクロック信号ＣＬＫを出力する
ポート、電源Ｖccを出力するポート、接地電位ＧＮＤを
出力するポート、及び後述するＭチャンネル分のセット
信号ＳＥＴを出力するポートを有している。
【００１２】ｎ×Ｍ個のセンサユニットＳ１−１〜ＳＭ
−ｎはデータ入力機器として動作し、例えば所要のデー
タを検知して保持する機能を有している。これらセンサ
ユニットはｎ個ずつ直列接続されている。すなわち、直
列接続されたｎ個のセンサユニットＳ１−１、Ｓ１−２
〜Ｓ１−ｎのうち、センサユニットＳ１−１は配線Ｌ１
１を介して前記データ入力ポートＤin1 に接続され、直
列接続されたセンサユニットＳＭ−１、ＳＭ−２〜ＳＭ
−ｎのうち、センサユニットＳＭ−１は配線Ｌ１Ｍを介
して前記データ入力ポートＤin1 に接続されている。ま
た、前記直列接続されたｎ個のセンサユニットＳ１−
１、Ｓ１−２〜Ｓ１−ｎのうち、センサユニットＳ１−
ｎは配線Ｌ２１を介して前記データ出力ポートＤout1に
接続され、前記直列接続されたセンサユニットＳＭ−
１、ＳＭ−２〜ＳＭ−ｎのうち、センサユニットＳＭ−
ｎは配線Ｌ２Ｍを介して前記データ出力ポートＤout1に
接続されている。
−ｎはデータ入力機器として動作し、例えば所要のデー
タを検知して保持する機能を有している。これらセンサ
ユニットはｎ個ずつ直列接続されている。すなわち、直
列接続されたｎ個のセンサユニットＳ１−１、Ｓ１−２
〜Ｓ１−ｎのうち、センサユニットＳ１−１は配線Ｌ１
１を介して前記データ入力ポートＤin1 に接続され、直
列接続されたセンサユニットＳＭ−１、ＳＭ−２〜ＳＭ
−ｎのうち、センサユニットＳＭ−１は配線Ｌ１Ｍを介
して前記データ入力ポートＤin1 に接続されている。ま
た、前記直列接続されたｎ個のセンサユニットＳ１−
１、Ｓ１−２〜Ｓ１−ｎのうち、センサユニットＳ１−
ｎは配線Ｌ２１を介して前記データ出力ポートＤout1に
接続され、前記直列接続されたセンサユニットＳＭ−
１、ＳＭ−２〜ＳＭ−ｎのうち、センサユニットＳＭ−
ｎは配線Ｌ２Ｍを介して前記データ出力ポートＤout1に
接続されている。
【００１３】ｎ×Ｍ個のドライバユニットはデータ出力
機器として動作し、例えばモータを駆動するためのデー
タを保持する機能を有している。各ドライバユニットは
ｎ個ずつ直列接続されている。すなわち、直列接続され
たｎ個のドライバユニットＤ１−１、Ｄ１−２〜Ｄ１−
ｎのうち、ドライバユニットＤ１−１は配線Ｌ３１を介
して前記データ出力ポートＤout2に接続され、直列接続
されたドライバユニットＤＭ−１、ＤＭ−２〜ＤＭ−ｎ
のうち、ドライバユニットＤＭ−１は配線Ｌ３Ｍを介し
て前記データ出力ポートＤout2に接続されている。ま
た、前記直列接続されたｎ個のドライバユニットＤ１−
１、Ｄ１−２〜Ｄ１−ｎのうち、ドライバユニットＤ１
−ｎは配線Ｌ４１を介して前記データ入力ポートＤin2
に接続され、前記直列接続されたドライバユニットＤＭ
−１、ＤＭ−２〜ＤＭ−ｎのうち、ドライバユニットＤ
Ｍ−ｎは配線Ｌ４Ｍを介して前記データ入力ポートＤin
2 に接続されている。
機器として動作し、例えばモータを駆動するためのデー
タを保持する機能を有している。各ドライバユニットは
ｎ個ずつ直列接続されている。すなわち、直列接続され
たｎ個のドライバユニットＤ１−１、Ｄ１−２〜Ｄ１−
ｎのうち、ドライバユニットＤ１−１は配線Ｌ３１を介
して前記データ出力ポートＤout2に接続され、直列接続
されたドライバユニットＤＭ−１、ＤＭ−２〜ＤＭ−ｎ
のうち、ドライバユニットＤＭ−１は配線Ｌ３Ｍを介し
て前記データ出力ポートＤout2に接続されている。ま
た、前記直列接続されたｎ個のドライバユニットＤ１−
１、Ｄ１−２〜Ｄ１−ｎのうち、ドライバユニットＤ１
−ｎは配線Ｌ４１を介して前記データ入力ポートＤin2
に接続され、前記直列接続されたドライバユニットＤＭ
−１、ＤＭ−２〜ＤＭ−ｎのうち、ドライバユニットＤ
Ｍ−ｎは配線Ｌ４Ｍを介して前記データ入力ポートＤin
2 に接続されている。
【００１４】前記各ドライバユニットＤ１−ｎ〜ＤＭ−
ｎには前記セット信号ＳＥＴが供給される。さらに、前
記各センサユニットＳ１−１〜センサユニットＳＭ−
ｎ、及び各ドライバユニットＤ１−ｎ〜ＤＭ−ｎには、
前記制御部１１のポートに接続されたクロック信号線Ｃ
ＬＫ、電源線Ｖcc、接地線ＧＮＤが接続されている。
ｎには前記セット信号ＳＥＴが供給される。さらに、前
記各センサユニットＳ１−１〜センサユニットＳＭ−
ｎ、及び各ドライバユニットＤ１−ｎ〜ＤＭ−ｎには、
前記制御部１１のポートに接続されたクロック信号線Ｃ
ＬＫ、電源線Ｖcc、接地線ＧＮＤが接続されている。
【００１５】上記構成において、概略的な動作について
説明する。各センサユニットは検出したデータを図示せ
ぬラッチ回路に保持している。各センサユニットに保持
されたデータは、制御部１１から供給されるクロック信
号ＣＬＫに同期して次段のセンサユニットに順次シフト
され、制御部１１のデータ入力ポートＤin1 に転送され
る。したがって、制御部１１はｎ個のクロック信号をＣ
ＬＫを送出することにより、１ループ内に接続されたｎ
個のセンサユニットからデータを読み取ることができ
る。
説明する。各センサユニットは検出したデータを図示せ
ぬラッチ回路に保持している。各センサユニットに保持
されたデータは、制御部１１から供給されるクロック信
号ＣＬＫに同期して次段のセンサユニットに順次シフト
され、制御部１１のデータ入力ポートＤin1 に転送され
る。したがって、制御部１１はｎ個のクロック信号をＣ
ＬＫを送出することにより、１ループ内に接続されたｎ
個のセンサユニットからデータを読み取ることができ
る。
【００１６】また、１ループ内に接続されたｎ個のドラ
イバユニットにデータを設定する場合、制御部１１はク
ロック信号ＣＬＫに同期してデータ出力ポートＤout2か
らデータを出力する。データ出力ポートＤout2から出力
されたデータはクロック信号ＣＬＫに応じて各ドライバ
ユニットに順次シフトされる。ｎ個のドライバユニット
にデータがシフトされると、制御部１１からセット信号
ＳＥＴが出力され、各ドライバユニットはこのセット信
号ＳＥＴに応じてデータをラッチする。
イバユニットにデータを設定する場合、制御部１１はク
ロック信号ＣＬＫに同期してデータ出力ポートＤout2か
らデータを出力する。データ出力ポートＤout2から出力
されたデータはクロック信号ＣＬＫに応じて各ドライバ
ユニットに順次シフトされる。ｎ個のドライバユニット
にデータがシフトされると、制御部１１からセット信号
ＳＥＴが出力され、各ドライバユニットはこのセット信
号ＳＥＴに応じてデータをラッチする。
【００１７】一方、この実施例の場合、各ループの断線
をチェックすることができる。例えばセンサユニットＳ
１−１〜Ｓ１−ｎを含むループの断線をチェックする場
合、制御部１１は予め設定されたチェックデータ、例え
ばＡＡ（Ｈ）をクロック信号ＣＬＫに同期して、データ
出力ポートＤout1から出力する。このチェックデータは
配線Ｌ２１を介して順次センサユニットＳ１−ｎ〜Ｓ１
−１にシフトされ、さらに、配線Ｌ１１を介して制御部
１１のデータ入力ポートＤin1 に供給される。制御部１
１はデータ入力ポートＤin1 で受けたチェックデータと
予め設定されたチェックデータとを比較し、これらが一
致している場合、断線が無いものと判断する。また、ル
ープ内に断線がある場合、チェックデータは正常にシフ
トされない。このため、データ入力ポートＤin1 で受け
たデータと予め設定されたチェックデータとは一致しな
い。したがって、制御部１１はこのループ内に断線があ
ることを認識できる。
をチェックすることができる。例えばセンサユニットＳ
１−１〜Ｓ１−ｎを含むループの断線をチェックする場
合、制御部１１は予め設定されたチェックデータ、例え
ばＡＡ（Ｈ）をクロック信号ＣＬＫに同期して、データ
出力ポートＤout1から出力する。このチェックデータは
配線Ｌ２１を介して順次センサユニットＳ１−ｎ〜Ｓ１
−１にシフトされ、さらに、配線Ｌ１１を介して制御部
１１のデータ入力ポートＤin1 に供給される。制御部１
１はデータ入力ポートＤin1 で受けたチェックデータと
予め設定されたチェックデータとを比較し、これらが一
致している場合、断線が無いものと判断する。また、ル
ープ内に断線がある場合、チェックデータは正常にシフ
トされない。このため、データ入力ポートＤin1 で受け
たデータと予め設定されたチェックデータとは一致しな
い。したがって、制御部１１はこのループ内に断線があ
ることを認識できる。
【００１８】同様にして、ドライバユニットを含むルー
プの断線チェックを行うこともできる。すなわち、デー
タ出力ポートＤout2からチェックデータを出力し、デー
タ入力ポートＤin2 で受けたデータと前記チェックデー
タとを比較することにより、ドライバユニットを含む各
ループの断線の有無をチェックできる。
プの断線チェックを行うこともできる。すなわち、デー
タ出力ポートＤout2からチェックデータを出力し、デー
タ入力ポートＤin2 で受けたデータと前記チェックデー
タとを比較することにより、ドライバユニットを含む各
ループの断線の有無をチェックできる。
【００１９】図２は、前記センサユニットを示すもので
ある。センサユニットはいずれも同一構成であるため、
センサユニットＳ１−１について説明する。センサユニ
ットは、センサ２１とロジック部２２によって構成され
ている。これらセンサ２１とロジック部２２には電源Ｖ
cc及び接地電位ＧＮＤが供給されている。さらに、ロジ
ック部２２にはクロック信号ＣＬＫが供給されている。
ロジック部２２において、シーケンスジェネレータ２３
は、後述するように、１番目のクロック信号が供給され
ると出力信号Ａをローレベルとし、１ループ内のセンサ
ユニットの数、すなわち、ｎ個のクロック信号ＣＬＫを
カウントすると出力信号Ａをハイレベルとする。この出
力信号Ａはトランスファーゲート２４、２５に供給され
る。トランスファーゲート２４の入力端、すなわち、セ
ンサユニットＳ１−１のデータ入力端Ｄinは、後段のセ
ンサユニットＳ１−２の出力端に接続され、出力端はフ
リップフロップ回路２６の入力端Ｄに接続されている。
このフリップフロップ回路２６のクロック信号入力端Ｃ
Ｋにはクロック信号ＣＬＫが供給され、出力端Ｑはセン
サユニットＳ１−１のデータ出力端Ｄout となってい
る。前記センサ２１の出力信号は前記トランスファーゲ
ート２５の入力端に供給されている。このトランスファ
ーゲート２５の出力端はフリップフロップ回路２６の入
力端Ｄに接続されている。
ある。センサユニットはいずれも同一構成であるため、
センサユニットＳ１−１について説明する。センサユニ
ットは、センサ２１とロジック部２２によって構成され
ている。これらセンサ２１とロジック部２２には電源Ｖ
cc及び接地電位ＧＮＤが供給されている。さらに、ロジ
ック部２２にはクロック信号ＣＬＫが供給されている。
ロジック部２２において、シーケンスジェネレータ２３
は、後述するように、１番目のクロック信号が供給され
ると出力信号Ａをローレベルとし、１ループ内のセンサ
ユニットの数、すなわち、ｎ個のクロック信号ＣＬＫを
カウントすると出力信号Ａをハイレベルとする。この出
力信号Ａはトランスファーゲート２４、２５に供給され
る。トランスファーゲート２４の入力端、すなわち、セ
ンサユニットＳ１−１のデータ入力端Ｄinは、後段のセ
ンサユニットＳ１−２の出力端に接続され、出力端はフ
リップフロップ回路２６の入力端Ｄに接続されている。
このフリップフロップ回路２６のクロック信号入力端Ｃ
Ｋにはクロック信号ＣＬＫが供給され、出力端Ｑはセン
サユニットＳ１−１のデータ出力端Ｄout となってい
る。前記センサ２１の出力信号は前記トランスファーゲ
ート２５の入力端に供給されている。このトランスファ
ーゲート２５の出力端はフリップフロップ回路２６の入
力端Ｄに接続されている。
【００２０】図３は、センサユニットＳ１−１の動作を
示すものである。シーケンスジェネレータ２３の出力信
号Ａは通常ローレベルとなっている。このため、トラン
スファーゲート２４はオフ状態、トランスファーゲート
２５はオン状態となっており、フリップフロップ回路２
６の入力端Ｄにはセンサ２１の出力信号が供給されてい
る。
示すものである。シーケンスジェネレータ２３の出力信
号Ａは通常ローレベルとなっている。このため、トラン
スファーゲート２４はオフ状態、トランスファーゲート
２５はオン状態となっており、フリップフロップ回路２
６の入力端Ｄにはセンサ２１の出力信号が供給されてい
る。
【００２１】この状態において、制御部１１からクロッ
ク信号ＣＬＫが出力されると、フリップフロップ回路２
６は１番目のクロック信号ＣＬＫの立ち下がりに同期し
て、センサ２１の出力信号を保持する。したがって、フ
リップフロップ回路２６の出力信号はセンサ２１の出力
信号となる。シーケンスジェネレータ２３は、１番目の
クロック信号ＣＬＫの立上がりに同期して出力信号Ａを
ハイレベルとする。このため、トランスファーゲート２
４はオン状態、トランスファーゲート２５はオフ状態と
なり、フリップフロップ回路２６の入力端Ｄには後段の
センサユニットＳ１−２の出力信号が供給される。フリ
ップフロップ回路２６は２番目のクロック信号ＣＬＫの
立ち下がりに同期して後段のセンサユニットＳ１−２の
出力信号を保持する。以後、クロック信号の立ち下がり
に同期して後段のセンサユニットＳ１−２の出力信号を
順次保持する。すなわち、後段のセンサユニットＳ１−
２〜Ｓ１−ｎのデータを順次シフトする。前記シーケン
スジェネレータ２３は、ｎ個のクロック信号ＣＬＫをカ
ウントすると出力信号Ａをローレベルとし、センサ２１
の出力信号を入力可能とする。
ク信号ＣＬＫが出力されると、フリップフロップ回路２
６は１番目のクロック信号ＣＬＫの立ち下がりに同期し
て、センサ２１の出力信号を保持する。したがって、フ
リップフロップ回路２６の出力信号はセンサ２１の出力
信号となる。シーケンスジェネレータ２３は、１番目の
クロック信号ＣＬＫの立上がりに同期して出力信号Ａを
ハイレベルとする。このため、トランスファーゲート２
４はオン状態、トランスファーゲート２５はオフ状態と
なり、フリップフロップ回路２６の入力端Ｄには後段の
センサユニットＳ１−２の出力信号が供給される。フリ
ップフロップ回路２６は２番目のクロック信号ＣＬＫの
立ち下がりに同期して後段のセンサユニットＳ１−２の
出力信号を保持する。以後、クロック信号の立ち下がり
に同期して後段のセンサユニットＳ１−２の出力信号を
順次保持する。すなわち、後段のセンサユニットＳ１−
２〜Ｓ１−ｎのデータを順次シフトする。前記シーケン
スジェネレータ２３は、ｎ個のクロック信号ＣＬＫをカ
ウントすると出力信号Ａをローレベルとし、センサ２１
の出力信号を入力可能とする。
【００２２】１ループ内の各センサユニットは、クロッ
ク信号ＣＬＫに同期して上記と同様の動作を行う。した
がって、シーケンスジェネレータ２３の出力信号Ａがハ
イレベルの時、各センサユニットのデータはクロック信
号ＣＬＫに同期してシフトされ、制御部１１に転送され
る。
ク信号ＣＬＫに同期して上記と同様の動作を行う。した
がって、シーケンスジェネレータ２３の出力信号Ａがハ
イレベルの時、各センサユニットのデータはクロック信
号ＣＬＫに同期してシフトされ、制御部１１に転送され
る。
【００２３】なお、前述した断線チェックは例えば電源
投入直後に実行される。すなわち、シーケンスジェネレ
ータ２３は、電源投入後、所定数のクロック信号が供給
されている間、出力信号Ａがローレベルとならないよう
に設定されており、この間、各センサユニットは制御部
１１から出力されるチェックデータをクロック信号に同
期して転送するようになされている。
投入直後に実行される。すなわち、シーケンスジェネレ
ータ２３は、電源投入後、所定数のクロック信号が供給
されている間、出力信号Ａがローレベルとならないよう
に設定されており、この間、各センサユニットは制御部
１１から出力されるチェックデータをクロック信号に同
期して転送するようになされている。
【００２４】図４は、前記ドライバユニットを示すもの
である。ドライバユニットはいずれも同一構成であるた
め、ドライバユニットＤ１−１について説明する。この
ドライバユニットは、例えば４相パルスモータを駆動す
るものであり、主としてシフトレジスタ３１、シーケン
スジェネレータ３２、第１のラッチ回路３３、第２のラ
ッチ回路３４によって構成されている。前記シフトレジ
スタ３１はクロック信号ＣＬＫに同期して制御部１１か
ら出力された信号をシフトする複数のフリップフロップ
回路３１ａ〜３１ｆによって構成され、フリップフロッ
プ回路３１ａの入力端がデータ入力端Ｄinとされ、フリ
ップフロップ回路３１ｆの出力端Ｑがデータ出力端ＤOU
T となっている。前記シーケンスジェネレータ３２はク
ロック信号ＣＬＫを４個カウントする毎にラッチ信号Ｂ
ＣＱを出力し、前記セット信号ＳＥＴに応じてリセット
されるようになっている。第１のラッチ回路３３は、４
個のフリップフロップ回路３３ａによって構成され、前
記シーケンスジェネレータ３２から出力されるラッチ信
号ＢＣＱに応じて、前記フリップフロップ回路３１ａ〜
３１ｄの出力信号をラッチする。前記第２のラッチ回路
３４は４個のフリップフロップ回路３３ａによって構成
され、前記セット信号ＳＥＴに応じて前記第１のラッチ
回路３３に保持された信号をラッチする。第２のラッチ
回路３４に保持された信号は図示せぬ出力段の回路に供
給され、この出力段の回路によって図示せぬモータが駆
動される。
である。ドライバユニットはいずれも同一構成であるた
め、ドライバユニットＤ１−１について説明する。この
ドライバユニットは、例えば４相パルスモータを駆動す
るものであり、主としてシフトレジスタ３１、シーケン
スジェネレータ３２、第１のラッチ回路３３、第２のラ
ッチ回路３４によって構成されている。前記シフトレジ
スタ３１はクロック信号ＣＬＫに同期して制御部１１か
ら出力された信号をシフトする複数のフリップフロップ
回路３１ａ〜３１ｆによって構成され、フリップフロッ
プ回路３１ａの入力端がデータ入力端Ｄinとされ、フリ
ップフロップ回路３１ｆの出力端Ｑがデータ出力端ＤOU
T となっている。前記シーケンスジェネレータ３２はク
ロック信号ＣＬＫを４個カウントする毎にラッチ信号Ｂ
ＣＱを出力し、前記セット信号ＳＥＴに応じてリセット
されるようになっている。第１のラッチ回路３３は、４
個のフリップフロップ回路３３ａによって構成され、前
記シーケンスジェネレータ３２から出力されるラッチ信
号ＢＣＱに応じて、前記フリップフロップ回路３１ａ〜
３１ｄの出力信号をラッチする。前記第２のラッチ回路
３４は４個のフリップフロップ回路３３ａによって構成
され、前記セット信号ＳＥＴに応じて前記第１のラッチ
回路３３に保持された信号をラッチする。第２のラッチ
回路３４に保持された信号は図示せぬ出力段の回路に供
給され、この出力段の回路によって図示せぬモータが駆
動される。
【００２５】なお、図示せぬパルスモータに設けられた
過電流検出器（ＯＣＤ）３５、及び過熱検出器（ＴＳ
Ｄ）３６の出力信号はゲート３７、３８を介して前記フ
リップフロップ回路３１ｅ、３１ｆに供給される。した
がって、これらＯＣＤ３５、ＴＳＤ３６の出力信号を制
御部１１に転送することが可能となっている。
過電流検出器（ＯＣＤ）３５、及び過熱検出器（ＴＳ
Ｄ）３６の出力信号はゲート３７、３８を介して前記フ
リップフロップ回路３１ｅ、３１ｆに供給される。した
がって、これらＯＣＤ３５、ＴＳＤ３６の出力信号を制
御部１１に転送することが可能となっている。
【００２６】図５は、前記制御部１１の構成を示すもの
である。マイクロコンピュータ４１は全体的な制御を行
うものであり、このマイクロコンピュータ４１にはシリ
アル入出力制御部（ＳＩＯＣ）４２1 〜４２M 、４３1
〜４３M が接続されている。これらシリアル入出力制御
部４２1 〜４２M 、４３1 〜４３M は、通常のＳＩＯの
機能及び後述するフレーム制御機能を有する論理回路を
含んでいる。
である。マイクロコンピュータ４１は全体的な制御を行
うものであり、このマイクロコンピュータ４１にはシリ
アル入出力制御部（ＳＩＯＣ）４２1 〜４２M 、４３1
〜４３M が接続されている。これらシリアル入出力制御
部４２1 〜４２M 、４３1 〜４３M は、通常のＳＩＯの
機能及び後述するフレーム制御機能を有する論理回路を
含んでいる。
【００２７】シリアル入出力制御部４２1 〜４２M は前
記センサユニットを制御するものであり、各シリアル入
出力制御部４２1 〜４２M はそれぞれクロック信号ＣＬ
Ｋ１〜ＣＬＫＭを出力する。各シリアル入出力制御部４
２1 〜４２M は送信データを保持する送信用バッファＴ
ｘＢＵＦ１〜ＴｘＢＵＦＭを介してデータ出力ポートＤ
out1に接続され、受信データを保持する受信用バッファ
ＲｘＢＵＦ１〜ＲｘＢＵＦＭを介してデータ入力ポート
Ｄin1 に接続されている。各送信用バッファと受信用バ
ッファには比較回路ＣＭＰ１〜ＣＭＰＭが接続されてい
る。これら比較回路ＣＭＰ１〜ＣＭＰＭは、断線チェッ
ク時に送信データと受信データとを比較する。各比較回
路ＣＭＰ１〜ＣＭＰＭは、前記シリアル入出力制御部４
２1 〜４２M に接続されており、各比較回路ＣＭＰ１〜
ＣＭＰＭから出力される比較結果はシリアル入出力制御
部４２1 〜４２M を介してマイクロコンピュータ４１に
供給される。
記センサユニットを制御するものであり、各シリアル入
出力制御部４２1 〜４２M はそれぞれクロック信号ＣＬ
Ｋ１〜ＣＬＫＭを出力する。各シリアル入出力制御部４
２1 〜４２M は送信データを保持する送信用バッファＴ
ｘＢＵＦ１〜ＴｘＢＵＦＭを介してデータ出力ポートＤ
out1に接続され、受信データを保持する受信用バッファ
ＲｘＢＵＦ１〜ＲｘＢＵＦＭを介してデータ入力ポート
Ｄin1 に接続されている。各送信用バッファと受信用バ
ッファには比較回路ＣＭＰ１〜ＣＭＰＭが接続されてい
る。これら比較回路ＣＭＰ１〜ＣＭＰＭは、断線チェッ
ク時に送信データと受信データとを比較する。各比較回
路ＣＭＰ１〜ＣＭＰＭは、前記シリアル入出力制御部４
２1 〜４２M に接続されており、各比較回路ＣＭＰ１〜
ＣＭＰＭから出力される比較結果はシリアル入出力制御
部４２1 〜４２M を介してマイクロコンピュータ４１に
供給される。
【００２８】また、シリアル入出力制御部４３1 〜４３
M は前記ドライバユニットを制御するものであり、各シ
リアル入出力制御部４３1 〜４３M はそれぞれクロック
信号ＣＬＫ１〜ＣＬＫＭ、及びセット信号ＳＥＴ１〜Ｓ
ＥＴＭを出力する。各シリアル入出力制御部４３1 〜４
３M は送信データを保持する送信用バッファＴｘＢＵＦ
１〜ＴｘＢＵＦＭを介してデータ出力ポートＤout2に接
続され、受信データを保持する受信用バッファＲｘＢＵ
Ｆ１〜ＲｘＢＵＦＭを介してデータ入力ポートＤin2 に
接続されている。各送信用バッファと受信用バッファに
は比較回路ＣＭＰ１〜ＣＭＰＭが接続されている。これ
ら比較回路ＣＭＰ１〜ＣＭＰＭは、断線チェック時に送
信データと受信データとを比較する。各比較回路ＣＭＰ
１〜ＣＭＰＭは、前記シリアル入出力制御部４３1 〜４
３M に接続されており、各比較回路ＣＭＰ１〜ＣＭＰＭ
から出力される比較結果はシリアル入出力制御部４３1
〜４３M を介してマイクロコンピュータ４１に供給され
る。
M は前記ドライバユニットを制御するものであり、各シ
リアル入出力制御部４３1 〜４３M はそれぞれクロック
信号ＣＬＫ１〜ＣＬＫＭ、及びセット信号ＳＥＴ１〜Ｓ
ＥＴＭを出力する。各シリアル入出力制御部４３1 〜４
３M は送信データを保持する送信用バッファＴｘＢＵＦ
１〜ＴｘＢＵＦＭを介してデータ出力ポートＤout2に接
続され、受信データを保持する受信用バッファＲｘＢＵ
Ｆ１〜ＲｘＢＵＦＭを介してデータ入力ポートＤin2 に
接続されている。各送信用バッファと受信用バッファに
は比較回路ＣＭＰ１〜ＣＭＰＭが接続されている。これ
ら比較回路ＣＭＰ１〜ＣＭＰＭは、断線チェック時に送
信データと受信データとを比較する。各比較回路ＣＭＰ
１〜ＣＭＰＭは、前記シリアル入出力制御部４３1 〜４
３M に接続されており、各比較回路ＣＭＰ１〜ＣＭＰＭ
から出力される比較結果はシリアル入出力制御部４３1
〜４３M を介してマイクロコンピュータ４１に供給され
る。
【００２９】図６は、上記ドライバユニットの動作を示
すものである。このドライバユニットは、図６（ａ）に
示すように、制御部１１からドライバユニットに転送し
たデータの真偽を確認することなく、第２のラッチ回路
３４にラッチするＵＤＭモード（Undefined Mode）と、
図６（ｂ）（ｃ）に示すように、制御部１１からドライ
バユニットに転送したデータの真偽を確認し、正しくデ
ータが転送されている場合、そのデータを第２のラッチ
回路３４にラッチするＤＤＭモード（Data Defined Mod
e ）とを有している。
すものである。このドライバユニットは、図６（ａ）に
示すように、制御部１１からドライバユニットに転送し
たデータの真偽を確認することなく、第２のラッチ回路
３４にラッチするＵＤＭモード（Undefined Mode）と、
図６（ｂ）（ｃ）に示すように、制御部１１からドライ
バユニットに転送したデータの真偽を確認し、正しくデ
ータが転送されている場合、そのデータを第２のラッチ
回路３４にラッチするＤＤＭモード（Data Defined Mod
e ）とを有している。
【００３０】図６（ａ）に示すＵＤＭモードの場合、マ
イクロコンピュータ４１は本体装置からドライバユニッ
トに対するデータの送出要求を受けると、例えばシリア
ル入出力制御部４３1 を介して送信用バッファＴｘＢＵ
Ｆ１にデータをセットし、クロック信号の送出を開始す
る。各ドライバユニットのシーケンスジェネレータは、
ドライバユニットの段数分のクロック信号が送出された
後、ラッチ信号ＢＣＱをアクティブとする。したがっ
て、各ドライバユニットは同時に第１のラッチ３３にデ
ータを保持する。この直後にシリアル入出力制御部４３
1 はセット信号ＳＥＴを１クロック分出力する。このた
め、第１のラッチ３３に保持されたデータは第２のラッ
チ回路３４に保持される。以後、この動作を繰り返すこ
とにより、図示せぬモータが駆動される。なお、上記デ
ータの送出から第２のラッチ回路３４によってデータを
保持するまでの工程を１フレームと称する。
イクロコンピュータ４１は本体装置からドライバユニッ
トに対するデータの送出要求を受けると、例えばシリア
ル入出力制御部４３1 を介して送信用バッファＴｘＢＵ
Ｆ１にデータをセットし、クロック信号の送出を開始す
る。各ドライバユニットのシーケンスジェネレータは、
ドライバユニットの段数分のクロック信号が送出された
後、ラッチ信号ＢＣＱをアクティブとする。したがっ
て、各ドライバユニットは同時に第１のラッチ３３にデ
ータを保持する。この直後にシリアル入出力制御部４３
1 はセット信号ＳＥＴを１クロック分出力する。このた
め、第１のラッチ３３に保持されたデータは第２のラッ
チ回路３４に保持される。以後、この動作を繰り返すこ
とにより、図示せぬモータが駆動される。なお、上記デ
ータの送出から第２のラッチ回路３４によってデータを
保持するまでの工程を１フレームと称する。
【００３１】一方、図６（ｂ）に示すＤＤＭモードにお
いて、ラッチ信号ＢＣＱをアクティブとし、第１のラッ
チ３３にデータを保持するまでの動作はＵＤＭモードと
同様である。この後、シリアル入出力制御部４３1 から
再度ドライバユニットの段数分のクロック信号を送出
し、前記送出したデータを受信用ＲｘＢＵＦ１に取り込
む。この受信用ＲｘＢＵＦ１に取り込まれたデータと送
信用バッファＴｘＢＵＦ１にセットされているデータを
比較回路ＣＭＰ１によって比較する。比較回路ＣＭＰ１
から出力される比較結果はシリアル入出力制御部４３1
を介してマイクロコンピュータ４１に供給され、この比
較結果により、前記両データが一致しているものと判別
された場合、マイクロコンピュータ４１からセット信号
ＳＥＴが送出される。このセット信号ＳＥＴはシリアル
入出力制御部４３1 を介して各ドライバユニットに供給
され、各ドライバユニットでは、第１のラッチ３３に保
持されたデータが第２のラッチ回路３４に保持される。
いて、ラッチ信号ＢＣＱをアクティブとし、第１のラッ
チ３３にデータを保持するまでの動作はＵＤＭモードと
同様である。この後、シリアル入出力制御部４３1 から
再度ドライバユニットの段数分のクロック信号を送出
し、前記送出したデータを受信用ＲｘＢＵＦ１に取り込
む。この受信用ＲｘＢＵＦ１に取り込まれたデータと送
信用バッファＴｘＢＵＦ１にセットされているデータを
比較回路ＣＭＰ１によって比較する。比較回路ＣＭＰ１
から出力される比較結果はシリアル入出力制御部４３1
を介してマイクロコンピュータ４１に供給され、この比
較結果により、前記両データが一致しているものと判別
された場合、マイクロコンピュータ４１からセット信号
ＳＥＴが送出される。このセット信号ＳＥＴはシリアル
入出力制御部４３1 を介して各ドライバユニットに供給
され、各ドライバユニットでは、第１のラッチ３３に保
持されたデータが第２のラッチ回路３４に保持される。
【００３２】上記動作により、断線チェック及びデータ
の確認を行いながら、制御部１１から各ドライバユニッ
トにデータを送信できる。なお、図６（ｃ）は図６
（ｂ）に示す動作を連続して行った場合を示している。
の確認を行いながら、制御部１１から各ドライバユニッ
トにデータを送信できる。なお、図６（ｃ）は図６
（ｂ）に示す動作を連続して行った場合を示している。
【００３３】上記第１の実施例によれば、複数のセンサ
ユニット及び複数のドライバユニットをそれぞれ制御部
１１にシリアルに接続している。このため、制御部は従
来のようにセンサユニット及びドライバユニットの数と
同数の入出力ポートを必要とせず、ループの数と同数の
入出力ポートを有していれば良い。しかも、電源ポート
もセンサユニット及びドライバユニットの数と同数必要
としない。したがって、従来に比べて大幅に配線を削減
することができるため、装置の小型、軽量化を図ること
が可能であるとともに、製造工数を削減できるため、コ
ストを低減することができる。
ユニット及び複数のドライバユニットをそれぞれ制御部
１１にシリアルに接続している。このため、制御部は従
来のようにセンサユニット及びドライバユニットの数と
同数の入出力ポートを必要とせず、ループの数と同数の
入出力ポートを有していれば良い。しかも、電源ポート
もセンサユニット及びドライバユニットの数と同数必要
としない。したがって、従来に比べて大幅に配線を削減
することができるため、装置の小型、軽量化を図ること
が可能であるとともに、製造工数を削減できるため、コ
ストを低減することができる。
【００３４】また、制御部１１から複数のセンサユニッ
トやドライバユニットを含む１つのループに送信したデ
ータを制御部１１において受信し、送信したデータと受
信したデータを比較することにより、ループ内の断線や
故障箇所をチェックすることができる。したがって、多
数のセンサユニットやドライバユニットを使用した装置
において、保守点検を容易に行うことができる。
トやドライバユニットを含む１つのループに送信したデ
ータを制御部１１において受信し、送信したデータと受
信したデータを比較することにより、ループ内の断線や
故障箇所をチェックすることができる。したがって、多
数のセンサユニットやドライバユニットを使用した装置
において、保守点検を容易に行うことができる。
【００３５】次に、この発明の第２の実施例について説
明する。上記第１の実施例は、複数のセンサユニットや
ドライバユニットを制御部１１に対してループ状に接続
した。これに対して、この実施例は複数のセンサユニッ
トやドライバユニットを制御部に対してオープンに接続
する。
明する。上記第１の実施例は、複数のセンサユニットや
ドライバユニットを制御部１１に対してループ状に接続
した。これに対して、この実施例は複数のセンサユニッ
トやドライバユニットを制御部に対してオープンに接続
する。
【００３６】図７は、第２の実施例を示すものである。
制御部５１は後述するように例えばマイクロコンピュー
タ等によって構成され、このシリアルバスシステムが適
用される複写機や自動販売機等の図示せぬ本体装置に接
続されている。この制御部５１はセンサユニットが接続
されるＭチャンネル分のデータ入出力ポートＳio1 、Ｓ
io2 〜ＳioM を有するとともに、ドライバユニットが接
続されるＭチャンネル分のデータ入出力ポートＤio1 、
Ｄio2 〜ＤioM を有している。さらに、制御部５１はセ
ンサユニットにクロック信号ＣＬＫを出力するＭチャン
ネル分のポート、電源Ｖccを出力するＭチャンネル分の
ポート、接地電位ＧＮＤを出力するＭチャンネル分のポ
ート、及びドライバユニットにクロック信号ＣＬＫを出
力するＭチャンネル分のポート、電源Ｖccを出力するＭ
チャンネル分のポート、接地電位ＧＮＤを出力するＭチ
ャンネル分のポート、セット信号ＳＥＴを出力するＭチ
ャンネル分のポートを有している。
制御部５１は後述するように例えばマイクロコンピュー
タ等によって構成され、このシリアルバスシステムが適
用される複写機や自動販売機等の図示せぬ本体装置に接
続されている。この制御部５１はセンサユニットが接続
されるＭチャンネル分のデータ入出力ポートＳio1 、Ｓ
io2 〜ＳioM を有するとともに、ドライバユニットが接
続されるＭチャンネル分のデータ入出力ポートＤio1 、
Ｄio2 〜ＤioM を有している。さらに、制御部５１はセ
ンサユニットにクロック信号ＣＬＫを出力するＭチャン
ネル分のポート、電源Ｖccを出力するＭチャンネル分の
ポート、接地電位ＧＮＤを出力するＭチャンネル分のポ
ート、及びドライバユニットにクロック信号ＣＬＫを出
力するＭチャンネル分のポート、電源Ｖccを出力するＭ
チャンネル分のポート、接地電位ＧＮＤを出力するＭチ
ャンネル分のポート、セット信号ＳＥＴを出力するＭチ
ャンネル分のポートを有している。
【００３７】ｎ×Ｍ個のセンサユニットＳＮ１−１〜Ｓ
ＮＭ−ｎはデータ入力機器として動作し、例えば所要の
データを検知して保持する機能、及びデータを双方向に
転送する機能を有している。これらセンサユニットはｎ
個ずつ直列接続されている。すなわち、直列接続された
ｎ個のセンサユニットＳＮ１−１、ＳＮ１−２〜ＳＮ１
−ｎのうち、センサユニットＳＮ１−１は配線Ｌ１１を
介して前記データ入出力ポートＳio1 に接続され、直列
接続されたｎ個のセンサユニットＳＮ２−１、ＳＮ２−
２〜ＳＮ２−ｎのうち、センサユニットＳＮ２−１は配
線Ｌ１２を介して前記データ入出力ポートＳio2 に接続
されている。さらに、直列接続されたセンサユニットＳ
ＮＭ−１、ＳＮＭ−２〜ＳＮＭ−ｎのうち、センサユニ
ットＳＮＭ−１は配線Ｌ１Ｍを介してデータ入出力ポー
トＳioM に接続されている。
ＮＭ−ｎはデータ入力機器として動作し、例えば所要の
データを検知して保持する機能、及びデータを双方向に
転送する機能を有している。これらセンサユニットはｎ
個ずつ直列接続されている。すなわち、直列接続された
ｎ個のセンサユニットＳＮ１−１、ＳＮ１−２〜ＳＮ１
−ｎのうち、センサユニットＳＮ１−１は配線Ｌ１１を
介して前記データ入出力ポートＳio1 に接続され、直列
接続されたｎ個のセンサユニットＳＮ２−１、ＳＮ２−
２〜ＳＮ２−ｎのうち、センサユニットＳＮ２−１は配
線Ｌ１２を介して前記データ入出力ポートＳio2 に接続
されている。さらに、直列接続されたセンサユニットＳ
ＮＭ−１、ＳＮＭ−２〜ＳＮＭ−ｎのうち、センサユニ
ットＳＮＭ−１は配線Ｌ１Ｍを介してデータ入出力ポー
トＳioM に接続されている。
【００３８】ｎ×Ｍ個のドライバユニットはデータ出力
機器として動作し、例えばモータを駆動するためのデー
タを保持する機能、及びデータを双方向に転送する機能
を有している。各ドライバユニットはｎ個ずつ直列接続
されている。すなわち、直列接続されたｎ個のドライバ
ユニットＤＲ１−１、ＤＲ１−２〜ＤＲ１−ｎのうち、
ドライバユニットＤＲ１−１は配線Ｌ２１を介して前記
データ入出力ポートＤio1 に接続され、直列接続された
ｎ個のドライバユニットＤＲ２−１、ＤＲ２−２〜ＤＲ
２−ｎのうち、ドライバユニットＤＲ２−１は配線Ｌ２
２を介して前記データ入出力ポートＤio2 に接続されて
いる。さらに、直列接続されたドライバユニットＤＲＭ
−１、ＤＲＭ−２〜ＤＲＭ−ｎのうち、ドライバユニッ
トＤＲＭ−１は配線Ｌ２Ｍを介して前記データ入出力ポ
ートＤioM に接続されている。
機器として動作し、例えばモータを駆動するためのデー
タを保持する機能、及びデータを双方向に転送する機能
を有している。各ドライバユニットはｎ個ずつ直列接続
されている。すなわち、直列接続されたｎ個のドライバ
ユニットＤＲ１−１、ＤＲ１−２〜ＤＲ１−ｎのうち、
ドライバユニットＤＲ１−１は配線Ｌ２１を介して前記
データ入出力ポートＤio1 に接続され、直列接続された
ｎ個のドライバユニットＤＲ２−１、ＤＲ２−２〜ＤＲ
２−ｎのうち、ドライバユニットＤＲ２−１は配線Ｌ２
２を介して前記データ入出力ポートＤio2 に接続されて
いる。さらに、直列接続されたドライバユニットＤＲＭ
−１、ＤＲＭ−２〜ＤＲＭ−ｎのうち、ドライバユニッ
トＤＲＭ−１は配線Ｌ２Ｍを介して前記データ入出力ポ
ートＤioM に接続されている。
【００３９】前記各ドライバユニットＤＲ１−ｎ〜ＤＲ
Ｍ−ｎには前記セット信号ＳＥＴが供給される。さら
に、前記各センサユニットＳＮ１−１〜センサユニット
ＳＮＭ−ｎ、及び各ドライバユニットＤＲ１−ｎ〜ＤＲ
Ｍ−ｎには、前記制御部５１の各ポートから出力される
クロック信号ＣＬＫ、電源Ｖcc、接地ＧＮＤが供給され
る。
Ｍ−ｎには前記セット信号ＳＥＴが供給される。さら
に、前記各センサユニットＳＮ１−１〜センサユニット
ＳＮＭ−ｎ、及び各ドライバユニットＤＲ１−ｎ〜ＤＲ
Ｍ−ｎには、前記制御部５１の各ポートから出力される
クロック信号ＣＬＫ、電源Ｖcc、接地ＧＮＤが供給され
る。
【００４０】なお、制御部５１の各データ入出力ポート
の構成は種々考えられるが、例えば送信データと受信デ
ータを分離するを設け、このゲートに前述した送信用バ
ッファ及び受信用バッファを接続し、これら送信用バッ
ファ及び受信用バッファに前記比較回路を接続すればよ
い。このような構成によれば、比較回路の出力信号を用
いて断線チェックを行うことができる。
の構成は種々考えられるが、例えば送信データと受信デ
ータを分離するを設け、このゲートに前述した送信用バ
ッファ及び受信用バッファを接続し、これら送信用バッ
ファ及び受信用バッファに前記比較回路を接続すればよ
い。このような構成によれば、比較回路の出力信号を用
いて断線チェックを行うことができる。
【００４１】上記構成において、概略的な動作について
説明する。通常モードの場合、各センサユニットの双方
向バッファは出力状態に設定され、各ドライバユニット
の双方向バッファは入力状態に設定されている。各セン
サユニットのデータは、制御部５１から出力されるクロ
ック信号に応じて順次制御部５１へ転送される。また、
制御部５１から出力されたデータはクロック信号に応じ
て各ドライバユニットに順次転送される。
説明する。通常モードの場合、各センサユニットの双方
向バッファは出力状態に設定され、各ドライバユニット
の双方向バッファは入力状態に設定されている。各セン
サユニットのデータは、制御部５１から出力されるクロ
ック信号に応じて順次制御部５１へ転送される。また、
制御部５１から出力されたデータはクロック信号に応じ
て各ドライバユニットに順次転送される。
【００４２】さらに、断線チェックを行う場合、先ず、
各双方向バッファは入力状態とされ、制御部５１から出
力されたチェックデータは各センサユニット及びドライ
バユニットに転送される。チェックデータの転送終了
後、双方向バッファは出力状態に設定され、各センサユ
ニット及びドライバユニットから制御部５１にチェック
データが転送される。制御部５１では、送信したデータ
と受信したデータとを比較し、断線箇所が検知される。
すなわち、断線箇所がある場合においても、制御部５１
から断線箇所の手前のセンサユニット及びドライバユニ
ットまではチェックデータを正常に転送できる。このた
め、比較結果からチェックデータの異常箇所を検出する
ことにより、断線箇所を検出することができる。
各双方向バッファは入力状態とされ、制御部５１から出
力されたチェックデータは各センサユニット及びドライ
バユニットに転送される。チェックデータの転送終了
後、双方向バッファは出力状態に設定され、各センサユ
ニット及びドライバユニットから制御部５１にチェック
データが転送される。制御部５１では、送信したデータ
と受信したデータとを比較し、断線箇所が検知される。
すなわち、断線箇所がある場合においても、制御部５１
から断線箇所の手前のセンサユニット及びドライバユニ
ットまではチェックデータを正常に転送できる。このた
め、比較結果からチェックデータの異常箇所を検出する
ことにより、断線箇所を検出することができる。
【００４３】図８は、センサユニットＳＮ１−１の一例
を示すものである。このセンサユニットＳＮ１−１にお
いて、前記センサユニットＳ１−１と同一部分には同一
符号を付し、異なる部分についてのみ説明する。
を示すものである。このセンサユニットＳＮ１−１にお
いて、前記センサユニットＳ１−１と同一部分には同一
符号を付し、異なる部分についてのみ説明する。
【００４４】センサユニットＳＮ１−１は双方向バッフ
ァ６１及び方向制御部６２を有している点がセンサユニ
ットＳ１−１と異なっている。双方向バッファ６１はバ
ッファ６３〜６８によって構成されている。前記バッフ
ァ６３、６４の入力端、及びバッファ６５の出力端は制
御部５１のデータ入出力ポートＳio1 に接続されてい
る。前記バッフア６６、６７の出力端、及びバッフア６
８の入力端は隣接するセンサユニットＳＮ１−２に接続
されている。前記バッファ６３の出力端はバッファ６６
の入力端に接続され、前記バッファ６４の出力端はトラ
ンスフアーゲート２４の入力端、バッファ６８の出力
端、及び方向制御部６２に接続されている。前記バッフ
ァ６５の入力端はバッファ６７の入力端、及びフリップ
フロップ回路２６の出力端Ｑに接続されている。
ァ６１及び方向制御部６２を有している点がセンサユニ
ットＳ１−１と異なっている。双方向バッファ６１はバ
ッファ６３〜６８によって構成されている。前記バッフ
ァ６３、６４の入力端、及びバッファ６５の出力端は制
御部５１のデータ入出力ポートＳio1 に接続されてい
る。前記バッフア６６、６７の出力端、及びバッフア６
８の入力端は隣接するセンサユニットＳＮ１−２に接続
されている。前記バッファ６３の出力端はバッファ６６
の入力端に接続され、前記バッファ６４の出力端はトラ
ンスフアーゲート２４の入力端、バッファ６８の出力
端、及び方向制御部６２に接続されている。前記バッフ
ァ６５の入力端はバッファ６７の入力端、及びフリップ
フロップ回路２６の出力端Ｑに接続されている。
【００４５】シーケンスジェネレータ６９から出力され
る信号ＳＡは、前記双方向バッファ６１のバッファ６
３、６６、インバータ回路７３及び方向制御部６２に供
給される。この方向制御部６２はクロック信号ＣＬＫと
バッファ６３から供給されるデータＤＴとから、通常モ
ード、及び断線チェックモードを判別し、データの転送
方向を制御する。この方向制御部６２からは、前記双方
向バッファ６１の方向を設定するための出力信号ＳＢが
出力される。
る信号ＳＡは、前記双方向バッファ６１のバッファ６
３、６６、インバータ回路７３及び方向制御部６２に供
給される。この方向制御部６２はクロック信号ＣＬＫと
バッファ６３から供給されるデータＤＴとから、通常モ
ード、及び断線チェックモードを判別し、データの転送
方向を制御する。この方向制御部６２からは、前記双方
向バッファ６１の方向を設定するための出力信号ＳＢが
出力される。
【００４６】前記出力信号ＳＢは、インバータ回路を７
０を介してアンド回路７１の一方入力端に供給されると
ともに、アンド回路７２の一方入力端に供給されてい
る。これらアンド回路７１、７２の他方入力端にはイン
バータ回路７３を介して前記出力信号ＳＡが供給されて
いる。前記アンド回路７１の出力信号は前記バッファ６
５、６８に供給され、前記アンド回路７２の出力信号は
前記バッファ６４、６７に供給されている。
０を介してアンド回路７１の一方入力端に供給されると
ともに、アンド回路７２の一方入力端に供給されてい
る。これらアンド回路７１、７２の他方入力端にはイン
バータ回路７３を介して前記出力信号ＳＡが供給されて
いる。前記アンド回路７１の出力信号は前記バッファ６
５、６８に供給され、前記アンド回路７２の出力信号は
前記バッファ６４、６７に供給されている。
【００４７】上記構成において、双方向バッファ６１は
シーケンスジェネレータ６９の出力信号ＳＡがローレベ
ルで、出力信号ＳＢがハイレベルの場合、バッファ６
４、６７がアクティブとなり入力状態となる。したがっ
て、制御部５１からセンサユニット側にデータを転送可
能となる。また、前記出力信号ＳＡがローレベルで、出
力信号ＳＢがローレベルの場合、バッファ６５、６８が
アクティブとなり、双方向バッファ６１は出力状態とな
る。したがって、センサユニットから制御部５１側にデ
ータを転送可能となる。また、出力信号ＳＡがハイレベ
ルの場合、バッファ６３、６６がアクティブとなり、双
方向バッファ６１はスルー状態となる。したがって、制
御部５１から送出されたデータを後段のセンサユニット
に転送可能とされる。このスルー状態の場合、直列接続
された複数のセンサユニットに一括してデータを転送す
ることができる。
シーケンスジェネレータ６９の出力信号ＳＡがローレベ
ルで、出力信号ＳＢがハイレベルの場合、バッファ６
４、６７がアクティブとなり入力状態となる。したがっ
て、制御部５１からセンサユニット側にデータを転送可
能となる。また、前記出力信号ＳＡがローレベルで、出
力信号ＳＢがローレベルの場合、バッファ６５、６８が
アクティブとなり、双方向バッファ６１は出力状態とな
る。したがって、センサユニットから制御部５１側にデ
ータを転送可能となる。また、出力信号ＳＡがハイレベ
ルの場合、バッファ６３、６６がアクティブとなり、双
方向バッファ６１はスルー状態となる。したがって、制
御部５１から送出されたデータを後段のセンサユニット
に転送可能とされる。このスルー状態の場合、直列接続
された複数のセンサユニットに一括してデータを転送す
ることができる。
【００４８】図９は、シーケンスジェネレータ６９の要
部を示すものであり、前記信号ＳＡを生成するため構成
を示している。このシーケンスジェネレータ６９は、カ
ウンタを構成するｎ段のフリップフロップ回路６９1 〜
６９n 、及びカウンタの出力信号がハイレベルかローレ
ベルかを判別するフリップフロップ回路６９n+1 を含ん
でいる。すなわち、クロック信号ＣＬＫはフリップフロ
ップ回路６９1 のクロック信号入力端ＣＫに供給され
る。各フリップフロップ回路の反転出力端／Ｑ（／反転
信号を示す）は各データ入力端Ｄに接続されるととも
に、次段のフリップフロップ回路のクロック信号入力端
ＣＫに接続される。フリップフロップ回路６９1 の反転
出力端／Ｑは、フリップフロップ回路６９n+1 の反転出
力端／Ｑとともにナンド回路７４の入力端に接続され、
このナンド回路７４の出力端はフリップフロップ回路６
９n+1 のリセット信号入力端Ｒに接続されている。フリ
ップフロップ回路６９n+1 の出力端Ｑからは前記信号Ｓ
Ａが出力される。
部を示すものであり、前記信号ＳＡを生成するため構成
を示している。このシーケンスジェネレータ６９は、カ
ウンタを構成するｎ段のフリップフロップ回路６９1 〜
６９n 、及びカウンタの出力信号がハイレベルかローレ
ベルかを判別するフリップフロップ回路６９n+1 を含ん
でいる。すなわち、クロック信号ＣＬＫはフリップフロ
ップ回路６９1 のクロック信号入力端ＣＫに供給され
る。各フリップフロップ回路の反転出力端／Ｑ（／反転
信号を示す）は各データ入力端Ｄに接続されるととも
に、次段のフリップフロップ回路のクロック信号入力端
ＣＫに接続される。フリップフロップ回路６９1 の反転
出力端／Ｑは、フリップフロップ回路６９n+1 の反転出
力端／Ｑとともにナンド回路７４の入力端に接続され、
このナンド回路７４の出力端はフリップフロップ回路６
９n+1 のリセット信号入力端Ｒに接続されている。フリ
ップフロップ回路６９n+1 の出力端Ｑからは前記信号Ｓ
Ａが出力される。
【００４９】前記カウンタを構成するフリップフロップ
回路６９1 〜６９n は、例えば制御部５１から出力され
るセット信号ＳＥＴによってリセットしてもよい。この
ようにカウンタを強制的にリセットすることにより、ノ
イズによるカウンタの誤動作を防止でき、通信データの
プロトコルの変化を防止できる。
回路６９1 〜６９n は、例えば制御部５１から出力され
るセット信号ＳＥＴによってリセットしてもよい。この
ようにカウンタを強制的にリセットすることにより、ノ
イズによるカウンタの誤動作を防止でき、通信データの
プロトコルの変化を防止できる。
【００５０】前記カウンタのリセット手段としては、前
記セット信号ＳＥＴに限らず、例えば制御部５１からク
ロック信号とデータを組合わせたクリアコードを出力
し、シーケンスジェネレータにおいて、このクリアコー
ドを検出し、この検出出力信号によってカウンタをクリ
アしてもよい。
記セット信号ＳＥＴに限らず、例えば制御部５１からク
ロック信号とデータを組合わせたクリアコードを出力
し、シーケンスジェネレータにおいて、このクリアコー
ドを検出し、この検出出力信号によってカウンタをクリ
アしてもよい。
【００５１】図１０は、前記方向制御部６２を示すもの
である。図１０において、アンド回路６２ａの入力端に
は、前記シーケンスジェネレータ６９の出力信号ＳＡ、
及びクロック信号ＣＬＫが供給されている。このアンド
回路６２ａの出力信号はフリップフロップ回路６２ｂの
クロック信号入力端ＣＫに供給されている。このフリッ
プフロップ回路６２ｂのデータ入力端ＤにはデータＤＴ
が供給されている。このフリップフロップ回路６２ｂの
反転出力端／Ｑは、フリップフロップ回路６２ｃ、及び
フリップフロップ回路６２ｄのデータ入力端Ｄに接続さ
れている。前記フリップフロップ回路６２ｃのクロック
信号入力端ＣＫには、クロック信号ＣＬＫが供給され、
このフリップフロップ回路６２ｃの出力端Ｑからは前記
信号ＳＢが出力される。
である。図１０において、アンド回路６２ａの入力端に
は、前記シーケンスジェネレータ６９の出力信号ＳＡ、
及びクロック信号ＣＬＫが供給されている。このアンド
回路６２ａの出力信号はフリップフロップ回路６２ｂの
クロック信号入力端ＣＫに供給されている。このフリッ
プフロップ回路６２ｂのデータ入力端ＤにはデータＤＴ
が供給されている。このフリップフロップ回路６２ｂの
反転出力端／Ｑは、フリップフロップ回路６２ｃ、及び
フリップフロップ回路６２ｄのデータ入力端Ｄに接続さ
れている。前記フリップフロップ回路６２ｃのクロック
信号入力端ＣＫには、クロック信号ＣＬＫが供給され、
このフリップフロップ回路６２ｃの出力端Ｑからは前記
信号ＳＢが出力される。
【００５２】また、前記フリップフロップ回路６２ｄの
クロック信号入力端ＣＫには、クロック信号ＣＬＫが供
給され、このフリップフロップ回路６２ｄの出力端Ｑは
フリップフロップ回路６２ｅのデータ入力端Ｄに接続さ
れるとともに、オア回路６２ｆの一方入力端に接続され
ている。前記フリップフロップ回路６２ｅのクロック信
号入力端ＣＫには、クロック信号ＣＬＫが供給され、フ
リップフロップ回路６２ｅの出力端Ｑは前記オア回路６
２ｆの他方入力端に接続されている。このオア回路６２
ｆの出力端はフリップフロップ回路６２ｇのクロック信
号入力端ＣＫに接続されている。このフリップフロップ
回路６２ｇのデータ入力端Ｄは接地され、リセット端子
ＰＲにはクロック信号ＣＬＫが供給されている。このフ
リップフロップ回路６２ｇの出力端Ｑは、前記フリップ
フロップ回路６２ｃのリセット端子ＰＲに接続されてい
る。
クロック信号入力端ＣＫには、クロック信号ＣＬＫが供
給され、このフリップフロップ回路６２ｄの出力端Ｑは
フリップフロップ回路６２ｅのデータ入力端Ｄに接続さ
れるとともに、オア回路６２ｆの一方入力端に接続され
ている。前記フリップフロップ回路６２ｅのクロック信
号入力端ＣＫには、クロック信号ＣＬＫが供給され、フ
リップフロップ回路６２ｅの出力端Ｑは前記オア回路６
２ｆの他方入力端に接続されている。このオア回路６２
ｆの出力端はフリップフロップ回路６２ｇのクロック信
号入力端ＣＫに接続されている。このフリップフロップ
回路６２ｇのデータ入力端Ｄは接地され、リセット端子
ＰＲにはクロック信号ＣＬＫが供給されている。このフ
リップフロップ回路６２ｇの出力端Ｑは、前記フリップ
フロップ回路６２ｃのリセット端子ＰＲに接続されてい
る。
【００５３】上記構成において、図８乃至図１０に示す
センサユニットＳＮ１−１の動作について説明する。図
１１は、センサユニットＳＮ１−１の通常モードの動作
を示している。
センサユニットＳＮ１−１の動作について説明する。図
１１は、センサユニットＳＮ１−１の通常モードの動作
を示している。
【００５４】図９に示すシーケンスジェネレータ６９に
おいて、ｎ段のフリップフロップ回路６９1 〜６９n
は、図示せぬパワーオンリセット回路によって、装置の
電源が投入されるとリセットされ、各出力端／Ｑはロー
レベルとされる。また、フリップフロップ回路６９n+1
の出力端Ｑはハイレベルとなるため、信号ＳＡはハイレ
ベルとなる。信号ＳＡがハイレベルの場合、フリップフ
ロップ回路６９1 〜６９n の出力端／Ｑが全てローレベ
ルとなっていることを示している。
おいて、ｎ段のフリップフロップ回路６９1 〜６９n
は、図示せぬパワーオンリセット回路によって、装置の
電源が投入されるとリセットされ、各出力端／Ｑはロー
レベルとされる。また、フリップフロップ回路６９n+1
の出力端Ｑはハイレベルとなるため、信号ＳＡはハイレ
ベルとなる。信号ＳＡがハイレベルの場合、フリップフ
ロップ回路６９1 〜６９n の出力端／Ｑが全てローレベ
ルとなっていることを示している。
【００５５】この状態において、フリップフロップ回路
６９1 にクロック信号ＣＬＫが供給され、フリップフロ
ップ回路６９1 の反転出力端／Ｑがハイレベルとなる
と、ナンド回路７４の出力信号がハイレベルとなり、フ
リップフロップ回路６９n+1 の出力端Ｑ、すなわち信号
ＳＡはローレベルとなる。シーケンスジェネレータ６９
は、この後、クロック信号が順次供給され、フリップフ
ロップ回路６９n の反転出力端／Ｑが立ち下がると、こ
れに応じてフリップフロップ回路６９n+1 の出力端Ｑ、
すなわち信号ＳＡがローレベルからハイレベルとなる。
６９1 にクロック信号ＣＬＫが供給され、フリップフロ
ップ回路６９1 の反転出力端／Ｑがハイレベルとなる
と、ナンド回路７４の出力信号がハイレベルとなり、フ
リップフロップ回路６９n+1 の出力端Ｑ、すなわち信号
ＳＡはローレベルとなる。シーケンスジェネレータ６９
は、この後、クロック信号が順次供給され、フリップフ
ロップ回路６９n の反転出力端／Ｑが立ち下がると、こ
れに応じてフリップフロップ回路６９n+1 の出力端Ｑ、
すなわち信号ＳＡがローレベルからハイレベルとなる。
【００５６】一方、図１０に示す方向制御部６２におい
て、パワーオンリセット後、各フリップフロップ回路の
状態は次のようになっている。すなわち、フリップフロ
ップ回路６２ｂの反転出力端／Ｑはハイレベルまたはロ
ーレベル、フリップフロップ回路６２ｃ、６２ｇの出力
端Ｑはハイレベル、フリップフロップ回路６２ｄ、６２
ｅの出力端Ｑはローレベルとなっている。
て、パワーオンリセット後、各フリップフロップ回路の
状態は次のようになっている。すなわち、フリップフロ
ップ回路６２ｂの反転出力端／Ｑはハイレベルまたはロ
ーレベル、フリップフロップ回路６２ｃ、６２ｇの出力
端Ｑはハイレベル、フリップフロップ回路６２ｄ、６２
ｅの出力端Ｑはローレベルとなっている。
【００５７】上記のように、フリップフロップ回路６２
ｃの出力端Ｑ、すなわち、出力信号ＳＢはハイレベルと
なっている。しかし、前記シーケンジェネレータ６９の
出力信号ＳＡもハイレベルとなっている。このため、初
期状態において、双方向バッファ６１はスルー状態とな
っており、制御部５１から出力されたデータを後段のセ
ンサユニットに転送可能となっている。
ｃの出力端Ｑ、すなわち、出力信号ＳＢはハイレベルと
なっている。しかし、前記シーケンジェネレータ６９の
出力信号ＳＡもハイレベルとなっている。このため、初
期状態において、双方向バッファ６１はスルー状態とな
っており、制御部５１から出力されたデータを後段のセ
ンサユニットに転送可能となっている。
【００５８】上記状態において、制御部５１から１番目
のクロック信号ＣＬＫに対応してハイレベルのデータＤ
Ｔが出力される。すると、シーケンジェネレータ６９の
出力信号ＳＡは、１番目のクロック信号ＣＬＫに応じて
前述したようにローレベルとなる。このとき、方向制御
部６２において、フリップフロップ回路６２ｂはアンド
回路６２ａの出力信号に応じてハイレベルのデータＤＴ
をラッチし、その反転出力端／Ｑはローレベルとなる。
このため、フリップフロップ回路６２ｃはクロック信号
に応じてローレベルの信号をラッチし、その出力端Ｑ、
すなわち、出力信号ＳＢはローレベルとなる。したがっ
て、双方向バッファ６１は出力状態となり、センサ２１
からフリップフロップ回路２６に取り込まれたデータを
制御部５１に出力可能となる。この状態において、各セ
ンサユニットのフリップフロップ回路２６に取り込まれ
たデータはクロック信号に同期して順次シフトされ、制
御部５１に転送される。この後、直列接続された全セン
サユニットのデータが制御部５１に転送されると、シー
ケンスジェネレータ６９の出力信号ＳＡはハイレベルと
なる。したがって、双方向バッファ６１は再びスルー状
態となる。このとき、方向制御部６２の各出力信号ＳＢ
はローレベルのままである。
のクロック信号ＣＬＫに対応してハイレベルのデータＤ
Ｔが出力される。すると、シーケンジェネレータ６９の
出力信号ＳＡは、１番目のクロック信号ＣＬＫに応じて
前述したようにローレベルとなる。このとき、方向制御
部６２において、フリップフロップ回路６２ｂはアンド
回路６２ａの出力信号に応じてハイレベルのデータＤＴ
をラッチし、その反転出力端／Ｑはローレベルとなる。
このため、フリップフロップ回路６２ｃはクロック信号
に応じてローレベルの信号をラッチし、その出力端Ｑ、
すなわち、出力信号ＳＢはローレベルとなる。したがっ
て、双方向バッファ６１は出力状態となり、センサ２１
からフリップフロップ回路２６に取り込まれたデータを
制御部５１に出力可能となる。この状態において、各セ
ンサユニットのフリップフロップ回路２６に取り込まれ
たデータはクロック信号に同期して順次シフトされ、制
御部５１に転送される。この後、直列接続された全セン
サユニットのデータが制御部５１に転送されると、シー
ケンスジェネレータ６９の出力信号ＳＡはハイレベルと
なる。したがって、双方向バッファ６１は再びスルー状
態となる。このとき、方向制御部６２の各出力信号ＳＢ
はローレベルのままである。
【００５９】図１２は、断線チェックモードの動作を示
すものである。初期状態は通常モードと同様である。す
なわち、シーケンスジェネレータ６９の出力信号ＳＡ、
及び方向制御部６２の各出力信号ＳＢは共にハイレベル
となっている。したがって、双方向バッファ６１はスル
ー状態となっている。
すものである。初期状態は通常モードと同様である。す
なわち、シーケンスジェネレータ６９の出力信号ＳＡ、
及び方向制御部６２の各出力信号ＳＢは共にハイレベル
となっている。したがって、双方向バッファ６１はスル
ー状態となっている。
【００６０】この状態において、制御部５１から１番目
のクロック信号に対応して断線チェックモードを示すロ
ーレベルのデータＤＴが出力される。このため、シーケ
ンスジェネレータ６９の出力信号ＳＡがローレベルとな
っても、フリップフロップ回路６２ｂの反転出力／Ｑは
ハイレベルを保持しており、フリップフロップ回路６２
ｃの出力信号ＳＢはハイレベルのままである。したがっ
て、双方向バッファ６１は入力状態となり、制御部５１
から出力されたチェックデータ、例えばＡＡ（Ｈ）は、
クロック信号に同期して各センサユニットに転送され
る。
のクロック信号に対応して断線チェックモードを示すロ
ーレベルのデータＤＴが出力される。このため、シーケ
ンスジェネレータ６９の出力信号ＳＡがローレベルとな
っても、フリップフロップ回路６２ｂの反転出力／Ｑは
ハイレベルを保持しており、フリップフロップ回路６２
ｃの出力信号ＳＢはハイレベルのままである。したがっ
て、双方向バッファ６１は入力状態となり、制御部５１
から出力されたチェックデータ、例えばＡＡ（Ｈ）は、
クロック信号に同期して各センサユニットに転送され
る。
【００６１】クロック信号ＣＬＫ及びチェックデータが
直列接続されたセンサユニット分出力されると、シーケ
ンスジェネレータ６９のカウンタがオール“０”とな
り、シーケンスジェネレータ６９の出力信号ＳＡはハイ
レベルとなる。この後、次のクロック信号に応じて、フ
リップフロップ回路６２ｂがハイレベルのデータＤＴを
ラッチすると、フリップフロップ回路６２ｃはフリップ
フロップ回路６２ｂの反転出力端／Ｑから出力されるロ
ーレベルの信号をラッチする。このため、フリップフロ
ップ回路６２ｃの出力信号ＳＢはローレベルとなる。し
たがって、双方向バッファ６１は出力状態とされ、各セ
ンサユニットに転送されたチェックデータはクロック信
号に応じて制御部５１方向に転送される。制御部５１は
この受信したチェックデータと前記送信したチェックデ
ータとを比較し、チェックデータの不一致箇所を判別す
ることにより断線箇所を判別する。
直列接続されたセンサユニット分出力されると、シーケ
ンスジェネレータ６９のカウンタがオール“０”とな
り、シーケンスジェネレータ６９の出力信号ＳＡはハイ
レベルとなる。この後、次のクロック信号に応じて、フ
リップフロップ回路６２ｂがハイレベルのデータＤＴを
ラッチすると、フリップフロップ回路６２ｃはフリップ
フロップ回路６２ｂの反転出力端／Ｑから出力されるロ
ーレベルの信号をラッチする。このため、フリップフロ
ップ回路６２ｃの出力信号ＳＢはローレベルとなる。し
たがって、双方向バッファ６１は出力状態とされ、各セ
ンサユニットに転送されたチェックデータはクロック信
号に応じて制御部５１方向に転送される。制御部５１は
この受信したチェックデータと前記送信したチェックデ
ータとを比較し、チェックデータの不一致箇所を判別す
ることにより断線箇所を判別する。
【００６２】図１３は、図７に示すドライバユニットＤ
Ｒ１−１の一例を示すものであり、図４及び図８と同一
部分には同一符号を付し、異なる部分についてのみ説明
する。このドライバユニットＤＲ１−１には、双方向バ
ッファ６１と方向制御部６２がさらに設けられている。
すなわち、シフトレジスタ３１を構成するフリップフロ
ップ回路３１ａのデータ入力端Ｄには、双方向バッファ
６１を構成するバッファ６３、６４、６８の出力端、及
びバッファ６６の入力端が接続されている。さらに、こ
のシフトレジスタ３１を構成するフリップフロップ回路
３１ｆのデータ出力端Ｑには、双方向バッファ６１を構
成するバッファ６５、６７の入力端が接続されている。
シーケンスジェネレータ３２の出力信号ＳＡは双方向バ
ッファ６１を構成するバッファ６３、６６に供給される
と共に、方向制御部６２及びインバータ回路７３に供給
されている。
Ｒ１−１の一例を示すものであり、図４及び図８と同一
部分には同一符号を付し、異なる部分についてのみ説明
する。このドライバユニットＤＲ１−１には、双方向バ
ッファ６１と方向制御部６２がさらに設けられている。
すなわち、シフトレジスタ３１を構成するフリップフロ
ップ回路３１ａのデータ入力端Ｄには、双方向バッファ
６１を構成するバッファ６３、６４、６８の出力端、及
びバッファ６６の入力端が接続されている。さらに、こ
のシフトレジスタ３１を構成するフリップフロップ回路
３１ｆのデータ出力端Ｑには、双方向バッファ６１を構
成するバッファ６５、６７の入力端が接続されている。
シーケンスジェネレータ３２の出力信号ＳＡは双方向バ
ッファ６１を構成するバッファ６３、６６に供給される
と共に、方向制御部６２及びインバータ回路７３に供給
されている。
【００６３】このドライバユニットＤＲ１−１は、通常
モード時、方向制御部６２によって双方向バッファ６１
が入力状態に設定され、双方向バッファ６１を介してシ
フトレジスタ３１にデータが順次転送される。
モード時、方向制御部６２によって双方向バッファ６１
が入力状態に設定され、双方向バッファ６１を介してシ
フトレジスタ３１にデータが順次転送される。
【００６４】また、断線チェック時、双方向バッファ６
１は入力状態に設定され、制御部５１から出力されるチ
ェックデータをシフトレジスタ３１を介して後段のドラ
イバユニットに順次転送する。チェックデータの転送が
終了すると双方向バッファ６１は出力状態に設定され、
前記チェックデータはクロック信号に同期して制御部５
１に転送される。
１は入力状態に設定され、制御部５１から出力されるチ
ェックデータをシフトレジスタ３１を介して後段のドラ
イバユニットに順次転送する。チェックデータの転送が
終了すると双方向バッファ６１は出力状態に設定され、
前記チェックデータはクロック信号に同期して制御部５
１に転送される。
【００６５】上記第２の実施例によれば、直列接続され
た複数のセンサユニット及びドライバユニットの一端を
制御部５１に接続し、第１の実施例のように、ループ状
としていない。したがって、制御部５１とセンサユニッ
ト及びドライバユニットを接続するための配線を減少す
ることができ、第１の実施例に比べて一層装置の小型、
軽量化を図ることができる。
た複数のセンサユニット及びドライバユニットの一端を
制御部５１に接続し、第１の実施例のように、ループ状
としていない。したがって、制御部５１とセンサユニッ
ト及びドライバユニットを接続するための配線を減少す
ることができ、第１の実施例に比べて一層装置の小型、
軽量化を図ることができる。
【００６６】また、各センサユニット及びドライバユニ
ットは双方向バッファを有している。このため、制御部
５１から出力されたデータを各センサユニット及びドラ
イバユニットに転送したり、各センサユニット及びドラ
イバユニットから出力されたデータを制御部５１に転送
することができる。
ットは双方向バッファを有している。このため、制御部
５１から出力されたデータを各センサユニット及びドラ
イバユニットに転送したり、各センサユニット及びドラ
イバユニットから出力されたデータを制御部５１に転送
することができる。
【００６７】さらに、断線チェックを行う場合、先ず、
双方向バッファを入力状態として制御部５１から出力し
たチェックデータを各センサユニット及びドライバユニ
ットに転送し、チェックデータの転送終了後、双方向バ
ッファを出力状態に設定して各センサユニット及びドラ
イバユニットから制御部５１にチェックデータを転送
し、制御部５１において、送信したデータと受信したデ
ータとを比較している。このため、比較結果からチェッ
クデータの異常箇所を検出することにより、断線箇所を
容易に検出することができる。したがって、多数のセン
サユニット及びドライバユニットを使用する装置の検査
及び保守を容易に行うことができる。
双方向バッファを入力状態として制御部５１から出力し
たチェックデータを各センサユニット及びドライバユニ
ットに転送し、チェックデータの転送終了後、双方向バ
ッファを出力状態に設定して各センサユニット及びドラ
イバユニットから制御部５１にチェックデータを転送
し、制御部５１において、送信したデータと受信したデ
ータとを比較している。このため、比較結果からチェッ
クデータの異常箇所を検出することにより、断線箇所を
容易に検出することができる。したがって、多数のセン
サユニット及びドライバユニットを使用する装置の検査
及び保守を容易に行うことができる。
【００６８】なお、図９に示すシーケンスジェネレー
タ、図１０に示す方向制御部の構成は一例であり、この
構成に限定されるものではない。その他、この発明の要
旨を変えない範囲において、種々変形実施可能なことは
勿論である。
タ、図１０に示す方向制御部の構成は一例であり、この
構成に限定されるものではない。その他、この発明の要
旨を変えない範囲において、種々変形実施可能なことは
勿論である。
【００６９】
【発明の効果】以上、詳述したようにこの発明によれ
ば、部品点数を削減して、配線基板の面積を縮小でき、
装置の小型、軽量化が可能であるとともに、組み立て工
数を減少でき、コストの高騰を抑えることが可能なシリ
アルバスシステムを提供できる。
ば、部品点数を削減して、配線基板の面積を縮小でき、
装置の小型、軽量化が可能であるとともに、組み立て工
数を減少でき、コストの高騰を抑えることが可能なシリ
アルバスシステムを提供できる。
【図１】この発明の第１の実施例を示す構成図。
【図２】図１に示すセンサユニットの一例を示す回路
図。
図。
【図３】図２の動作を示すタイミングチャート。
【図４】図１に示すドライバユニットの一例を示す回路
図。
図。
【図５】図１に示す制御部の一例を示す構成図。
【図６】図４の動作を示すタイミングチャート。
【図７】この発明の第２の実施例を示す構成図。
【図８】図７に示すセンサユニットの一例を示す回路
図。
図。
【図９】図７の一部を示す回路図。
【図１０】図７の一部を示す回路図。
【図１１】図７の通常モードの動作を示すタイミングチ
ャート。
ャート。
【図１２】図７の断線チェックモードの動作を示すタイ
ミングチャート。
ミングチャート。
【図１３】図７に示すドライバユニットの一例を示す回
路図。
路図。
【図１４】従来のバスシステムを示す構成図。
１１…制御部、Ｄin1 、Ｄin2 …データ入力ポート、Ｄ
out1、Ｄout2…データ出力ポート、Ｓ１−１〜ＳＭ−ｎ
…センサユニット、Ｄ１−１〜ＤＭ−ｎ…ドライバユニ
ット、２１…センサ、２３、３２…シーケンスジェネレ
ータ、２４、２５…トランスファーゲート、２６…フリ
ップフロップ回路、３１…シフトレジスタ、３３、３４
…第１、第２のラッチ回路、４１…マイクロコンピュー
タ、４２1 〜４２M …シリアル入出力制御部、ＴｘＢＵ
Ｆ１〜ＴｘＢＵＦＭ…送信用バッファ、ＲｘＢＵＦ１〜
ＲｘＢＵＦＭ…受信用バッファ、ＣＭＰ１〜ＣＭＰＭ…
比較回路。
out1、Ｄout2…データ出力ポート、Ｓ１−１〜ＳＭ−ｎ
…センサユニット、Ｄ１−１〜ＤＭ−ｎ…ドライバユニ
ット、２１…センサ、２３、３２…シーケンスジェネレ
ータ、２４、２５…トランスファーゲート、２６…フリ
ップフロップ回路、３１…シフトレジスタ、３３、３４
…第１、第２のラッチ回路、４１…マイクロコンピュー
タ、４２1 〜４２M …シリアル入出力制御部、ＴｘＢＵ
Ｆ１〜ＴｘＢＵＦＭ…送信用バッファ、ＲｘＢＵＦ１〜
ＲｘＢＵＦＭ…受信用バッファ、ＣＭＰ１〜ＣＭＰＭ…
比較回路。
フロントページの続き (72)発明者 篠田 俊幸 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内
Claims (11)
- 【請求項１】 データを入力する複数の入力機器が直列
接続され、クロック信号に応じて入力したデータを各入
力機器に順次シフトし、一端部に位置する入力機器から
前記シフトしたデータを出力する入力機器群と、 データを出力する複数の出力機器が直列接続され、クロ
ック信号に応じて一端部に位置する出力機器に入力され
た出力すべきデータを各出力機器に順次シフトする出力
機器群と、 前記クロック信号を前記入力機器群及び出力機器群に供
給するとともに、前記入力機器群の一端部に位置する入
力機器から出力されたデータを順次入力する入力ポー
ト、及び前記出力機器群の一端部に位置する出力機器に
前記出力すべきデータを順次供給する出力ポートを有し
た制御部とを具備することを特徴とするシリアルバスシ
ステム。 - 【請求項２】 データを入力する複数の入力機器が直列
接続され、クロック信号に応じて入力したデータを各入
力機器に順次シフトし、一端部に位置する入力機器から
前記シフトしたデータを出力するとともに、他端部に位
置する入力機器からクロック信号に応じて断線チェック
用のデータを順次入力し、一端部に位置する入力機器か
ら前記断線チェック用のデータを順次出力する入力機器
群と、 データを出力する複数の出力機器が直列接続され、クロ
ック信号に応じて一端部に位置する出力機器に供給され
た出力すべきデータ又は断線チェック用のデータを各出
力機器に順次シフトするとともに、他端部に位置する出
力機器からクロック信号に応じて前記断線チェック用の
データを順次出力する出力機器群と、 前記クロック信号を前記入力機器群及び出力機器群に供
給するとともに、前記入力機器群の一端部に位置する入
力機器から出力されたデータ又は前記断線チェック用の
データを順次入力する第１の入力ポート、及び前記出力
機器群の一端部に位置する出力機器に前記出力すべきデ
ータ又は前記断線チェック用のデータを順次供給する第
１の出力ポートを有するとともに、前記入力機器群の他
端部に位置する入力機器に接続され、前記断線チェック
用のデータを入力機器群に供給する第２の出力ポート、
及び前記出力機器群の他端部に位置する出力機器に接続
され、出力機器群から出力される前記断線チェック用の
データを入力する第２の入力ポートを有し、前記第２の
出力ポートから出力された前記断線チェック用のデータ
と前記第１の入力ポートから入力した前記断線チェック
用のデータとを比較し、前記入力機器群の断線チェック
を行う第１の判別手段と、前記第１の出力ポートから出
力された前記断線チェック用のデータと前記第２の入力
ポートから入力された前記断線チェック用のデータとを
比較し、前記出力機器群の断線チェックを行う第２の判
別手段を有する制御部とを具備することを特徴とするシ
リアルバスシステム。 - 【請求項３】 前記入力機器は、クロック信号に同期し
てデータを保持するフリップフロップ回路と、 前記データを入力するセンサと、 前記フリップフロップ回路のデータ入力端に接続され、
前記センサから出力されるデータを前記データ入力端に
転送する第１のトランスファーゲートと、 前記フリップフロップ回路のデータ入力端に接続され、
前段の回路から出力されるデータを前記データ入力端に
転送する第２のトランスファーゲートと、 前記クロック信号に応じて、前記第１、第２のトランス
ファーゲートを導通制御する制御手段とを具備すること
を特徴とする請求項１又は２記載のシリアルバスシステ
ム。 - 【請求項４】 前記出力機器は、クロック信号に応じて
入力されたデータをシフトするシフトレジスタと、 このシフトレジスタに保持されたデータを保持する第１
のラッチ回路と、 出力回路に接続され、前記第１のラッチ回路にラッチさ
れたデータを保持する第２のラッチ回路と、 前記クロック信号に応じて前記第２のラッチ回路のラッ
チタイミングを制御する制御手段とを具備することを特
徴とする請求項１又は２記載のシリアルバスシステム。 - 【請求項５】 前記制御部は、前記第１の入力ポートか
ら入力されたデータを保持する第１の入力バッファと、 前記第２の出力ポートに供給するデータを保持する第１
の出力バッファと、 前記第１の入力バッファに保持されたデータと前記第１
の出力バッファに保持されたデータを比較する第１の比
較回路と、 前記第２の入力ポートから入力されたデータを保持する
第２の入力バッファと、 前記第１の出力ポートに供給するデータを保持する第２
の出力バッファと、 前記第２の入力バッファに保持されたデータと前記第２
の出力バッファに保持されたデータを比較する第２の比
較回路と、 前記第１の比較回路の比較結果から入力機器群の断線の
有無を判別し、前記第２の比較回路の比較結果から出力
機器群の断線の有無を判別する判別手段とを具備するこ
とを特徴とする請求項２記載のシリアルバスシステム。 - 【請求項６】 双方向にデータを転送可能な双方向バッ
ファを有し、データを入力する入力機器が複数個直列接
続され、一端部に位置する入力機器からクロック信号に
応じて入力したデータを他端部に位置する入力機器へ順
次シフトするとともに、他端部に位置する入力機器から
一端部に位置する入力機器へデータを順次シフトし、一
端部に位置する入力機器から前記シフトしたデータを出
力することができる入力機器群と、 双方向にデータを転送可能な双方向バッファを有し、デ
ータを出力する出力機器が複数個直列接続され、クロッ
ク信号に応じて一端部に位置する出力機器に入力された
出力すべきデータを他端部に位置する出力機器へ順次シ
フトするとともに、他端部に位置する出力機器から一端
部に位置する出入力機器へデータを順次シフトし、一端
部に位置する出入力機器から前記シフトしたデータを出
力することができる出力機器群と、 前記クロック信号を前記入力機器群及び出力機器群に供
給するとともに、前記入力機器群の一端部に位置する入
力機器にデータを順次供給するとともに、一端部に位置
する入力機器から出力されたデータを順次入力する第１
の入出力ポート、及び前記出力機器群の一端部に位置す
る出力機器に前記出力すべきデータを順次供給するとと
もに、一端部に位置する出力機器から出力されたデータ
を順次入力する第２の入出力ポートを有し、前記第１の
入出力ポートから出力したデータと入力したデータとを
比較し、前記入力機器群の断線の有無を判別する第１の
判別手段、及び前記第２の入出力ポートから出力したデ
ータと入力したデータとを比較し、前記出力機器群の断
線の有無を判別する第２の判別手段を有する制御部とを
具備することを特徴とするシリアルバスシステム。 - 【請求項７】 前記入力機器は、クロック信号に同期し
てデータを保持するフリップフロップ回路と、 前記データを入力するセンサと、 前記フリップフロップ回路のデータ入力端に接続され、
前記センサから出力されるデータを前記データ入力端に
転送する第１のトランスファーゲートと、 前記フリップフロップ回路のデータ入力端に接続され、
前段の回路から出力されるデータを前記データ入力端に
転送する第２のトランスファーゲートと、 前記クロック信号に応じて、前記第１、第２のトランス
ファーゲートの導通タイミングを制御するタイミング制
御手段と、 前記第１のトランスファーゲートの入力端と前記フリッ
プフロップ回路のデータ出力端との間に接続された前記
双方向バッファと、 前記クロック信号と前記データに応じて、前記双方向バ
ッファの転送方向を設定する方向制御手段とを具備する
ことを特徴とする請求項６記載のシリアルバスシステ
ム。 - 【請求項８】 前記出力機器は、クロック信号に応じて
入力されたデータをシフトするシフトレジスタと、 このシフトレジスタに保持されたデータを保持する第１
のラッチ回路と、 出力回路に接続され、前記第１のラッチ回路にラッチさ
れたデータを保持する第２のラッチ回路と、 前記クロック信号に応じて前記第２のラッチ回路のラッ
チタイミングを制御するタイミング制御手段と前記シフ
トレジスタの入力端と出力端との間に接続された前記双
方向バッファと、 前記クロック信号と前記データに応じて、前記双方向バ
ッファの転送方向を設定する方向制御手段とを具備する
ことを特徴とする請求項６記載のシリアルバスシステ
ム。 - 【請求項９】 前記タイミング制御手段は、クロック信
号をカウントし、前記タイミング信号を出力するカウン
タを含むシーケンスジェネレータによって構成され、前
記カウンタはカウント開始前にクリアされることを特徴
とする請求項８または９記載のシリアルバスシステム。 - 【請求項１０】 データを入力する複数の入力機器が直
列接続され、クロック信号に応じて入力したデータを各
入力機器に順次シフトし、一端部に位置する入力機器か
ら前記シフトしたデータを出力するとともに、他端部に
位置する入力機器からクロック信号に応じて断線チェッ
ク用のデータを順次入力し、一端部に位置する入力機器
から前記断線チェック用のデータを順次出力する入力機
器群と、 前記クロック信号を前記入力機器群に供給するととも
に、前記入力機器群の一端部に位置する入力機器から出
力されたデータ又は前記断線チェック用のデータを順次
入力する入力ポート、前記入力機器群の他端部に位置す
る入力機器に接続され、前記断線チェック用のデータを
入力機器群に供給する出力ポート、前記出力ポートから
出力された前記断線チェック用のデータと前記入力ポー
トから入力した前記断線チェック用のデータとを比較
し、前記入力機器群の断線チェックを行う制御部とを具
備することを特徴とするシリアルバスシステム。 - 【請求項１１】 双方向にデータを転送可能な双方向バ
ッファを有し、データを入力する入力機器が複数個直列
接続され、一端部に位置する入力機器からクロック信号
に応じて入力したデータを他端部に位置する入力機器へ
順次シフトするとともに、他端部に位置する入力機器か
ら一端部に位置する入力機器へデータを順次シフトし、
一端部に位置する入力機器から前記シフトしたデータを
出力することができる入力機器群と、 前記クロック信号を前記入力機器群に供給するととも
に、前記入力機器群の一端部に位置する入力機器に断線
チェック用のデータを順次供給するとともに、一端部に
位置する入力機器から出力された前記断線チェック用の
データを順次入力する入出力ポートを有するとともに、
この入出力ポートから出力した断線チェック用のデータ
と入力した断線チェック用のデータとを比較し、前記入
力機器群の断線の有無を判別する制御部とを具備するこ
とを特徴とするシリアルバスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6175445A JPH0844660A (ja) | 1994-07-27 | 1994-07-27 | シリアルバスシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6175445A JPH0844660A (ja) | 1994-07-27 | 1994-07-27 | シリアルバスシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0844660A true JPH0844660A (ja) | 1996-02-16 |
Family
ID=15996212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6175445A Pending JPH0844660A (ja) | 1994-07-27 | 1994-07-27 | シリアルバスシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0844660A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150086196A1 (en) * | 2013-09-25 | 2015-03-26 | Fujitsu Limited | Transport apparatus and method of transmitting monitoring control signal |
| JP2024017038A (ja) * | 2022-07-27 | 2024-02-08 | 株式会社豊田中央研究所 | センサ |
-
1994
- 1994-07-27 JP JP6175445A patent/JPH0844660A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150086196A1 (en) * | 2013-09-25 | 2015-03-26 | Fujitsu Limited | Transport apparatus and method of transmitting monitoring control signal |
| US9420360B2 (en) * | 2013-09-25 | 2016-08-16 | Fujitsu Limited | Transport apparatus and method of transmitting monitoring control signal |
| JP2024017038A (ja) * | 2022-07-27 | 2024-02-08 | 株式会社豊田中央研究所 | センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0258872B1 (en) | Serial data transfer system | |
| US6339806B1 (en) | Primary bus to secondary bus multiplexing for I2C and other serial buses | |
| US7082481B2 (en) | Serial peripheral interface (SPI) apparatus with write buffer for improving data throughput | |
| CN100470496C (zh) | 用可变映射进行的通道测试 | |
| KR0121880B1 (ko) | 직렬제어장치 | |
| US5202884A (en) | Multiplexing scheme for modem control signals | |
| EP0287119B1 (en) | Serial data processor capable of transferring data at a high speed | |
| JP2007164765A (ja) | Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法 | |
| JPH073981B2 (ja) | Ｓｃｉ，ｓｐｉ及びバツフア−ドｓｐｉ操作モ−ド用のシリアルデ−タバス | |
| EP2962900B1 (en) | Vehicle control device | |
| JP2009535677A (ja) | Ｉ２ｃクロックの生成方法及びシステム | |
| US8948209B2 (en) | Transmission over an 12C bus | |
| CN102077148B (zh) | 监控系统 | |
| US5325376A (en) | Communication system for detecting a communication error in information transmitted between a plurality of units and a main control unit | |
| JPH0844660A (ja) | シリアルバスシステム | |
| CN116909975B (zh) | 一种串行总线标准多主多从交互控制系统 | |
| JP2003141062A (ja) | Ｉｉｃバス制御システム | |
| JP3465889B2 (ja) | シリアルデータ転送装置、その制御方法、及び、通信装置 | |
| JP3021855B2 (ja) | シリアルデータ転送装置 | |
| US7656826B2 (en) | Terminal control system | |
| JPS6244733B2 (ja) | ||
| JP3155763B2 (ja) | 信号処理装置 | |
| JP2552013B2 (ja) | バス接続回路 | |
| JP4201375B2 (ja) | データ転送装置 | |
| EP0063140A1 (en) | Data communication bus structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040127 |