JPH0844697A - メモリ内蔵マイコンのセキュリティ方式 - Google Patents

Abstract

(57)【要約】 【目的】 メモリ内蔵マイコンのメモリに部分的にセキ
ュリティをかけることにより、部分的に内容の読取りを
不可能とすることができることができるメモリ内蔵マイ
コンのセキュリティ方式を提供することである。 【構成】 入力端子４から入力されたアドレスに格納さ
れた内容を出力する内蔵メモリ２と、前記入力されたア
ドレスにセキュリティがかけられているか否かを判定
し、該判定にてセキュリティがかけられたアドレスと判
定した場合には出力禁止信号を出力するセキュリティ判
定部５と、前記出力禁止信号を入力した場合には、前記
出力された内容を外部端子３への出力を行わない出力判
断部６と、を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリを内蔵したマイコ
ンのセキュリティ方式に関するものであり、特に、メモ
リの所望の番地（アドレス）に読取り禁止（セキュリテ
ィ）をかけることができるメモリ内蔵マイコンのセキュ
リテイ方式に関するものである。

【０００２】

【従来の技術】従来から、メモリ内蔵マイコンのメモリ
はその内容を比較的容易に読取りができたため、他人に
プログラムやデータ等メモリに格納されている内容が解
析される等の虞れがあった。このため、従来のメモリ内
蔵マイコンは、その内容を読取りを行えなくするために
図６に示すような回路を使用していた。

【０００３】この回路はセキュリティビット８を有して
おり、セキュリティ信号１が入力されなければセキュリ
ティビット８は“１”(Unlock 状態）のままでデータは
内蔵メモリ２から出力端子３へ直接転送され、全領域が
アクセス可能である。

【０００４】しかし、セキュリティ信号１が入力される
とセキュリティビット８に“０”(lock 状態）が書き込
まれ、出力判断回路６がメモリ２の内容を出力しなくな
るため、出力端子３に転送されなくなる。従って、内蔵
メモリ２の全領域がアクセスできなくなり、格納された
プログラム等の内容を再び読取ることをできなくするこ
とができた。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の方式では、一度セキュリティをかけると内蔵メモリ
の全領域がアクセスできなくなり、プログラム作成者で
すらその内容を読取ることができなかった。そのため格
納されているプログラムの管理をする為には、プログラ
ムの一部を外部に出力させるためのプログラムをあらか
じめ作成するなどの対策が必要であった。すなわち、実
際の動作では作用しないプログラムがプログラム管理の
みの為に必要となり、メモリ容量の無駄やプログラム開
発時間の無駄が生じていた。

【０００６】本発明は上記事情を鑑みてなされたもので
あり、その目的とするところは、メモリ内蔵マイコンの
メモリに部分的にセキュリティをかけることにより、部
分的に内容の読取りを不可能とすることができることが
できるメモリ内蔵マイコンのセキュリティ方式を提供す
ることにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に第１の発明に係る方式の特徴は、入力されたアドレス
に格納された内容を出力する内蔵メモリと、前記入力さ
れたアドレスにセキュリティがかけられているか否かを
判定し、該判定にてセキュリティがかけられたアドレス
と判定した場合には出力禁止信号を出力するセキュリテ
ィ判定部と、前記出力禁止信号を入力した場合には、前
記出力された内容を外部端子への出力を行わない出力判
断部と、を具備することである。

【０００８】また、第２の発明に係る第１の方式の特徴
は、入力されたアドレスに格納された内容を出力する内
蔵メモリと、前記出力された内容を入力し、出力禁止信
号が入力された場合に前記出力された内容の出力を中止
する出力判断部と、を有するメモリ内蔵マイコンのセキ
ュリティ方式において、前記入力されたアドレスと、セ
キュリティ信号と、により前記入力されたアドレスにセ
キュリティがかけられているか否かを判定し、前記入力
されたアドレスに、セキュリティがかけられていると判
定した場合には前記出力判断部に前記出力禁止信号を出
力するセキュリティ判定部を具備することである。

【０００９】また、第２の発明に係る第２の方式の特徴
は、前記セキュリティ判断部は、セキュリティをかける
領域か否かの情報を保持するセキュリティ領域設定レジ
スタを具備することである。

【００１０】

【作用】上記第１及び第２の発明に係る方式の構成によ
り、セキュリティ判定部がアドレスを入力しているの
で、セキュリティをその入力されたアドレスによって設
定することができるのである。また、セキュリティをか
けた状態でもメモリ上のあらかじめ設定された領域また
は任意の領域は読むことができ、そこに管理に都合の良
い情報などを書き込んでおけば、プログラム作成者等が
内容の読取りを可能にしたものである。

【００１１】また、上記第２の発明に係る第２の方式の
構成により、セキュリティ領域設定レジスタをもうけて
いるので、更に柔軟にセキュリティをかけるアドレス領
域を設定することができるのである。

【００１２】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１３】第１実施例 本発明の第１実施例を図１を参照して説明する。従来例
の図４と同一部分には同一符号を付してある。

【００１４】本実施例では、あらかじめ設定されたメモ
リ上にある領域にはセキュリティをかけないようにし、
ここでは仮に、アドレスが４ビット（４ａ〜４ｄ）で上
位２ビット４ａ，４ｂが“０１”のとき、すなわち内蔵
メモリの０１００〜０１１１番地にセキュリティをかけ
ることとする。

【００１５】この場合、図１のようなセキュリティ判断
回路５を付加すればよい。このセキュリティ判断回路５
は、ＮＡＮＤ回路を有しており、前記ＮＡＮＤ回路は、
入力端子４ａをＮＯＴ回路にて反転させた内容と、入力
端子４ｂの内容と、セキュリティ信号１と、を入力とし
ている。即ち、この３つの入力の全てが“１”となった
場合に、ＮＡＮＤ回路の出力が“０”(lock 状態）とな
り、出力判断回路６により出力端子３に転送されなくな
るのである。

【００１６】従って、セキュリティ信号１が入力されて
も入力端子４の上位２ビット４ａ，４ｂが“０１”以外
の場合には、内蔵メモリ２から出力端子３へは通常通り
データが転送される。また、セキュリティ信号１が入力
され、かつ、入力端子４の上位２ビット４ａ，４ｂが
“０１”の場合、即ち０１００〜０１１１番地のみ、読
取りをすることができなくなり、セキュリティがかかる
ことになる。

【００１７】このようにして、設定された領域（この場
合は０１００〜０１１１番地以外）はセキュリティをか
けた後でも読むことができるようになる。

【００１８】第２実施例 本発明の第２実施例を図２を参照して説明する。第１実
施例の図１と同一部分には同一符号を付してある。

【００１９】本実施例では、第１実施例と同様に、アド
レスが４ビット（４ａ〜４ｄ）で上位２ビット４ａ，４
ｂが“０１”のとき、すなわち内蔵メモリの０１００〜
０１１１番地にセキュリティをかけることとする。

【００２０】本実施例の場合、図２のようなセキュリテ
ィ判断回路５を付加する。このセキュリティ判断回路５
は、ＮＡＮＤ回路を有しており、前記ＮＡＮＤ回路は、
入力端子４ａをＮＯＴ回路にて反転させた内容と、入力
端子４ｂの内容と、セキュリティ信号１と、を入力とし
ている。即ち、この３つの入力の全てが“１”となった
場合に、ＮＡＮＤ回路の出力が“０”(lock 状態）とな
り、出力判断回路６によりメモリ２に対して、リード信
号若しくはチップセレクト信号９が入力されなくなり、
出力端子３にはデータが転送されなくなるのである。

【００２１】従って、セキュリティ信号１が入力されて
も入力端子４の上位２ビット４ａ，４ｂが“０１”以外
の場合には、内蔵メモリ２から出力端子３へは通常通り
データが転送される。また、セキュリティ信号１が入力
され、かつ、入力端子４の上位２ビット４ａ，４ｂが
“０１”の場合、即ち、０１００〜０１１１番地のみ、
読取りをすることができなくなり、セキュリティがかか
ることになる。

【００２２】このようにして、設定された領域（この場
合は０１００〜０１１１番地以外）はセキュリティをか
けた後でも読むことができるようになる。

【００２３】第３実施例 本発明の第３実施例を図３を参照して説明する。第１実
施例の図１と同一部分には同一符号を付してある。

【００２４】本実施例においても、第１実施例と同様
に、アドレスが４ビット（４ａ〜４ｄ）で上位２ビット
４ａ，４ｂが“０１”のとき、すなわち内蔵メモリの０
１００〜０１１１番地にセキュリティをかけることとす
る。

【００２５】本実施例の場合、図３のようなセキュリテ
ィ判断回路５を付加する。このセキュリティ判断回路５
は、ＮＡＮＤ回路を有しており、前記ＮＡＮＤ回路は、
入力端子４ａをＮＯＴ回路にて反転させた内容と、入力
端子４ｂの内容と、セキュリティ信号１と、を入力とし
ている。即ち、この３つの入力の全てが“１”となった
場合に、ＮＡＮＤ回路の出力が“０”(lock 状態）とな
り、出力判断回路６によりアドレスバス４ａ〜４ｄのデ
ータがメモリ２に転送されなくなり出力端子３へは正常
なデータは出力されなくなるのである。

【００２６】従って、セキュリティ信号１が入力されて
も入力端子４の上位２ビット４ａ，４ｂが“０１”以外
の場合には、内蔵メモリ２から出力端子３へは通常通り
データが転送される。また、セキュリティ信号１が入力
され、かつ、入力端子４の上位２ビット４ａ，４ｂが
“０１”の場合、即ち、０１００〜０１１１番地のみ、
読取りをすることができなくなり、セキュリティがかか
ることになる。

【００２７】このようにして、設定された領域（この場
合は０１００〜０１１１番地以外）はセキュリティをか
けた後でも読むことができるようになる。

【００２８】第４実施例 次に、本発明の第４実施例を、図４及び図５を参照して
説明する。第１実施例の図１と同一部分には同一符号を
付してある。ここでも同様に、アドレスが４ビット（４
ａ〜４ｄ）の場合について説明する。

【００２９】まず、本実施例の構成について説明する。
本実施例では、セキュリティ判断回路５に、セキュリテ
ィをかける領域を任意に設定することができるレジスタ
７を設けているところが特徴である。このレジスタ７
は、マスクレジスタ（図中 Ｍ）と、スタートアドレス
レジスタ（図中 Ｓ）とを有する。このマスクレジスタ
は４ビットを有しており、説明の便宜上、最上位ビット
をＭａとし、以下、Ｍｂ、Ｍｃ、とし、最下位ビットを
Ｍｄとする。

【００３０】また、スタートアドレスレジスタについて
も同様に、４ビットを有しており、最上位ビットをＳａ
とし、以下、Ｓｂ、Ｓｃ、とし、最下位ビットをＳｄと
する。

【００３１】ここで、レジスタ７は電源を切っても記憶
内容が消滅しないという点で不揮発性メモリが好まし
く、更に好ましくは、ＥＰＲＯＭである。

【００３２】また、セキュリティ判断回路５は、５入力
ＮＡＮＤ回路を有しており、前記５入力ＮＡＮＤ回路
は、セキュリティ信号１と、４つの２入力ＮＡＮＤ回路
とから入力している。また、この４つの２入力ＮＡＮＤ
回路は、入力端子４ａとＳａとの排他的論理和と、Ｍａ
と、を入力とする２入力ＮＡＮＤ回路、入力端子４ｂと
Ｓｂとの排他的論理和と、Ｍｂと、を入力とする２入力
ＮＡＮＤ回路、入力端子４ｃとＳｃとの排他的論理和
と、Ｍｃと、を入力とする２入力ＮＡＮＤ回路、入力端
子４ｄとＳｄとの排他的論理和と、Ｍｄと、を入力とす
る２入力ＮＡＮＤ回路、である。

【００３３】従って、セキュリティ信号１が入力されて
も４つの２入力ＮＡＮＤ回路のうち、少なくとも一つが
“０”の場合には、内蔵メモリ２から出力端子３へは通
常通りデータが転送される。

【００３４】また、セキュリティ信号１、及び、この４
つＮＡＮＤ回路出力の全てが“１”となった場合に、５
入力ＮＡＮＤ回路の出力が“０”(lock 状態）となり、
出力判断回路６により出力端子３に転送されなくなるの
である。

【００３５】即ち、マスクレジスタＭａからＭｄに
“０”をセットするとそのアドレス（ビット）は無関係
となり、また、“１”をセットするとそのアドレス（ビ
ット）に対応するスタートアドレスレジスタの値が有効
となり、このマスクレジスタとスタートアドレスレジス
タにより設定したアドレス空間がセキュリティ領域とな
る。

【００３６】次に、レジスタ７の設定例と、それによっ
て設定されるセキュリティ領域について、図５を用いて
説明する。（ａ）はマスクレジスタのＭａ、Ｍｂ、Ｍ
ｃ、Ｍｄに１０００とセットされ、スタートアドレスレ
ジスタのＳａ、Ｓｂ、Ｓｃ、Ｓｄに００００とセットさ
れた場合である。

【００３７】この場合は、Ｍａが“１”であるため、４
ａのアドレス（ビット）のみ有効で、４ｂ、４ｃ、４ｄ
は無効（無関係）となる。次にＳａ、Ｓｂ、Ｓｃ、Ｓｄ
は００００とセットされているが、４ｂ、４ｃ、４ｄは
無効（無関係）であるため、４ａの値のみ有効となる。
従って、スタートアドレスレジスタのＳａのみが有効と
なり、Ｓａは“０”であるため、セキュリティ領域は０
０００から０１１１となる、即ち、０＊＊＊（ここで
“＊”は任意、以下同様）の領域がセキュリティ領域と
なる。

【００３８】（ｂ）はマスクレジスタのＭａ、Ｍｂ、Ｍ
ｃ、Ｍｄに１１００とセットされ、スタートアドレスレ
ジスタのＳａ、Ｓｂ、Ｓｃ、Ｓｄに１０１０とセットさ
れた場合である。

【００３９】この場合はＭａ、Ｍｂが“１”であるた
め、４ａ、４ｂのアドレス（ビット）は有効となり、４
ｃ、４ｄは無効（無関係）となる。次にＳａ、Ｓｂ、Ｓ
ｃ、Ｓｄは１０１０とセットされているが、４ｃ、４ｄ
は無効（無関係）であるため、Ｓａ、Ｓｂの値のみ有効
となる。従って、セキュリティ領域は１０００から１０
１１となる。即ち、１０＊＊の領域がセキュリティ領域
となる。

【００４０】（ｃ）はマスクレジスタのＭａ、Ｍｂ、Ｍ
ｃ、Ｍｄに１０１０とセットされ、スタートアドレスレ
ジスタのＳａ、Ｓｂ、Ｓｃ、Ｓｄに１１００とセットさ
れた場合である。

【００４１】この場合はＭａ、Ｍｃが“１”であるた
め、Ｓａ、Ｓｃのアドレス（ビット）は有効となり、Ｓ
ｂ、Ｓｄは無効（無関係）となる。次にＳａ、Ｓｂ、Ｓ
ｃ、Ｓｄは１１００とセットされているが、Ｓｂ、Ｓｄ
は無効（無関係）であるため、Ｓａ、Ｓｃの値のみ有効
となる。従って、セキュリティ領域は１０００から１０
０１及び１１００から１１０１となる。即ち、１＊０＊
の領域がセキュリティ領域となる。

【００４２】なお、本実施例では、説明の簡略化のため
４ビットの場合について説明を行った。従って、これに
限られることなく、例えば１６ビット、３２ビット等の
メモリについても適用することができることは自明であ
る。

【００４３】また、セキュリティ判断回路５や出力判断
回路６についても、これに限られることなく、発明の要
旨を逸脱しない範囲で適宜変更してもよい。

【００４４】以上、本実施例の方式では上記の実施例と
比べて、プログラム作成者がセキュリティのかかるメモ
リ上の領域を設定できるという効果がある。この作業を
省略したければ前述の実施例を選ぶことが得策と思われ
る。

【００４５】

【発明の効果】以上説明したように、第１及び第２の発
明に係るセキュリティ方式では、セキュリティをかけた
後でもメモリ上の一部領域を読むことができるので、そ
こに必要な情報を書き込んでおけばその内容を判別でき
る。そのため従来のようにあらかじめメモリの内容を外
部に出力させるためのプログラムを作っておく作業は不
要となる。

【００４６】また第２の発明に係る第２の方式では、セ
キュリティ領域設定レジスタを設けているので、セキュ
リティをかけるアドレス領域を自由に設定することがで
きる。

【図面の簡単な説明】

【図１】本発明の第一実施例のセキュリティ方式を示す
回路図である。

【図２】本発明の第二実施例のセキュリティ方式を示す
回路図である。

【図３】本発明の第三実施例のセキュリティ方式を示す
回路図である。

【図４】本発明の第四実施例のセキュリティ方式を示す
回路図である。

【図５】本発明の第四実施例を説明する図である。

【図６】従来のセキュリティ方式を示す回路図である。

【符号の説明】

１ セキュリティ信号 ２ 内蔵メモリ ３ 外部端子（データ） ４ａ 入力端子（アドレス３、最上位ビット） ４ｂ 入力端子（アドレス２） ４ｃ 入力端子（アドレス１） ４ｄ 入力端子（アドレス０、最下位ビット） ５ セキュリティ判断回路 ６ 出力判断回路 ７ セキュリティ領域設定レジスタ ８ セキュリティビット ９ リード信号若しくはチップセレクト信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力されたアドレスに格納された内容を
   出力する内蔵メモリと、 前記入力されたアドレスにセキュリティがかけられてい
   るか否かを判定し、 該判定にてセキュリティがかけられたアドレスと判定し
   た場合には出力禁止信号を出力するセキュリティ判定部
   と、 前記出力禁止信号を入力した場合には、前記出力された
   内容を外部端子への出力を行わない出力判断部と、を具
   備することを特徴とするメモリ内蔵マイコンのセキュリ
   ティ方式。
2. 【請求項２】 入力されたアドレスに格納された内容を
   出力する内蔵メモリと、前記出力された内容を入力し、
   出力禁止信号が入力された場合に前記出力された内容の
   出力を中止する出力判断部と、を有するメモリ内蔵マイ
   コンのセキュリティ方式において、 前記入力されたアドレスと、セキュリティ信号と、によ
   り前記入力されたアドレスにセキュリティがかけられて
   いるか否かを判定し、 前記入力されたアドレスに、セキュリティがかけられて
   いると判定した場合には前記出力判断部に前記出力禁止
   信号を出力するセキュリティ判定部を具備することを特
   徴とするメモリ内蔵マイコンのセキュリティ方式。
3. 【請求項３】 前記セキュリティ判断部は、セキュリテ
   ィをかける領域か否かの情報を保持するセキュリティ領
   域設定レジスタを具備することを特徴とする請求項２記
   載のメモリ内蔵マイコンのセキュリティ方式。