JPH0845784A

JPH0845784A - 複合電子部品及びその製造方法

Info

Publication number: JPH0845784A
Application number: JP19270194A
Authority: JP
Inventors: Hideki Kabasawa; 英樹樺澤; Kazuyuki Shibuya; 和行渋谷; Junichi Yagi; 淳一八木
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 1994-07-26
Filing date: 1994-07-26
Publication date: 1996-02-16

Abstract

(57)【要約】【目的】コンデンサと抵抗体を同種材料内に形成した抵
抗体・コンデンサ素子を有する複合電子部品及びその製
造法を提供する。【構成】誘電体層と内部電極を積層した積層体の両側端
面に外部電極を有するセラミックコンデンサの外部電極
の少なくとも一方の側に内部電極の少なくとも一部が接
続する半導体層を形成し、その半導体層を抵抗体として
コンデンサと複合した抵抗体・コンデンサ複合素子を有
する複合電子部品。上記半導体層は外部電極材料ペース
トを上記積層体端面に塗布し、非酸化性雰囲気中でバイ
ンダーを炭化し、ついで焼付けることにより誘電体を還
元して形成する。【効果】同種材料にコンデンサと抵抗体を組み込むの
で、異種材料の組み合わせのような原子拡散やクラック
を生ぜず、静電容量、抵抗値が安定し、これらの値の選
択が容易であり、コンパクト化でき、さらにコンデンサ
を製造する工程内で処理できるので製造が容易である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、セラミック素体に形成
した半導体層を抵抗体としてコンデンサと複合させた抵
抗体・コンデンサ複合素子を有する複合電子部品及びそ
の製造方法に関する。

【０００２】

【従来の技術】抵抗体とコンデンサの結合回路は、例え
ばデジタル回路のスイッチングのスピードアップコンデ
ンサやアナログ回路の信号バイパスコンデンサなどのコ
ンデンサと抵抗体の並列回路や、ダイオードのサージア
ブソーバ、音響回路などの抵抗体とコンデンサの直列回
路その他に多く用いられている。これらの抵抗体素子と
コンデンサ素子を一つの電子部品として複合化するに
は、誘電体材料、抵抗体材料の異種材料を積層して同時
に焼成するか、あるいはどちらか一方の材料を焼成させ
た後、他方の材料からなる層を厚膜印刷したり、スパッ
タリング等により膜を形成し、両素子を複合化してい
る。

【０００３】

【発明が解決しようとする課題】しかしながら、これら
の方法による複合化は、抵抗体材料と誘電体材料の異種
材料を使用するので、前者の異種材料を積層して同時に
焼成する場合には、その焼成の際、また、後者の焼成体
に膜を形成する場合には、その膜焼付時に材料の構成原
子の相互拡散が起こって、誘電体の誘電率を変えたり、
抵抗体の抵抗値を変えたりするのみならず、その成形体
は各材料の熱膨脹率が異なることによりクラックを生じ
たりするという問題がある。それのみならず、例えばセ
ラミック誘電体層と、内部電極とが交互に積層された積
層セラミック素体の両側端面に該内部電極に接続する外
部電極を有する積層コンデンサの場合には、外部電極を
形成する際にまず内部電極に接続する抵抗体膜を形成し
てからその上に外部電極膜を形成することも行われてい
るが、抵抗体膜と外部電極膜を合わせた膜厚が厚くなり
過ぎ、そのためコンパクトなチップ部品が得られず、プ
リント基板に対する高密度実装部品としては適さないと
いう問題や、抵抗体膜は薄く形成されるため所望の抵抗
値を得ようとすると、非常に高い抵抗率の材料を使用し
なければならず、その選定や調整が難しいという問題が
ある。本発明の第１の目的は、同じ材料を用いた構成体
にコンデンサと抵抗体を複合した抵抗体・コンデンサ素
子を形成し、この素子を用いた複合電子部品及びその製
造方法を提供することにある。本発明の第２の目的は、
コンデンサの静電容量及び抵抗値の安定な抵抗体・コン
デンサ素子を有する複合電子部品及びその製造方法を提
供することにある。本発明の第３の目的は、クラック等
の機械的欠陥の生じ難い抵抗体・コンデンサ素子を有す
る複合電子部品及びその製造方法を提供することにあ
る。本発明の第４の目的は、外部電極の膜厚が厚過ぎる
ことがなく、コンパクトな抵抗体・コンデンサ素子を有
する複合電子部品及びその製造方法を提供することにあ
る。本発明の第５の目的は、プリント基板等に対する実
装面積が小さくできる抵抗体・コンデンサ素子を有する
複合電子部品及びその製造方法を提供することにある。
本発明の第６の目的は、現在の積層コンデンサの構造を
そのままにし一部内容を変更しただけの現在の製造設備
等をそのまま利用できる抵抗体・コンデンサ素子を有す
る複合電子部品及びその製造方法を提供することにあ
る。本発明の第７の目的は、簡単に抵抗値、静電容量を
選択できる抵抗体・コンデンサ素子を有する複合電子部
品の製造方法を提供することにある。本発明の第８の目
的は、製造工程を簡略化することができる抵抗体・コン
デンサ素子を有する複合電子部品の製造方法を提供する
ことにある。

【０００４】本発明は、上記課題を解決するために、
（１）誘電体層と、内部電極とが交互に積層され、かつ
その積層体の両側端面に該内部電極の一方及び他方のそ
れぞれに接続する外部電極を有するセラミックコンデン
サに該外部電極の少なくとも一方の側に上記内部電極の
少なくとも一部が接続する半導体層を形成し、該半導体
層の抵抗体とコンデンサとを複合した抵抗体・コンデン
サ複合素子を有する複合電子部品を提供するものであ
る。また、本発明は、抵抗体・コンデンサ複合素子は半
導体層を形成した側の外部電極と内部電極の接続部が半
導体層であり、かつ該半導体層は該外部電極側と該内部
電極の一方に接続されており、半導体層の抵抗体とコン
デンサが直列接続された素子である上記（１）の複合電
子部品、（３）抵抗体・コンデンサ複合素子は半導体層
を形成した側の外部電極と内部電極の接続部が両者の直
接接続であり、かつ半導体層が隣接する内部電極に接続
されており、半導体層の抵抗体とコンデンサが並列接続
された素子である上記（１）の複合電子部品、（４）セ
ラミック誘電体層と、内部電極とが交互に積層されたセ
ラミック素体の両側端面に該内部電極の一方及び他方の
それぞれに接続する外部電極を有し、該外部電極の少な
くとも一方の側に上記内部電極の少なくとも一部が接続
する半導体層を形成し、該半導体層を抵抗体としてコン
デンサと複合した抵抗体・コンデンサ複合素子を有する
複合電子部品の製造方法であって、該半導体層は上記セ
ラミック素体に外部電極材料ペーストを塗布する工程
と、その塗膜を非酸化性ガス雰囲気中で加熱処理するこ
とによりバインダーを炭化して残留させる工程と、焼付
けることによりその残留させた炭化物により上記セラミ
ック素体表層部の誘電体を還元し半導体化する工程を有
することにより形成するか又は上記セラミック素体に還
元剤を含有する外部電極材料ペーストを塗布する工程
と、その塗膜を焼付けることにより該還元剤により上記
セラミック素体表層部の誘電体を還元し半導体化する工
程を有することにより形成する複合電子部品の製造方法
を提供するものである。

【０００５】本発明において、複合電子部品とは、内部
電極と誘電体層を積層した少なくとも一つの構造単位を
有するコンデンサに半導体層を形成し、コンデンサと抵
抗体を複合した抵抗体・コンデンサ複合素子を有する電
子部品をいい、その抵抗体・コンデンサ複合素子そのも
のを複合電子部品としても良いが、これに他のコンデン
サ、インダクタ、抵抗体、多層配線基板等の単数又は複
数の素子を組み合わせた複合電子部品でも良い。抵抗体
・コンデンサ複合素子としては、図１に示すように、一
方の側の内部電極１、１・・と、他方の側の内部電極
２、２・・とが誘電体層３、３・・とを挟んで一つおき
に積層され、さらに上下両側に誘電体層３、３が積層さ
れ、かつその積層体の両側端面に内部電極１、１・・に
接続する外部電極４、内部電極２、２・・に接続する外
部電極５を有する積層コンデンサにおいて、内部電極
１、１・・と外部電極４、内部電極２、２・・と外部電
極５の接続部をそれぞれ半導体層６、７により構成し、
図２に示すように半導体層６、７からなる抵抗体Ｒ１
と、外部電極４、５と内部電極１、１・・、２、２・・
と誘電体層３、３・・により形成されるコンデンサＣ１
とからなるＲＣ直列の等価回路で示される素子を挙げる
ことができる。また、図３に示すように、図１に示す構
造において、内部電極１、１・・と外部電極４、内部電
極２、２・・と外部電極５をそれぞれの内部電極の端部
を伸ばすことにより直接に接続し、さらに外部電極４、
５のそれぞれの近傍において内部電極２、２・・、内部
電極１、１・・に接続する半導体層８、９を形成し、図
４に示すように、半導体層８、９からなる抵抗体Ｒ２
と、外部電極４、５と内部電極１、１・・、２、２・・
と誘電体層３、３・・により形成されるコンデンサをＣ
２とするＲＣ並列の等価回路で示される素子を挙げるこ
とができる。なお、図１と図３のそれぞれの構造を併用
し、図２と図４を例えば直列接続により結合した回路も
構成することができる。

【０００６】上記のＲＣ直列の等価回路で示される、い
わゆる積層セラミンクコンデンサを利用した抵抗体・コ
ンデンサ複合素子を製造するには、まず通常の積層セラ
ミックコンデンサを製造するように、チタン酸バリウム
等の誘電体材料とバインダーを含有するセラミックグリ
ーンシート用組成物を用いてセラミック誘電体グリーン
シートを形成する工程と、このセラミック誘電体グリー
ンシートの複数枚のそれぞれにニッケル等の導電性粉末
を含有する内部電極材料ペーストを用いて導電体部を形
成する工程と、この導電体部を形成したセラミック誘電
体グリーンシートを積層する工程と、この積層体を圧着
する工程と、この圧着積層体を酸化性又は非酸化性雰囲
気中で仮焼成を経てあるいはこれを経ずに中性又は還元
性雰囲気中で焼成し積層セラミック素体を形成する工程
と、上記導電体部が焼成されることにより形成された内
部電極に接続する外部電極を形成する外部電極形成工程
を有する製造方法において、上記内部電極がセラミック
誘電体グリーンシートの焼成体の素地に埋没する上記積
層セラミック素体を形成した後、上記外部電極を形成す
る。この外部電極形成工程は、外部電極材料ペーストを
積層セラミック素体の内部電極のそれぞれの端部が相対
している両側端面に塗布する工程と、該塗布した外部電
極材料ペースト塗膜を有する積層セラミック素体を非酸
化性雰囲気中で仮焼成を行なってバインダーを炭化し、
カーボン等の炭化物を該塗膜に残留させる工程と、該積
層セラミック素体に対する該外部電極材料ペースト塗膜
を焼付けて該炭化物を還元剤として作用させて該積層セ
ラミック素体の端面近傍の誘電体の還元を行いその部分
を半導体化し、好ましくは炭化物の酸化物をガスとして
揮散させる焼付け工程を有するか、又は還元剤を含有す
る外部電極材料ペーストを積層セラミック素体の内部電
極のそれぞれの端部が相対している両側端面に塗布する
工程と、該積層セラミック素体に対する該外部電極材料
ペースト塗膜を焼付けて該還元剤により該積層セラミッ
ク素体の端面近傍の誘電体の還元を行いその部分を半導
体化する焼付け工程を有する。なお、還元剤を用いる場
合にも、外部電極材料ペースト塗膜を焼付ける前工程に
おいて、外部電極材料ペースト塗膜を有する積層セラミ
ック素体を非酸化性雰囲気中で仮焼成を行なってバイン
ダーを炭化し、カーボン等の炭化物を該塗膜に残留させ
る工程を付加しても良く、これとは逆にバインダーの炭
化物が残らないように酸化性雰囲気中で仮焼成し、脱バ
イする工程を設けても良い。

【０００７】また、上記のＲＣ並列の等価回路で示され
る、いわゆる積層セラミックコンデンサを利用した抵抗
体コンデンサ複合素子を製造するには、上記と同様にし
てチタン酸バリウム等の誘電体材料とバインダーを含有
するセラミックグリーンシート用組成物を用いてセラミ
ック誘電体グリーンシートを形成する工程と、このセラ
ミック誘電体グリーンシートの複数枚のそれぞれにニッ
ケル等の導電性粉末を含有する内部電極材料ペーストを
用いて導電体部を形成する工程と、この導電体部を形成
したセラミック誘電体グリーンシートを積層する工程
と、この積層体を圧着する工程と、この圧着積層体を酸
化性又は非酸化性雰囲気中で仮焼成を経てあるいはこれ
を経ずに中性又は還元性雰囲気中で焼成して積層セラミ
ック素体を形成する工程と、上記導電体部が焼成される
ことにより形成された内部電極に接続する外部電極を形
成する外部電極形成工程を有する製造方法において、両
側端面に上記内部電極が交互に導出された上記積層セラ
ミック素体を形成した後、上記外部電極形成工程と同様
の方法により外部電極を形成する。なお、図１と図３の
それぞれの構造を組み合わせたものについても、上記に
準じて製造できる。

【０００８】上記において、積層セラミック素体の両側
端面近傍に半導体層を形成したが、その片方に形成して
も良い。その場合には半導体層を形成しない側には外部
電極材料ペーストのバインダーとしては炭化し難い材料
を用いたり、その量を少なくしたり、低温で分解し易い
材料を用いる。また、還元剤を用いたものと用いないも
のにより区別しても良い。

【０００９】上記において、非酸化性雰囲気としては窒
素ガスその他の不活性ガスを挙げることができるが、残
留させる炭化物の量が多くなり過ぎないようにするに
は、その雰囲気に酸素を含有させ、バインダーの一部を
酸化除去するようにしても良い。また、バインダーを炭
化する場合の仮焼成の温度、時間は非酸化性雰囲気中で
バインダーが炭化し、その炭化物が残留できる条件が好
ましく、バインダーの種類にもよるが例えば後述の実施
例の図５に示したプロファイルや、３００℃〜３５０℃
で１０分〜３０分が例示できる。外部電極材料塗膜の本
式の焼付けは仮焼成温度以上の温度で行なうが、その温
度は外部電極材料に用いる金属の融点により異なり、Ａ
ｇでは７００℃、Ａｇ−Ｐｄでは７５０℃、Ｎｉでは７
５０〜８００℃、Ｃｕでは７５０〜８００℃が例示され
るが、これらに限るものではない。焼付け温度が高いほ
ど形成される半導体層の領域が広がる。この焼付けの
際、炭化物は還元剤として作用し、その還元反応により
自らは酸化されるが、炭酸化物としてガスとして除去さ
れることが半導体化のため、また、外部電極の性能の点
で好ましい。なお、炭化物とはカーボンのみならず、バ
インダーの炭化過程におけるものをいうが、還元性のあ
るものを主とする。

【００１０】外部電極材料ペーストとしては、上記の金
属のそれぞれにバインダー、ガラスフリットを加えたも
のが用いられる。そのバインダーとしては、少なくとも
樹脂成分を有し、さらに必要に応じて溶剤及び添加剤か
らなり、この樹脂成分としては、ポリビニルブチラール
樹脂等のポリアセタール樹脂、ポリエチレンテレフタレ
ート樹脂、エチルセルロース等のセルロース誘導体、ア
クリル樹脂、ポリビニルアルコール等の非硬化型樹脂、
エポキシ、アクリル等の好ましくは過酸化物を併用した
熱硬化性樹脂、さらには紫外線硬化型樹脂、電子硬化型
樹脂その他の樹脂が挙げられ、後者の２つの例として
は、エポキシアクリレート、ポリブタジエンアクリレー
ト、ウレタンアクリレート等のアクリル酸、メタクリル
酸変性物、不飽和ポリエステル等が挙げられる、紫外線
硬化型樹脂として使用するときは、ベンゾイン、アセト
フエノン、ベンゾインブチルエーテル等を使用すること
ができる。また、溶剤としては、テルピネオール（ター
ピネオール）、テトラリン、ブチルカルビトール、カー
ビトールアセテート等が単独又は複数混合して用いられ
る。ガラスフリットとしては、ホウケイ酸鉛ガラス、ホ
ウ酸鉛ガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸アル
カリ酸化物系ガラス等が挙げられ、ホウケイ酸アルカリ
酸化物系ガラスは銅、ニッケルとともに用いると濡れの
点で好ましい。外部電極材料ペーストの成分比として
は、金属粉末７０〜８０重量％、ガラスフリット２〜３
重量％、バインダー１７〜２８重量％が好ましい。樹脂
量は多い程、上記仮焼成の際炭化物が多く残留するの
で、焼付け時に形成される半導体層の領域が広がる。

【００１１】外部電極材料ペーストに還元剤を含有させ
る場合のその還元剤としては、Ｌｉ₂ＣＯ₃、ＣａＣＯ
₃等の炭酸化合物、ＮｉＢ等のＢとＮｉからなるホウ素
化合物、ＢとＳｉとの化合物、ＰとＬｉとの化合物等の
還元剤が挙げられる。この還元剤としてはバインダー、
樹脂等の有機物の炭化物でも良いことがある。還元剤を
用いる場合には、脱バイ（バインダーの除去）性の良い
アクリル樹脂を使用するが好ましいこともある。外部電
極材料ペースト中の還元剤の量としては例えば数パーセ
ント以下が例示される。

【００１２】

【作用】仮焼成工程で外部電極材料ペーストの塗膜中の
バンダーは炭化し、その炭化物が焼付け時に還元剤とし
て作用し、セラミック素体の端面近傍の誘電体を還元
し、半導体化する。このように一つの誘電体層に半導体
部分を抵抗体とコンデンサの２つの領域を形成でき、両
方の素子を有する複合素子を形成できる。このことは、
外部電極材料ペーストに還元剤を含有させ、その塗膜焼
付けの際にセラミック素体の端面近傍の誘電体を還元
し、半導体化することによっても可能である。

【００１３】

【実施例】次に本発明の実施例を説明する。実施例 1 下記各成分を秤量して得た配合物を1 リットルのポリエ
チレン製ポットに仕込み、60ｒｐｍ、１５時間ボールミ
ル法により湿式混合し、スラリーを得た。セラミック粉末（チタン酸バリウム）８８．６５重量部バインダー樹脂（ポリビニルブチラール樹脂）９．８５重量部（ガラス転移点６５℃）ジ−ｎ−ブチルフタレート（Ｄｎ−ＢＰ）１．５０重量部エタノール１００重量部トルエン１００重量部

【００１４】得られたスラリーを脱泡処理した後、寸法
１００×１００ｍｍのシリコン系離型剤処理したＰＥＴ
フィルムからなるキャリヤフィルム上に、隙間１００μ
ｍのドクターブレードにて、寸法５０×５０ｍｍとなる
ように塗布し、乾燥させ、剥離させて厚さ約３０μｍの
セラミック誘電体グリーンシートを得た。

【００１５】このようにして作製したセラミック誘電体
グリーンシートの片面にパラジウム、エチルセルロー
ス、テルピネオール等からなる内部電極材料ペーストを
スクリーン印刷により塗布し、１２０℃、２分間乾燥さ
せた。このような内部電極材料膜を印刷したセラミック
誘電体グリーンシートを所定枚数作製して表裏重ねて積
層し、その両側にさらに内部電極材料塗膜を印刷してな
いセラミック誘電体グリーンシートを重ねて熱圧着（８
０℃で１５０Ｋｇｆ／ｃｍ²）し、未焼成圧着積体を作
製する。

【００１６】次に上記の圧着未焼成積層体について、こ
れは多数のコンデンサ単位を含むように作製されている
ので、個々の単位毎に裁断してチップ化する。これらの
チップを５００℃で通常の方法で加熱して脱バインダー
処理を行い、さらに１３００℃で焼成して積層セラミッ
クコンデンサ素体を得た。この積層セラミックコンデン
サ素体は、最終的には３．２ｍｍ×１．６ｍｍ形状の
４．７μＦ用の積層セラミックコンデンサとなるように
作製される。このようにして形成された積層セラミック
コンデンサ素体は、図３に示すように、内部電極１、１
・・と、内部電極２、２・・がその積層セラミックコン
デンサ素体の両側端面に導出されるようにする。その両
側端面に次の外部電極材料ペーストを乾燥膜厚が２５μ
ｍになるようにディッピング（浸漬）法により塗布す
る。銅粉末７０重量％ガラスフリット（ホウケイ酸鉛系ガラス）３重量％エチルセルロース２重量％ターピネオール（溶剤）２５重量％この外部電極材料ペーストは、銅粉末、ガラスフリット
を乳鉢で良く混ぜた後、エチルセルロースをターピネオ
ールに溶かした樹脂溶液を前者の固形分に対して２０重
量％添加し、再度乳鉢中で良くかきまぜ、さらに三本ロ
ールで練り合わせ、ペーストしたものである。その粘度
は回転円板型粘度計で測定した。

【００１７】次に、窒素雰囲気中、図５に示すプロファ
イル、すなわち常温から毎分３０℃で７５０℃まで昇温
し、７５０℃の温度で１０分間保持し、さらに毎分３０
℃で常温まで冷却する方法により、仮焼成及び焼付けを
行う。このようにすると、４００℃以下で脱バイ（バイ
ンダーの除去）が不十分になり、バインダーが炭化し、
外部電極材料膜中に炭化物が残留する。６００℃になる
と、その残留した炭化物が積層セラミックコンデンサ素
体の端面近傍において誘電体の例えばチタン酸バリウム
の酸素と結合し、その誘電体の還元反応が起こり、その
ため誘電体が半導体化する。このようにして、積層セラ
ミックコンデンサ素体の端面から内側に１５０μｍを半
導体化することができ、この半導体層を抵抗体とする図
３に示す抵抗体・コンデンサ複合素子を作製することが
できる。なお、この後、図３の外部電極４、５にニッケ
ルメッキ、さらにはんだメッキを行っても良い。この抵
抗体・コンデンサ複合素子について、抵抗値Ｒとインピ
ーダンスＺの絶対値の周波数特性を測定したところ（Ｙ
ＨＰ−４１４９Ａを使用し、１００Ｈｚ〜４０ＭＨｚ、
１ボルトで測定）、図６に示す測定結果を得た。これよ
り、図４において、Ｒ２が３．３ＫΩ、Ｃ２が４．７μ
ＦのＲＣ並列回路が形成されていることがわかる。

【００１８】実施例２図３の内部電極１、１・・・と２、２・・・を積層セラ
ミックコンデンサ素体内に埋没させ、それぞれの内部電
極の端部とこれらが相対する積層セラミックコンデンサ
素体の端面との距離を１５０μｍとした以外は実施例１
と同様にして図１に示す抵抗体・コンデンサ複合素子を
形成し、これについても実施例１と同様に測定したとこ
ろ、図２において、Ｒ１が３０ＫΩ、Ｃ１が４．７μＦ
のＲＣ直列が形成されていることがわかった。

【００１９】実施例１と同様にして、図３に示す積層セ
ラミックコンデンサ素体を形成し、ついで下記組成の外
部電極材料ペーストを作製し、塗布する。銅粉末７０重量％ガラスフリット（ホウケイ酸鉛系ガラス）２．７重量％アクリル樹脂２重量％ターピネオール（溶剤）２５重量％還元剤（Ｌｉ₂ＣＯ₃）０．３重量％次に窒素雰囲気中、常温から毎分３０℃で３５０℃まで
昇温し、そこで１０分間保持し、その後毎分３０℃で７
５０℃まで昇温し、その温度で１０分間保持し、さらに
毎分３０℃で常温まで冷却する方法により仮焼成及び焼
付けを行う。このようにすると、３５０℃で１０分間保
持することによりアクリル樹脂が十分に脱バイされ、樹
脂成分の炭化物が残留することがない。その後６００℃
になると還元剤が作用し、積層セラミックコンデンサ素
体の端面近傍において誘電体の例えばチタン酸バリウム
の還元反応が起こり、そのため誘電体が半導体化し、実
施例１と同様な構造の抵抗体・コンデンサ複合素子が得
られる。この場合、樹脂成分の炭化物の影響がないの
で、還元剤の量によるその還元反応、すなわち半導体化
を制御することが容易になる。

【００２０】

【発明の効果】本発明によれば、誘電体層に抵抗体層と
コンデンサ層の２つの領域を形成したので、同じ材料を
用いた構成体にコンデンサと抵抗体を複合することがで
き、また、同じ材料を用いているので異種材料の場合の
ように原子の相互拡散のようなことがなく、静電容量及
び抵抗値が安定であるとともに、クラック等の機械的欠
陥の生じない抵抗体・コンデンサ複合素子を有する複合
電子部品を提供できる。また、抵抗体を介して外部電極
を設ける必要がないから膜厚が厚過ぎることがなく、コ
ンパクトな外部電極を形成でき、抵抗体を誘電体層内に
組み込んだことと合わせてプリント基板等に対する実装
面積を小さくすることができる抵抗体・コンデンサ複合
素子を有する複合電子部品を提供できる。また、現在の
積層コンデンサの構造をそのままにして抵抗体を内部に
組み込み、しかも簡単に半導体化の度合により抵抗値、
誘電体層の層数により静電容量を選択できる抵抗体・コ
ンデンサ素子を製造できるので、需要者の要求に応じた
ＲＣ特性を有する部品を現在の製造設備をそのまま利用
して簡単な製造方法で提供することができ、抵抗体を新
たに形成する場合にくらべて製造工程を簡略化できるこ
ととともにコストを低減することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の複合電子部品としての抵抗
体・コンデンサ複合素子の概略を説明するための断面図
である。

【図２】その等価回路図である。

【図３】本発明の他の実施例の複合電子部品としての対
抗体・コンデンサ複合素子の概略を説明するための断面
図である。

【図４】その等価回路図である

【図５】本発明の製造方法の実施例における仮焼成及び
焼付けを行うプロファイルである。

【図６】本発明の実施例１の抵抗体・コンデンサ複合素
子の周波数特性を示す図である。

【符号の説明】

１、２内部電極３誘電体層４、５外部電極６、７、８、９半導体層

Claims

【特許請求の範囲】

【請求項１】誘電体層と、内部電極とが交互に積層さ
れ、かつその積層体の両側端面に該内部電極の一方及び
他方のそれぞれに接続する外部電極を有するセラミック
コンデンサに該外部電極の少なくとも一方の側に上記内
部電極の少なくとも一部が接続する半導体層を形成し、
該半導体層の抵抗体とコンデンサとを複合した抵抗体・
コンデンサ複合素子を有する複合電子部品。
【請求項２】抵抗体・コンデンサ複合素子は半導体層
を形成した側の外部電極と内部電極の接続部が半導体層
であり、かつ該半導体層は該外部電極側と該内部電極の
一方に接続されており、半導体層の抵抗体とコンデンサ
が直列接続された素子である請求項１記載の複合電子部
品。
【請求項３】抵抗体・コンデンサ複合素子は半導体層
を形成した側の外部電極と内部電極の接続部が両者の直
接接続であり、かつ半導体層が隣接する内部電極に接続
されており、半導体層の抵抗体とコンデンサが並列接続
された素子である請求項１記載の複合電子部品。
【請求項４】セラミック誘電体層と、内部電極とが交
互に積層されたセラミック素体の両側端面に該内部電極
の一方及び他方のそれぞれに接続する外部電極を有し、
該外部電極の少なくとも一方の側に上記内部電極の少な
くとも一部が接続する半導体層を形成し、該半導体層を
抵抗体としてコンデンサと複合した抵抗体・コンデンサ
複合素子を有する複合電子部品の製造方法であって、該
半導体層は上記セラミック素体に外部電極材料ペースト
を塗布する工程と、その塗膜を非酸化性ガス雰囲気中で
加熱処理することによりバインダーを炭化して残留させ
る工程と、焼付けることによりその残留させた炭化物に
より上記セラミック素体表層部の誘電体を還元し半導体
化する工程を有することにより形成するか又は上記セラ
ミック素体に還元剤を含有する外部電極材料ペーストを
塗布する工程と、その塗膜を焼付けることにより該還元
剤により上記セラミック素体表層部の誘電体を還元し半
導体化する工程を有することにより形成する複合電子部
品の製造方法。