JPH0845859A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPH0845859A JPH0845859A JP19596294A JP19596294A JPH0845859A JP H0845859 A JPH0845859 A JP H0845859A JP 19596294 A JP19596294 A JP 19596294A JP 19596294 A JP19596294 A JP 19596294A JP H0845859 A JPH0845859 A JP H0845859A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- reaction furnace
- furnace
- particles
- semiconductor manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 2
- 239000002245 particle Substances 0.000 abstract description 18
- 239000012535 impurity Substances 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 35
- 239000010408 film Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】半導体製造過程に於けるパーティクルやヘイズ
の発生を低減させる。 【構成】反応炉内にウェーハを装入して化学気相成長に
よりウェーハ表面に各種薄膜を生成する半導体製造方法
に於いて、ウェーハの反応炉内への装入速度を２０mm/m
in以下、装入時の反応炉内温度を６００℃以下とし、反
応炉内に装入する時のウェーハに加わる単位時間当たり
の熱量を少なくしてクラックの発生を抑制すると共にウ
ェーハ表面に付着した不純物が脱離するに充分な時間を
与え、不純物による反応炉内の汚染を防止し、ウェーハ
表面にパーティクルが付着し、ヘイズが発生するのを防
止する。
の発生を低減させる。 【構成】反応炉内にウェーハを装入して化学気相成長に
よりウェーハ表面に各種薄膜を生成する半導体製造方法
に於いて、ウェーハの反応炉内への装入速度を２０mm/m
in以下、装入時の反応炉内温度を６００℃以下とし、反
応炉内に装入する時のウェーハに加わる単位時間当たり
の熱量を少なくしてクラックの発生を抑制すると共にウ
ェーハ表面に付着した不純物が脱離するに充分な時間を
与え、不純物による反応炉内の汚染を防止し、ウェーハ
表面にパーティクルが付着し、ヘイズが発生するのを防
止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体製造方法、特に化
学気相成長によりウェーハ表面に各種薄膜を生成する半
導体製造方法に関するものである。
学気相成長によりウェーハ表面に各種薄膜を生成する半
導体製造方法に関するものである。
【０００２】
【従来の技術】半導体製造方法の１つに化学気相成長に
よりウェーハ表面に各種薄膜を生成するものがある。
よりウェーハ表面に各種薄膜を生成するものがある。
【０００３】先ず図３に於いて化学気相成長により半導
体を製造する縦型ＣＶＤ装置、特に縦型ＣＶＤ装置の主
要部である縦型炉を説明する。
体を製造する縦型ＣＶＤ装置、特に縦型ＣＶＤ装置の主
要部である縦型炉を説明する。
【０００４】該縦型ＣＶＤ装置は、ヒータに囲まれた縦
型反応管内にウェーハを水平姿勢で多段に装入し、ヒー
タで所定の温度に加熱した状態でＳｉＨ4 −Ｎ2 Ｏ或は
ＴＥＯＳ等の反応ガスを導入し、ウェーハ表面にＳｉＯ
2 等の薄膜を生成するものである。
型反応管内にウェーハを水平姿勢で多段に装入し、ヒー
タで所定の温度に加熱した状態でＳｉＨ4 −Ｎ2 Ｏ或は
ＴＥＯＳ等の反応ガスを導入し、ウェーハ表面にＳｉＯ
2 等の薄膜を生成するものである。
【０００５】ヒータ１の内部に外部反応管２が設けら
れ、該外部反応管２の下端にインレットフランジ４が気
密に設けられ、該インレットフランジ４に下端を支持さ
れた内部反応管３が前記外部反応管２と同心に設けられ
ている。前記内部反応管３と前記外部反応管２との間に
は下端が閉塞された円筒状の空間５が形成される。前記
インレットフランジ４には反応ガス導入ポート６が前記
内部反応管３の下方に位置して連通すると共に排気管７
が前記空間５の下端に連通する様設けられている。
れ、該外部反応管２の下端にインレットフランジ４が気
密に設けられ、該インレットフランジ４に下端を支持さ
れた内部反応管３が前記外部反応管２と同心に設けられ
ている。前記内部反応管３と前記外部反応管２との間に
は下端が閉塞された円筒状の空間５が形成される。前記
インレットフランジ４には反応ガス導入ポート６が前記
内部反応管３の下方に位置して連通すると共に排気管７
が前記空間５の下端に連通する様設けられている。
【０００６】ウェーハ８を水平姿勢で多段に保持するボ
ート９はボートキャップ１０を介して金属製炉口蓋１１
に支持され、前記ボート９は該金属製炉口蓋１１を介し
図示しないボートエレベータに昇降可能に支持され、前
記内部反応管３内に装入される様になっている。前記ボ
ート９が内部反応管３内に完全に装入された状態では、
金属製炉口蓋１１が前記インレットフランジ４に気密に
当接し、外部反応管２内を気密に閉塞する様になってい
る。
ート９はボートキャップ１０を介して金属製炉口蓋１１
に支持され、前記ボート９は該金属製炉口蓋１１を介し
図示しないボートエレベータに昇降可能に支持され、前
記内部反応管３内に装入される様になっている。前記ボ
ート９が内部反応管３内に完全に装入された状態では、
金属製炉口蓋１１が前記インレットフランジ４に気密に
当接し、外部反応管２内を気密に閉塞する様になってい
る。
【０００７】ウェーハの処理を行う場合は、前記ボート
９にウェーハ８を水平姿勢で多段に装填し、ウェーハが
装填されたボート９が前記内部反応管３内に装入され、
ヒータ１により内部が所定の温度に加熱された状態で、
前記反応ガス導入ポート６より前記内部反応管３の下端
から反応ガスが導入され、ウェーハ８が処理され、更に
反応後のガスは外部反応管２内部からインレットフラン
ジ４を経て前記排気管７、真空配管（図示せず）から排
気される。
９にウェーハ８を水平姿勢で多段に装填し、ウェーハが
装填されたボート９が前記内部反応管３内に装入され、
ヒータ１により内部が所定の温度に加熱された状態で、
前記反応ガス導入ポート６より前記内部反応管３の下端
から反応ガスが導入され、ウェーハ８が処理され、更に
反応後のガスは外部反応管２内部からインレットフラン
ジ４を経て前記排気管７、真空配管（図示せず）から排
気される。
【０００８】通常ＳｉＯ2 成膜時には、ＳｉＨ4 −Ｎ2
Ｏ系で８００℃、ＴＥＯＳ熱分解では７００℃で反応炉
内の温度を保持し、前記ボート９の装入速度を１００mm
/minとして処理していた。
Ｏ系で８００℃、ＴＥＯＳ熱分解では７００℃で反応炉
内の温度を保持し、前記ボート９の装入速度を１００mm
/minとして処理していた。
【０００９】
【発明が解決しようとする課題】近年、半導体素子の高
密度化が進み更に生産性の向上の為、ウェーハ径は増々
大きくなっている。ウェーハの大径化に伴い、ウェーハ
を反応炉内に挿入する際の熱ストレスの影響が大きくな
り、ウェーハ表面上に生成した膜にクラックが発生し、
薄膜が破損して発塵の原因となっていた。この発塵は成
膜後にパーティクルやヘイズ（ＨＡＺＥ：薄膜の表面荒
れ）となり、半導体素子の品質、歩留まりの低下を招い
ていた。
密度化が進み更に生産性の向上の為、ウェーハ径は増々
大きくなっている。ウェーハの大径化に伴い、ウェーハ
を反応炉内に挿入する際の熱ストレスの影響が大きくな
り、ウェーハ表面上に生成した膜にクラックが発生し、
薄膜が破損して発塵の原因となっていた。この発塵は成
膜後にパーティクルやヘイズ（ＨＡＺＥ：薄膜の表面荒
れ）となり、半導体素子の品質、歩留まりの低下を招い
ていた。
【００１０】本発明は斯かる実情に鑑み、半導体製造過
程に於けるパーティクルやヘイズの発生を低減する半導
体製造方法を提供する。
程に於けるパーティクルやヘイズの発生を低減する半導
体製造方法を提供する。
【００１１】
【課題を解決するための手段】本発明は、反応炉内にウ
ェーハを装入して化学気相成長によりウェーハ表面に各
種薄膜を生成する半導体製造方法に於いて、ウェーハの
反応炉内への装入速度を２０mm/min以下、装入時の反応
炉内温度を６００℃以下とするものである。
ェーハを装入して化学気相成長によりウェーハ表面に各
種薄膜を生成する半導体製造方法に於いて、ウェーハの
反応炉内への装入速度を２０mm/min以下、装入時の反応
炉内温度を６００℃以下とするものである。
【００１２】
【作用】ウェーハの反応炉内装入時の反応炉内温度を６
００℃以下とし、反応炉内に装入する時のウェーハに加
わる単位時間当たりの熱量を少なくしてクラックの発生
を抑制し、更に装入速度を２０mm/min以下とし装入速度
を低下させることでウェーハ表面に付着した不純物が脱
離するに充分な時間を与え、不純物による反応炉内の汚
染を防止し、ウェーハ表面にパーティクルが付着し、ヘ
イズが発生するのを防止する。
００℃以下とし、反応炉内に装入する時のウェーハに加
わる単位時間当たりの熱量を少なくしてクラックの発生
を抑制し、更に装入速度を２０mm/min以下とし装入速度
を低下させることでウェーハ表面に付着した不純物が脱
離するに充分な時間を与え、不純物による反応炉内の汚
染を防止し、ウェーハ表面にパーティクルが付着し、ヘ
イズが発生するのを防止する。
【００１３】
【実施例】以下、図面を参照しつつ本発明の一実施例を
説明する。
説明する。
【００１４】本発明者は種々の実験を行った結果、パー
ティクル、ヘイズの発生量は装入時の炉内温度、装入速
度と大きな関係があることを確認した。
ティクル、ヘイズの発生量は装入時の炉内温度、装入速
度と大きな関係があることを確認した。
【００１５】図１に炉内温度が７００℃である場合にウ
ェーハの装入速度を変化させた場合の、ウェーハ装入速
度とパーティクルの発生個数との関係を示す。図１に示
す如くウェーハ装入速度が５０mm/min位迄はウェーハ装
入速度の低下と共にパーティクルの発生個数は急激に減
少し、その後はウェーハ装入速度の低下と共に緩やかに
減少する。
ェーハの装入速度を変化させた場合の、ウェーハ装入速
度とパーティクルの発生個数との関係を示す。図１に示
す如くウェーハ装入速度が５０mm/min位迄はウェーハ装
入速度の低下と共にパーティクルの発生個数は急激に減
少し、その後はウェーハ装入速度の低下と共に緩やかに
減少する。
【００１６】又、図２にウェーハ装入速度を２０mm/min
として炉内温度を変化させた場合の、炉内温度とパーテ
ィクルの発生個数との関係を示す。図２に示す如く炉内
温度が高温側から６００℃迄はパーティクルの発生個数
が顕著に減少し、５５０℃より温度が低下してもパーテ
ィクルの発生個数については殆ど変化がない。
として炉内温度を変化させた場合の、炉内温度とパーテ
ィクルの発生個数との関係を示す。図２に示す如く炉内
温度が高温側から６００℃迄はパーティクルの発生個数
が顕著に減少し、５５０℃より温度が低下してもパーテ
ィクルの発生個数については殆ど変化がない。
【００１７】以上の関係から、反応炉内に装入する時の
ウェーハに加わる単位時間当たりの熱量が少なくなると
クラックの発生が抑制され、装入速度を低下させること
でウェーハ表面に付着した不純物が脱離するに充分な時
間が与えられるので、不純物による反応炉内の汚染を防
止し、ウェーハ表面にパーティクルが付着し、ヘイズが
発生するのを防止できる。
ウェーハに加わる単位時間当たりの熱量が少なくなると
クラックの発生が抑制され、装入速度を低下させること
でウェーハ表面に付着した不純物が脱離するに充分な時
間が与えられるので、不純物による反応炉内の汚染を防
止し、ウェーハ表面にパーティクルが付着し、ヘイズが
発生するのを防止できる。
【００１８】即ち、装入時炉内温度を６００℃迄下げ、
装入速度を２０mm/min迄遅くすることでパーティクル、
ヘイズの発生量は著しく減少する。表１は、ウェーハ装
入速度と反応炉内温度とパーティクル発生量、ヘイズ発
生量との具体的関係を示すものである。
装入速度を２０mm/min迄遅くすることでパーティクル、
ヘイズの発生量は著しく減少する。表１は、ウェーハ装
入速度と反応炉内温度とパーティクル発生量、ヘイズ発
生量との具体的関係を示すものである。
【００１９】
【表１】
【００２０】表１でも分る様に、パーティクルの目標値
を３０個とするとウェーハ装入速度２０mm/min以下、反
応炉内温度６００℃以下の製造条件が得られる。
を３０個とするとウェーハ装入速度２０mm/min以下、反
応炉内温度６００℃以下の製造条件が得られる。
【００２１】尚、本発明はＣＶＤ製造方法のＳｉＯ2 膜
に効果があるが、勿論他のポリシリコン膜、窒化膜、リ
ンドープトポリシリコン膜、アモルファスシリコン膜、
等にも効果があることは勿論である。
に効果があるが、勿論他のポリシリコン膜、窒化膜、リ
ンドープトポリシリコン膜、アモルファスシリコン膜、
等にも効果があることは勿論である。
【００２２】
【発明の効果】以上述べた如く本発明によれば、成膜時
のパーティクル及びヘイズの発生を抑制するので、半導
体素子製造上の歩留まりが向上し、膜のクラックの発生
を抑制できることにより、ダミーウェーハ、ボートの洗
浄メンテナンスサイクルが長くなり、生産性が向上する
等の優れた効果を発揮する。
のパーティクル及びヘイズの発生を抑制するので、半導
体素子製造上の歩留まりが向上し、膜のクラックの発生
を抑制できることにより、ダミーウェーハ、ボートの洗
浄メンテナンスサイクルが長くなり、生産性が向上する
等の優れた効果を発揮する。
【図１】炉内温度が７００℃である場合にウェーハの装
入速度を変化させた場合の、ウェーハ装入速度とパーテ
ィクルの発生個数との関係を示す線図である。
入速度を変化させた場合の、ウェーハ装入速度とパーテ
ィクルの発生個数との関係を示す線図である。
【図２】ウェーハ装入速度を２０mm/minとして炉内温度
を変化させた場合の、炉内温度とパーティクルの発生個
数との関係を示す線図である。
を変化させた場合の、炉内温度とパーティクルの発生個
数との関係を示す線図である。
【図３】縦型ＣＶＤ装置の主要部である縦型炉の説明図
である。
である。
１ ヒータ ２ 外部反応管 ３ 内部反応管 ４ インレットフランジ ５ 空間 ６ 反応ガス導入ポート ７ 排気管 ８ ウェーハ ９ ボート １０ ボートキャップ １１ 金属製炉口蓋
Claims (1)
- 【請求項１】 反応炉内にウェーハを装入して化学気相
成長によりウェーハ表面に各種薄膜を生成する半導体製
造方法に於いて、ウェーハの反応炉内への装入速度を２
０mm/min以下、装入時の反応炉内温度を６００℃以下と
することを特徴とする半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19596294A JPH0845859A (ja) | 1994-07-28 | 1994-07-28 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19596294A JPH0845859A (ja) | 1994-07-28 | 1994-07-28 | 半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845859A true JPH0845859A (ja) | 1996-02-16 |
Family
ID=16349888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19596294A Pending JPH0845859A (ja) | 1994-07-28 | 1994-07-28 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845859A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294228B1 (en) | 1998-11-04 | 2001-09-25 | Nec Corporation | Method for forming thin films |
| US9487859B2 (en) | 2014-03-24 | 2016-11-08 | Tokyo Electron Limited | Operating method of vertical heat treatment apparatus, storage medium, and vertical heat treatment apparatus |
-
1994
- 1994-07-28 JP JP19596294A patent/JPH0845859A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294228B1 (en) | 1998-11-04 | 2001-09-25 | Nec Corporation | Method for forming thin films |
| US9487859B2 (en) | 2014-03-24 | 2016-11-08 | Tokyo Electron Limited | Operating method of vertical heat treatment apparatus, storage medium, and vertical heat treatment apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5303510B2 (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 | |
| CN105453233B (zh) | 于外延生长之前预清洁基板表面的方法和设备 | |
| US8123858B2 (en) | Manufacturing method of semiconductor device and substrate processing apparatus | |
| WO1993013548A1 (fr) | Suscepteur de tranches | |
| JPH06318551A (ja) | 薄膜の形成方法およびその装置 | |
| US7432215B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| US11260433B2 (en) | Cleaning method of substrate processing apparatus and substrate processing apparatus | |
| JP4838083B2 (ja) | 基板処理装置および半導体装置の製造方法 | |
| JP4131677B2 (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
| JPH0845859A (ja) | 半導体製造方法 | |
| JP2019145717A (ja) | 膜形成方法及び基板処理装置 | |
| JP2736127B2 (ja) | 被処理体ボート及びそれを用いた縦型熱処理装置 | |
| JP2002305190A (ja) | 熱処理装置及びその清浄方法 | |
| JP2001015498A (ja) | 熱処理装置 | |
| JP3423254B2 (ja) | 真空処理装置 | |
| JPH0331479A (ja) | クリーニング方法 | |
| JP2004104029A (ja) | 基板処理装置および半導体装置の製造方法 | |
| JP2003183837A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JP2714576B2 (ja) | 熱処理装置 | |
| JP2004356373A (ja) | 半導体デバイスの製造方法 | |
| JP4423282B2 (ja) | 半導体装置の製造方法 | |
| JPH076966A (ja) | 縦型拡散・ｃｖｄ装置 | |
| JPH11186170A (ja) | 成膜方法及び成膜装置 | |
| JP2004095940A (ja) | 半導体装置の製造方法 | |
| JPH0927486A (ja) | 横型プロセスチューブ装置 |