JPH0845978A - Method of manufacturing package without wire defect - Google Patents

Method of manufacturing package without wire defect

Info

Publication number
JPH0845978A
JPH0845978A JP7143328A JP14332895A JPH0845978A JP H0845978 A JPH0845978 A JP H0845978A JP 7143328 A JP7143328 A JP 7143328A JP 14332895 A JP14332895 A JP 14332895A JP H0845978 A JPH0845978 A JP H0845978A
Authority
JP
Japan
Prior art keywords
package
wire
coating
lead
perylene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7143328A
Other languages
Japanese (ja)
Inventor
Ill-Woong Kim
一 雄 金
Joung Rhang Lee
廷 亮 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0845978A publication Critical patent/JPH0845978A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/016Manufacture or treatment using moulds
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01515Forming coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 モールディング工程中にワイヤスイーピング
または短絡のようなワイヤの不良が発生されることを防
止することにある。 【構成】 ダイパッド上に半導体チップを実装する段階
21と、内部リードおよび外部リードを有するリードフ
レームの内部リードに前記チップをワイヤボンディング
する段階22と、前記半導体チップ、ボンディングされ
たワイヤおよびリードフレームを非伝導性のコーティン
グ剤によりコーティングする段階23と、前記コーティ
ングされた段階のパッケージを樹脂によってモールディ
ングする段階24と、前記コーティングされた段階の前
記リードフレームの外部リードから前記コーティング剤
を除去して前記パッケージをデフラッシュする段階25
とを有することを特徴とする。
(57) [Abstract] [Purpose] To prevent wire defects such as wire sweeping or short circuit from occurring during the molding process. A step of mounting a semiconductor chip on a die pad, a step of wire bonding the chip to an internal lead of a lead frame having an internal lead and an external lead, and a step of bonding the semiconductor chip, the bonded wire and the lead frame to each other. A step 23 of coating with a non-conductive coating agent, a step 24 of molding the coated package with a resin, and a step of removing the coating agent from outer leads of the coated lead frame. Stage 25 of deflashing the package
And having.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ワイヤの不良のない半
導体パッケージの製造方法に関するもので、より詳細に
は通常の半導体製造工程中にワイヤボンディング後に得
られるパッケージを非伝導性のコーティング剤、例えば
パラキシレンによってコーティングすることによって、
その以後のモールディング工程中にワイヤがスイーピン
グ(sweeping)または垂れ等のワイヤの不良によって電
気的な短絡が発生されることを防止している半導体パッ
ケージの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package having no wire defects, and more particularly to a non-conductive coating agent for a package obtained after wire bonding during a normal semiconductor manufacturing process. For example, by coating with para-xylene,
The present invention relates to a method of manufacturing a semiconductor package that prevents an electrical short circuit from occurring due to a wire defect such as sweeping or sagging during a subsequent molding process.

【0002】[0002]

【従来の技術】一般的に、半導体パッケージはウェハを
個別のチップに切断する工程、このチップをダイパッド
に実装する工程(“ダイボンディング”工程)、このチ
ップをリードフレームの内部リードに電気的に接続させ
る工程(“ワイヤボンディング”工程)およびこのチッ
プと内部リード等を熱硬化性の樹脂によって封止する工
程(“モールディング”)工程を包含する。続いて、こ
のリードフレームの外部リードのダムバー(dam bar)を
除去し、化学物質等をデフラッシュ(deflash)し、この
チップを印刷回路の基板上に実装することによって最終
的な半導体チップパッケージを得ることができる。
2. Description of the Related Art Generally, in a semiconductor package, a process of cutting a wafer into individual chips, a process of mounting this chip on a die pad (a "die bonding" process), and an electrical connection of this chip to an internal lead of a lead frame. It includes a step of connecting (“wire bonding” step) and a step of sealing the chip and internal leads with a thermosetting resin (“molding”) step. Next, the dam bar of the external lead of this lead frame is removed, deflash of chemical substances, etc. is performed, and this chip is mounted on the substrate of the printed circuit to form the final semiconductor chip package. Obtainable.

【0003】近年は、電子製品が小形化、高密度および
高性能を有することが要求されており、したがって高密
度または多ピン(high pin count)化半導体チップのパ
ッケージングまたは実装技術の開発が要求されている。
In recent years, electronic products have been required to have miniaturization, high density and high performance. Therefore, development of packaging or mounting technology for high density or high pin count semiconductor chips has been required. Has been done.

【0004】[0004]

【発明が解決しようとする課題】ところで、上記高密度
または多ピン化を有する高集積化の半導体チップは多数
のリードをもっているが、これらのリードは入力/出力
端子のみならず、このチップにワイヤを通じて電気的に
接続されている。LOC(Lead On Chip)のうち一つの
種類であるバスバー(bus bar)を有するセンターパッド
パッケージの場合には、ワイヤとバスバーとの間の電気
的な短絡が重要な問題点として取り上げられている。
By the way, the above-mentioned highly integrated semiconductor chip having a high density or a large number of pins has a large number of leads, and these leads are not only input / output terminals but also wires on this chip. Are electrically connected through. In the case of a center pad package having a bus bar, which is one type of LOC (Lead On Chip), an electrical short circuit between the wire and the bus bar is taken up as an important problem.

【0005】特に、多数のピンをもっている高密度パッ
ケージにおいては、相互に隣接したワイヤ間の距離が極
めて狭小しワイヤの長さも相当に長いので、ワイヤスイ
ーピング、ワイヤ間の短絡またはワイヤの垂れのような
ワイヤの不良がモールディング工程中に頻煩に発生され
る。
Particularly, in a high-density package having a large number of pins, since the distance between adjacent wires is extremely small and the length of the wires is considerably long, wire sweeping, short circuit between wires, or wire sagging may occur. Frequent wire defects frequently occur during the molding process.

【0006】このようなワイヤの不良は、普通ワイヤボ
ンディングパッケージ、利用されたワイヤの物理的な性
質および直径、キャピラリー(capillary)の条件、操作
条件および環境的な要因等によって発生され、パッケー
ジの密度が更に高くなればなる程、当該要因等の発生を
抑えることもも難しくなる。
Such wire defects are usually caused by the wire bonding package, the physical properties and diameters of the wires used, the conditions of the capillaries, the operating conditions and environmental factors, and the density of the packages. The higher the value becomes, the more difficult it becomes to suppress the occurrence of the factors.

【0007】一方、ワイヤが4.06mm(60mi
l)以上の長さをもっていると、安定なワイヤループ
(loop)を形成することが難しい。特に、ワイヤを通じ
てボンディングしようとするリードが多数になって隣接
のワイヤ間の距離が狭小な場合には、安定なワイヤルー
プを形成することが更に難しくなり、そしてワイヤが少
しでもスイーピングされてしまってもワイヤの短絡が発
生されることがある。
On the other hand, the wire is 4.06 mm (60 mi
If the length is l) or more, it is difficult to form a stable wire loop. Especially when the number of leads to be bonded through the wire is small and the distance between the adjacent wires is small, it becomes more difficult to form a stable wire loop, and the wire is swept even a little. May also cause a wire short circuit.

【0008】このような問題点の対応策としては、ワイ
ヤボンディングの代わりにTAB(Tape automated bon
ding) またはバンプを利用した実装技術が提案されてお
り、またコーティングされたゴールドワイヤを使用する
技術も開発されている。
As a countermeasure against such a problem, TAB (Tape automated bon) is used instead of wire bonding.
Ding) or mounting technology using bumps has been proposed, and technology using coated gold wires has also been developed.

【0009】しかし、前記TABやバンプの使用はワイ
ヤボンディング技術に比べてその生産コストを顕著に上
昇させてしまうので、その実用化が難しい。また、コー
ティングされたゴールドワイヤも未だ開発段階であり、
実用化されていない。
However, since the use of the TAB and the bumps significantly increases the production cost as compared with the wire bonding technique, it is difficult to put them into practical use. In addition, coated gold wire is still in the development stage,
It has not been put to practical use.

【0010】したがって、安定なワイヤループを形成す
る方法、またはモールディング工程中にワイヤスイーピ
ングや垂れのようなワイヤの不良の発生を防止すること
ができる方法の提供が切実に要望されてきた。
Therefore, there has been an urgent need to provide a method for forming a stable wire loop or a method capable of preventing the occurrence of wire defects such as wire sweeping and sagging during the molding process.

【0011】本発明は、このような従来の課題に鑑みて
なされたものであり、その目的は、モールディング工程
中にワイヤスイーピングまたは短絡のようなワイヤの不
良の発生を防止することによってパッケージの実装効率
を増加させ、また隣接のワイヤ間の干渉による回路設計
の制限を緩和させており、その上に湿気がパッケージ内
部に浸透することを防止するワイヤの不良のないパッケ
ージの製造方法を提供することにある。
The present invention has been made in view of the above conventional problems, and an object of the present invention is to mount a package by preventing a wire defect such as wire sweeping or a short circuit from occurring during a molding process. To provide a method of manufacturing a package without wire defects, which increases efficiency and eases restrictions on circuit design due to interference between adjacent wires, while preventing moisture from penetrating inside the package. It is in.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の第1の発明は、ダイパッド上に半導
体チップを実装する段階と、内部リードおよび外部リー
ドを有するリードフレームの内部リードに前記半導体チ
ップをワイヤボンディングする段階と、前記半導体チッ
プ、ボンディングされたワイヤおよびリードフレームを
非伝導性のコーティング剤によりコーティングする段階
と、前記コーティングされた段階のパッケージを樹脂に
よってモールディングする段階と、前記コーティングさ
れた段階の前記リードフレームの外部リードから前記コ
ーティング剤を除去して前記パッケージをデフラッシュ
(deflash)する段階と、を有することを要旨とする。
In order to achieve the above object, a first invention according to claim 1 is to mount a semiconductor chip on a die pad, and to use an inner lead of a lead frame having an inner lead and an outer lead. Wire bonding the semiconductor chip, a step of coating the semiconductor chip, the bonded wires and the lead frame with a non-conductive coating agent, and a step of molding the coated package with a resin, Removing the coating agent from the outer leads of the lead frame in the coated step to deflash the package.

【0013】請求項2記載の第2の発明は、前記非伝導
性のコーティング剤はパラキシレン(para-xylene)であ
ることをことを要旨とする。
The second aspect of the present invention is summarized in that the non-conductive coating agent is para-xylene.

【0014】請求項3記載の第3の発明は、前記コーテ
ィング段階はパラキシレンガスを利用して行なわれるこ
とを要旨とする。
A third aspect of the present invention is summarized in that the coating step is performed using para-xylene gas.

【0015】[0015]

【作用】上述の如く構成すれば、第1の発明は、通常の
半導体パッケージング工程において、ワイヤボンディン
グ工程後にパッケージの全体を非伝導性のコーティング
剤によってコーティングする段階を追加することによっ
て、ワイヤスイーピング、垂れまたは短絡のようなワイ
ヤの不良を防止することができる。
According to the first aspect of the present invention, in the ordinary semiconductor packaging process, the wire sweeping is performed by adding a step of coating the entire package with a non-conductive coating agent after the wire bonding process. It is possible to prevent wire defects such as dripping or short circuit.

【0016】第2の発明は、前記コーティング工程は非
伝導性のコーティング剤、例えばペリレン(parylen
e)、即ちパラキシレンを利用して行なうので、デフラ
ッシュ工程中にリード中のソルダーリングが必要な部位
に塗布されたペリレンが容易に除去できる。
[0016] In a second aspect of the invention, the coating step is a non-conductive coating agent such as perylene.
Since e), that is, paraxylene is used, the perylene applied to the portion of the lead where soldering is required can be easily removed during the deflash process.

【0017】第3の発明は、前記コーティング段階はパ
ラキシレンガスを利用して行なわれるので、パッケージ
をペリレンによってコーティングするとき、特別にマス
クや保護手段を使用する必要がない。
According to the third aspect of the invention, since the coating step is performed by using paraxylene gas, it is not necessary to use a mask or a protective means when coating the package with perylene.

【0018】[0018]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0019】本発明から使用されることができる装置の
一つの例を図1に図示している。図1における、コーテ
ィング装置10は気化室11、熱分解室12、コーティ
ング室13および制御部14とからなっている。前記気
化室11はコーティング剤、例えばペリレンダイマー
(dimer)が供給される注入口15と、そしてラインL3
を通じて熱分解室12に連結されている。前記気化室1
1にはペリレンダイマーを気化させるための加熱手段1
1aが具備されている。
One example of a device that can be used from the present invention is illustrated in FIG. The coating apparatus 10 in FIG. 1 includes a vaporization chamber 11, a thermal decomposition chamber 12, a coating chamber 13 and a control unit 14. The vaporization chamber 11 has an inlet 15 to which a coating agent, for example, perylene dimer, is supplied, and a line L3.
Is connected to the thermal decomposition chamber 12 through. The vaporization chamber 1
1 is heating means 1 for vaporizing perylene dimer
1a is provided.

【0020】前記熱分解室12にはラインL3を通じて
気化室11から供給されたペリレンガスを熱分解するた
めの加熱手段12aが具備されている。
The thermal decomposition chamber 12 is equipped with a heating means 12a for thermally decomposing the perylene gas supplied from the vaporization chamber 11 through the line L3.

【0021】前記コーティング室13はラインL1を通
じて熱分解室12に連結されており、また冷却手段16
にも連結されている。この冷却手段16はコーティング
室13から供給される剰余ペリレンガスを液化させてお
り、その液化されたペリレンは気化室11に再循環され
る。
The coating chamber 13 is connected to the thermal decomposition chamber 12 through a line L1, and the cooling means 16 is also provided.
It is also connected to. The cooling means 16 liquefies the excess perylene gas supplied from the coating chamber 13, and the liquefied perylene is recirculated to the vaporization chamber 11.

【0022】前記制御部14は各室の運転操作とコーテ
ィングの厚さを制御する。
The control unit 14 controls the operation of each chamber and the coating thickness.

【0023】このコーティング工程は次の如くである。
例えば、ペリレンダイマーのコーティング剤を注入口1
5に供給してから、続いてラインL4を通じて気化室1
1に供給する。気化室11からは、ペリレンダイマーが
加熱手段11aによって温度約150℃、圧力約1to
rrに加熱される。続いて、ペリレンダイマーガスはラ
インL3を通じて熱分解室12に輸送され、この熱分解
室12から加熱手段12aにより更に高い温度、例えば
約690℃、圧力約0.5torrに加熱される。この
ように熱分解されたペリレンモノマー(monomer)ガスは
コーティング室13に輸送され、このコーティング室1
3からワイヤボンディング後に得られたパッケージ(=
リードフレームストリップ(strip))に噴射されてコン
フォーマルコーティング膜を形成する。そのコーティン
グ条件は温度約35℃、圧力約0.1torrである。
前記パッケージに塗布されたペリレンモノマーはコーテ
ィング室13で重合化される。
The coating process is as follows.
For example, the injection port 1 for the coating agent of perylene dimer
5 and then through line L4 to vaporization chamber 1
Feed to 1. From the vaporization chamber 11, the perylene dimer is heated by the heating means 11a at a temperature of about 150 ° C. and a pressure of about 1 to.
Heated to rr. Subsequently, the perylene dimer gas is transported to the thermal decomposition chamber 12 through the line L3, and heated from the thermal decomposition chamber 12 to a higher temperature, for example, about 690 ° C. and a pressure of about 0.5 torr by the heating means 12a. The pyrolyzed perylene monomer gas is transported to the coating chamber 13 and the coating chamber 1
Package obtained after wire bonding from 3 (=
It is sprayed onto a lead frame strip to form a conformal coating film. The coating conditions are a temperature of about 35 ° C. and a pressure of about 0.1 torr.
The perylene monomer applied to the package is polymerized in the coating chamber 13.

【0024】剰余のペリレンはラインL6を通じて気化
室11に再循環される。装置のすべての操作は制御部1
4によって制御される。
The surplus perylene is recycled to the vaporization chamber 11 through the line L6. Control unit 1 for all operations of the device
Controlled by 4.

【0025】コーティング工程を包含した半導体の全体
的な製造工程は図2に図示されている。図2を参照する
と、ダイボンディング工程21においては、半導体チッ
プを接着剤を利用してダイパッドにボンディングさせ
る。続いて、前記ゴールドワイヤを利用してリードフレ
ームの内部リードをチップ上に形成されたボンディング
パッドに電気的に接続させる(ワイヤボンディング工程
22)。
The overall semiconductor fabrication process, including the coating process, is illustrated in FIG. Referring to FIG. 2, in a die bonding step 21, a semiconductor chip is bonded to a die pad using an adhesive. Then, the gold wire is used to electrically connect the inner lead of the lead frame to a bonding pad formed on the chip (wire bonding step 22).

【0026】続いて、図中破線によって表示しているボ
ックス内にコーティング工程23を実施する。そのコー
ティング工程23は三段階に行なわれている:ペリレン
ダイマーのような非伝導性のコーティング剤を気化室1
1から気化させる気化工程23−1;気化されたペリレ
ンを熱分解してペリレンモノマーに作る熱分解工程23
−2;およびワイヤボンディング工程22後に得られた
パッケージをペリレンによってコンフォーマルにコーテ
ィングする沈殿工程23−3である。前記ペリレンガス
はパッケージ上に噴射される。
Subsequently, the coating step 23 is carried out in the box indicated by the broken line in the figure. The coating process 23 is performed in three stages: a non-conductive coating agent such as perylene dimer is vaporized in the vaporization chamber 1.
Vaporization step 23-1 of vaporizing from 1; thermal decomposition step 23 of pyrolyzing vaporized perylene to form perylene monomer
-2; and a precipitation step 23-3 for conformally coating the package obtained after the wire bonding step 22 with perylene. The perylene gas is sprayed onto the package.

【0027】このコーティング膜の厚さはコーティング
しようとする表面積およびコーティング時間により異な
るが、望ましくは0.5乃至2.0μm、もっと望まし
くは約1.0μmである。
The thickness of the coating film varies depending on the surface area to be coated and the coating time, but is preferably 0.5 to 2.0 μm, more preferably about 1.0 μm.

【0028】すべてのコーティング工程は制御部14に
よって自動的に制御される。
All coating processes are automatically controlled by the controller 14.

【0029】自動化されたペリレンコーティング装置は
市販されているものを使用することができ、例えば米国
WL.clear Lakeに所在のNOVA TRAN社の製品
を使用することができる。
As the automated perylene coating device, a commercially available one can be used. Products from NOVA TRAN, located in clear Lake, can be used.

【0030】コーティング装置は、通常の半導体パッケ
ージ製造ラインにおけるワイヤボンディング工程後のリ
ードフレームストリップがモールディング工程に送られ
る前に掛けているチャンバー取付具(chaamber fixtur
e)に装着することによって半導体パッケージの製造ラ
インに適用することができる。リードフレームストリッ
プは、コーティング装置の他の部位を経らないで直接コ
ーティング室13に移送されてコーティングされる。
The coating device is a chamber fixer (chamber fixtur) that is hung before the lead frame strip after the wire bonding process in a normal semiconductor package manufacturing line is sent to the molding process.
It can be applied to the semiconductor package manufacturing line by mounting it on e). The lead frame strip is directly transferred to the coating chamber 13 for coating without passing through other parts of the coating apparatus.

【0031】前記コーティングされたパッケージは、図
3に示すように続いてモールディング工程24、デフラ
ッシュ工程25およびトリミング工程26を経て最終の
パッケージに作られる。ここで、デフラッシュ工程25
中に、電気的な接触点、例えばリード中のソルダーリン
グが必要な部位に塗布されたペリレンが容易に除去され
ることが確認された。すなわち、前記コーティングされ
た段階の前記リードフレームの外部リードから前記コー
ティング剤を除去する。そして、化学物質等を前記パッ
ケージをデフラッシュ(deflash)する。したがって、パ
ッケージをペリレンによってコーティングするとき、特
別にマスクや保護手段を使用する必要がない。
The coated package is then processed into a final package through a molding process 24, a deflash process 25 and a trimming process 26, as shown in FIG. Here, the deflash process 25
It was confirmed that an electrical contact point, for example, perylene applied to a portion of the lead where soldering was required was easily removed. That is, the coating material is removed from the outer leads of the lead frame at the coated stage. Then, the package is deflashed with a chemical substance or the like. Therefore, no special masks or protective means need to be used when coating the package with perylene.

【0032】図3は本発明によりコーティングされたパ
ッケージを図示している図面であり、図3における数字
31はチップ、数字32はワイヤ、数字30はダイパッ
ド、そして数字33はコーティング膜をそれぞれ示して
いる。
FIG. 3 is a view showing a package coated according to the present invention. In FIG. 3, numeral 31 is a chip, numeral 32 is a wire, numeral 30 is a die pad, and numeral 33 is a coating film. There is.

【0033】[0033]

【発明の効果】以上説明したように、第1の発明は、ワ
イヤボンディング工程が終了されたパッケージをモール
ディングする前にその表面全体を非伝導性のコーティン
グ剤によってコンフォーマルにコーティングする工程を
包含する本発明の方法により製作されたパッケージは次
のような長所をもっている。まず、モールディング工程
中にワイヤスイーピング、垂れまたは短絡のようなワイ
ヤの不良が発生されることを防止してパッケージの実装
効率を増加させ、隣接のワイヤ間の干渉による回路設計
上の制限を緩和させることができ、ペリレンが水−不溶
性膜を形成するので、ボンディングパッドの腐植とパッ
ケージ内の水分の浸透を効果的に防止することができ
る。また、ゴールドワイヤ上にプラスチックペリレン膜
を形成することによってゴールドワイヤの物性、例えば
延性を向上させてTemperature cycletest等の信頼性の
試験におけるその信頼度を増加させることができる。
As described above, the first aspect of the present invention includes the step of conformally coating the entire surface of the package, for which the wire bonding step has been completed, with a non-conductive coating agent before molding the package. The package manufactured by the method of the present invention has the following advantages. First, it prevents wire defects such as wire sweeping, sagging or short circuit during the molding process to increase the packaging efficiency of the package and alleviates the limitation on circuit design due to interference between adjacent wires. Since the perylene forms a water-insoluble film, the humus of the bonding pad and the permeation of water in the package can be effectively prevented. Further, by forming a plastic perylene film on the gold wire, it is possible to improve the physical properties of the gold wire, such as ductility, and increase its reliability in reliability tests such as the temperature cycle test.

【0034】第2の発明は、前記コーティング工程は非
伝導性のコーティング剤、例えばペリレン(parylen
e)、即ちパラキシレンを利用して行なうので、デフラ
ッシュ工程中にリード中のソルダーリングが必要な部位
に塗布されたペリレンが容易に除去できる。
In a second aspect of the present invention, the coating step is a non-conductive coating agent such as perylene.
Since e), that is, paraxylene is used, the perylene applied to the portion of the lead where soldering is required can be easily removed during the deflash process.

【0035】第3の発明は、前記コーティング段階はパ
ラキシレンガスを利用して行なわれるので、パッケージ
をペリレンによってコーティングするとき、特別にマス
クや保護手段を使用する必要がない。
In the third aspect of the invention, since the coating step is performed using para-xylene gas, it is not necessary to use a mask or a protective means when coating the package with perylene.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のワイヤの不良のないパッケージの製造
方法のコーティング工程を遂行するために使用される装
置の構成図である。
FIG. 1 is a schematic diagram of an apparatus used to perform a coating process of a method for manufacturing a package without defect of wire according to the present invention.

【図2】本発明の製造方法による製造工程を示す図であ
る。
FIG. 2 is a diagram showing a manufacturing process according to the manufacturing method of the present invention.

【図3】本発明によりコーティングされた半導体パッケ
ージの断面図である。
FIG. 3 is a cross-sectional view of a semiconductor package coated according to the present invention.

【符号の説明】[Explanation of symbols]

10 コーティング装置 11 気化室 11a、12a 加熱手段 12 熱分解室 13 コーティング室 14 制御室 16 冷却手段 31 チップ 32 ワイヤ 33 コーティング膜 10 coating device 11 vaporization chambers 11a, 12a heating means 12 thermal decomposition chamber 13 coating chamber 14 control chamber 16 cooling means 31 chip 32 wire 33 coating film

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ダイパッド上に半導体チップを実装する
段階と、 内部リードおよび外部リードを有するリードフレームの
内部リードに前記半導体チップをワイヤボンディングす
る段階と、 前記半導体チップ、ボンディングされたワイヤおよびリ
ードフレームを非伝導性のコーティング剤によりコーテ
ィングする段階と、 前記コーティングされた段階のパッケージを樹脂によっ
てモールディングする段階と、 前記コーティングされた段階の前記リードフレームの外
部リードから前記コーティング剤を除去して前記パッケ
ージをデフラッシュ(deflash)する段階と、 を有することを特徴とするワイヤの不良のない半導体パ
ッケージの製造方法。
1. Mounting a semiconductor chip on a die pad, wire bonding the semiconductor chip to an inner lead of a lead frame having an inner lead and an outer lead, the semiconductor chip, the bonded wire and the lead frame. With a non-conductive coating agent, molding the coated package with a resin, and removing the coating agent from the outer leads of the coated lead frame to remove the package. A method of manufacturing a semiconductor package having no wire defects, comprising: a step of deflashing the semiconductor package.
【請求項2】 前記非伝導性のコーティング剤はパラ−
キシレン(para-xylene)であることを特徴とする請求項
1記載のワイヤの不良のないパッケージの製造方法。
2. The non-conductive coating agent is a para
The method according to claim 1, wherein the package is xylene (para-xylene).
【請求項3】 前記コーティング段階はパラキシレンガ
スを利用して行なわれることを特徴とする請求項1また
は請求項2記載のワイヤの不良のないパッケージの製造
方法。
3. The method according to claim 1, wherein the coating step is performed by using para-xylene gas.
JP7143328A 1994-06-09 1995-06-09 Method of manufacturing package without wire defect Pending JPH0845978A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1994-12954 1994-06-09
KR1019940012954A KR0136615B1 (en) 1994-06-09 1994-06-09 Coating method of semiconductor package

Publications (1)

Publication Number Publication Date
JPH0845978A true JPH0845978A (en) 1996-02-16

Family

ID=19384970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7143328A Pending JPH0845978A (en) 1994-06-09 1995-06-09 Method of manufacturing package without wire defect

Country Status (3)

Country Link
JP (1) JPH0845978A (en)
KR (1) KR0136615B1 (en)
TW (1) TW282570B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286285A (en) * 1999-03-30 2000-10-13 Denso Corp Method for manufacturing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685406B1 (en) * 2004-10-18 2007-02-22 삼성에스디아이 주식회사 Semiconductor device with protective member
KR101501735B1 (en) 2014-09-23 2015-03-12 제너셈(주) EMI shielding method of the semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286285A (en) * 1999-03-30 2000-10-13 Denso Corp Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW282570B (en) 1996-08-01
KR0136615B1 (en) 1998-09-15
KR960002712A (en) 1996-01-26

Similar Documents

Publication Publication Date Title
US7863757B2 (en) Methods and systems for packaging integrated circuits
US6596561B2 (en) Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture
US6417028B2 (en) Method and apparatus for removing contaminants on electronic devices
US20020041019A1 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JP3686287B2 (en) Manufacturing method of semiconductor device
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
US5527742A (en) Process for coated bonding wires in high lead count packages
JPH0244738A (en) Manufacture of electronic device
JPH10284525A (en) Method for manufacturing semiconductor device
JPH05267555A (en) Semiconductor device and its manufacture, and lead frame used for it and its manufacture
JPH0845978A (en) Method of manufacturing package without wire defect
US6673656B2 (en) Semiconductor chip package and manufacturing method thereof
US11437309B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US20050023682A1 (en) High reliability chip scale package
US7271469B2 (en) Methods of making integrated circuits
JP2892055B2 (en) Resin-sealed semiconductor device
US6291882B1 (en) Packaging process and structure of electronic device
JPH02178953A (en) Resin-sealed semiconductor device
JPH0521693A (en) Electronic device member and manufacturing method thereof
JP3233990B2 (en) Semiconductor device and manufacturing method thereof
JPH02106954A (en) electronic equipment
JPH0260154A (en) Lead frame and manufacture of electronic device incorporating the same
KR970001889B1 (en) Lead frame and manufacturing method of semiconductor device having the lead frame
JPH01292833A (en) Manufacture of electronic device
JPH04154133A (en) Prevention of short circuit of bonding wire