JPH0845978A - ワイヤの不良のないパッケージの製造方法 - Google Patents
ワイヤの不良のないパッケージの製造方法Info
- Publication number
- JPH0845978A JPH0845978A JP7143328A JP14332895A JPH0845978A JP H0845978 A JPH0845978 A JP H0845978A JP 7143328 A JP7143328 A JP 7143328A JP 14332895 A JP14332895 A JP 14332895A JP H0845978 A JPH0845978 A JP H0845978A
- Authority
- JP
- Japan
- Prior art keywords
- package
- wire
- coating
- lead
- perylene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/016—Manufacture or treatment using moulds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 モールディング工程中にワイヤスイーピング
または短絡のようなワイヤの不良が発生されることを防
止することにある。 【構成】 ダイパッド上に半導体チップを実装する段階
２１と、内部リードおよび外部リードを有するリードフ
レームの内部リードに前記チップをワイヤボンディング
する段階２２と、前記半導体チップ、ボンディングされ
たワイヤおよびリードフレームを非伝導性のコーティン
グ剤によりコーティングする段階２３と、前記コーティ
ングされた段階のパッケージを樹脂によってモールディ
ングする段階２４と、前記コーティングされた段階の前
記リードフレームの外部リードから前記コーティング剤
を除去して前記パッケージをデフラッシュする段階２５
とを有することを特徴とする。
または短絡のようなワイヤの不良が発生されることを防
止することにある。 【構成】 ダイパッド上に半導体チップを実装する段階
２１と、内部リードおよび外部リードを有するリードフ
レームの内部リードに前記チップをワイヤボンディング
する段階２２と、前記半導体チップ、ボンディングされ
たワイヤおよびリードフレームを非伝導性のコーティン
グ剤によりコーティングする段階２３と、前記コーティ
ングされた段階のパッケージを樹脂によってモールディ
ングする段階２４と、前記コーティングされた段階の前
記リードフレームの外部リードから前記コーティング剤
を除去して前記パッケージをデフラッシュする段階２５
とを有することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ワイヤの不良のない半
導体パッケージの製造方法に関するもので、より詳細に
は通常の半導体製造工程中にワイヤボンディング後に得
られるパッケージを非伝導性のコーティング剤、例えば
パラキシレンによってコーティングすることによって、
その以後のモールディング工程中にワイヤがスイーピン
グ（sweeping）または垂れ等のワイヤの不良によって電
気的な短絡が発生されることを防止している半導体パッ
ケージの製造方法に関する。
導体パッケージの製造方法に関するもので、より詳細に
は通常の半導体製造工程中にワイヤボンディング後に得
られるパッケージを非伝導性のコーティング剤、例えば
パラキシレンによってコーティングすることによって、
その以後のモールディング工程中にワイヤがスイーピン
グ（sweeping）または垂れ等のワイヤの不良によって電
気的な短絡が発生されることを防止している半導体パッ
ケージの製造方法に関する。
【０００２】
【従来の技術】一般的に、半導体パッケージはウェハを
個別のチップに切断する工程、このチップをダイパッド
に実装する工程（“ダイボンディング”工程）、このチ
ップをリードフレームの内部リードに電気的に接続させ
る工程（“ワイヤボンディング”工程）およびこのチッ
プと内部リード等を熱硬化性の樹脂によって封止する工
程（“モールディング”）工程を包含する。続いて、こ
のリードフレームの外部リードのダムバー（dam bar)を
除去し、化学物質等をデフラッシュ（deflash)し、この
チップを印刷回路の基板上に実装することによって最終
的な半導体チップパッケージを得ることができる。
個別のチップに切断する工程、このチップをダイパッド
に実装する工程（“ダイボンディング”工程）、このチ
ップをリードフレームの内部リードに電気的に接続させ
る工程（“ワイヤボンディング”工程）およびこのチッ
プと内部リード等を熱硬化性の樹脂によって封止する工
程（“モールディング”）工程を包含する。続いて、こ
のリードフレームの外部リードのダムバー（dam bar)を
除去し、化学物質等をデフラッシュ（deflash)し、この
チップを印刷回路の基板上に実装することによって最終
的な半導体チップパッケージを得ることができる。
【０００３】近年は、電子製品が小形化、高密度および
高性能を有することが要求されており、したがって高密
度または多ピン（high pin count）化半導体チップのパ
ッケージングまたは実装技術の開発が要求されている。
高性能を有することが要求されており、したがって高密
度または多ピン（high pin count）化半導体チップのパ
ッケージングまたは実装技術の開発が要求されている。
【０００４】
【発明が解決しようとする課題】ところで、上記高密度
または多ピン化を有する高集積化の半導体チップは多数
のリードをもっているが、これらのリードは入力／出力
端子のみならず、このチップにワイヤを通じて電気的に
接続されている。ＬＯＣ（Lead On Chip）のうち一つの
種類であるバスバー（bus bar)を有するセンターパッド
パッケージの場合には、ワイヤとバスバーとの間の電気
的な短絡が重要な問題点として取り上げられている。
または多ピン化を有する高集積化の半導体チップは多数
のリードをもっているが、これらのリードは入力／出力
端子のみならず、このチップにワイヤを通じて電気的に
接続されている。ＬＯＣ（Lead On Chip）のうち一つの
種類であるバスバー（bus bar)を有するセンターパッド
パッケージの場合には、ワイヤとバスバーとの間の電気
的な短絡が重要な問題点として取り上げられている。
【０００５】特に、多数のピンをもっている高密度パッ
ケージにおいては、相互に隣接したワイヤ間の距離が極
めて狭小しワイヤの長さも相当に長いので、ワイヤスイ
ーピング、ワイヤ間の短絡またはワイヤの垂れのような
ワイヤの不良がモールディング工程中に頻煩に発生され
る。
ケージにおいては、相互に隣接したワイヤ間の距離が極
めて狭小しワイヤの長さも相当に長いので、ワイヤスイ
ーピング、ワイヤ間の短絡またはワイヤの垂れのような
ワイヤの不良がモールディング工程中に頻煩に発生され
る。
【０００６】このようなワイヤの不良は、普通ワイヤボ
ンディングパッケージ、利用されたワイヤの物理的な性
質および直径、キャピラリー（capillary)の条件、操作
条件および環境的な要因等によって発生され、パッケー
ジの密度が更に高くなればなる程、当該要因等の発生を
抑えることもも難しくなる。
ンディングパッケージ、利用されたワイヤの物理的な性
質および直径、キャピラリー（capillary)の条件、操作
条件および環境的な要因等によって発生され、パッケー
ジの密度が更に高くなればなる程、当該要因等の発生を
抑えることもも難しくなる。
【０００７】一方、ワイヤが４．０６ｍｍ（６０ｍｉ
ｌ）以上の長さをもっていると、安定なワイヤループ
（loop）を形成することが難しい。特に、ワイヤを通じ
てボンディングしようとするリードが多数になって隣接
のワイヤ間の距離が狭小な場合には、安定なワイヤルー
プを形成することが更に難しくなり、そしてワイヤが少
しでもスイーピングされてしまってもワイヤの短絡が発
生されることがある。
ｌ）以上の長さをもっていると、安定なワイヤループ
（loop）を形成することが難しい。特に、ワイヤを通じ
てボンディングしようとするリードが多数になって隣接
のワイヤ間の距離が狭小な場合には、安定なワイヤルー
プを形成することが更に難しくなり、そしてワイヤが少
しでもスイーピングされてしまってもワイヤの短絡が発
生されることがある。
【０００８】このような問題点の対応策としては、ワイ
ヤボンディングの代わりにＴＡＢ（Tape automated bon
ding) またはバンプを利用した実装技術が提案されてお
り、またコーティングされたゴールドワイヤを使用する
技術も開発されている。
ヤボンディングの代わりにＴＡＢ（Tape automated bon
ding) またはバンプを利用した実装技術が提案されてお
り、またコーティングされたゴールドワイヤを使用する
技術も開発されている。
【０００９】しかし、前記ＴＡＢやバンプの使用はワイ
ヤボンディング技術に比べてその生産コストを顕著に上
昇させてしまうので、その実用化が難しい。また、コー
ティングされたゴールドワイヤも未だ開発段階であり、
実用化されていない。
ヤボンディング技術に比べてその生産コストを顕著に上
昇させてしまうので、その実用化が難しい。また、コー
ティングされたゴールドワイヤも未だ開発段階であり、
実用化されていない。
【００１０】したがって、安定なワイヤループを形成す
る方法、またはモールディング工程中にワイヤスイーピ
ングや垂れのようなワイヤの不良の発生を防止すること
ができる方法の提供が切実に要望されてきた。
る方法、またはモールディング工程中にワイヤスイーピ
ングや垂れのようなワイヤの不良の発生を防止すること
ができる方法の提供が切実に要望されてきた。
【００１１】本発明は、このような従来の課題に鑑みて
なされたものであり、その目的は、モールディング工程
中にワイヤスイーピングまたは短絡のようなワイヤの不
良の発生を防止することによってパッケージの実装効率
を増加させ、また隣接のワイヤ間の干渉による回路設計
の制限を緩和させており、その上に湿気がパッケージ内
部に浸透することを防止するワイヤの不良のないパッケ
ージの製造方法を提供することにある。
なされたものであり、その目的は、モールディング工程
中にワイヤスイーピングまたは短絡のようなワイヤの不
良の発生を防止することによってパッケージの実装効率
を増加させ、また隣接のワイヤ間の干渉による回路設計
の制限を緩和させており、その上に湿気がパッケージ内
部に浸透することを防止するワイヤの不良のないパッケ
ージの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の第１の発明は、ダイパッド上に半導
体チップを実装する段階と、内部リードおよび外部リー
ドを有するリードフレームの内部リードに前記半導体チ
ップをワイヤボンディングする段階と、前記半導体チッ
プ、ボンディングされたワイヤおよびリードフレームを
非伝導性のコーティング剤によりコーティングする段階
と、前記コーティングされた段階のパッケージを樹脂に
よってモールディングする段階と、前記コーティングさ
れた段階の前記リードフレームの外部リードから前記コ
ーティング剤を除去して前記パッケージをデフラッシュ
（deflash)する段階と、を有することを要旨とする。
め、請求項１記載の第１の発明は、ダイパッド上に半導
体チップを実装する段階と、内部リードおよび外部リー
ドを有するリードフレームの内部リードに前記半導体チ
ップをワイヤボンディングする段階と、前記半導体チッ
プ、ボンディングされたワイヤおよびリードフレームを
非伝導性のコーティング剤によりコーティングする段階
と、前記コーティングされた段階のパッケージを樹脂に
よってモールディングする段階と、前記コーティングさ
れた段階の前記リードフレームの外部リードから前記コ
ーティング剤を除去して前記パッケージをデフラッシュ
（deflash)する段階と、を有することを要旨とする。
【００１３】請求項２記載の第２の発明は、前記非伝導
性のコーティング剤はパラキシレン（para-xylene)であ
ることをことを要旨とする。
性のコーティング剤はパラキシレン（para-xylene)であ
ることをことを要旨とする。
【００１４】請求項３記載の第３の発明は、前記コーテ
ィング段階はパラキシレンガスを利用して行なわれるこ
とを要旨とする。
ィング段階はパラキシレンガスを利用して行なわれるこ
とを要旨とする。
【００１５】
【作用】上述の如く構成すれば、第１の発明は、通常の
半導体パッケージング工程において、ワイヤボンディン
グ工程後にパッケージの全体を非伝導性のコーティング
剤によってコーティングする段階を追加することによっ
て、ワイヤスイーピング、垂れまたは短絡のようなワイ
ヤの不良を防止することができる。
半導体パッケージング工程において、ワイヤボンディン
グ工程後にパッケージの全体を非伝導性のコーティング
剤によってコーティングする段階を追加することによっ
て、ワイヤスイーピング、垂れまたは短絡のようなワイ
ヤの不良を防止することができる。
【００１６】第２の発明は、前記コーティング工程は非
伝導性のコーティング剤、例えばペリレン（parylen
e）、即ちパラキシレンを利用して行なうので、デフラ
ッシュ工程中にリード中のソルダーリングが必要な部位
に塗布されたペリレンが容易に除去できる。
伝導性のコーティング剤、例えばペリレン（parylen
e）、即ちパラキシレンを利用して行なうので、デフラ
ッシュ工程中にリード中のソルダーリングが必要な部位
に塗布されたペリレンが容易に除去できる。
【００１７】第３の発明は、前記コーティング段階はパ
ラキシレンガスを利用して行なわれるので、パッケージ
をペリレンによってコーティングするとき、特別にマス
クや保護手段を使用する必要がない。
ラキシレンガスを利用して行なわれるので、パッケージ
をペリレンによってコーティングするとき、特別にマス
クや保護手段を使用する必要がない。
【００１８】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１９】本発明から使用されることができる装置の
一つの例を図１に図示している。図１における、コーテ
ィング装置１０は気化室１１、熱分解室１２、コーティ
ング室１３および制御部１４とからなっている。前記気
化室１１はコーティング剤、例えばペリレンダイマー
（dimer)が供給される注入口１５と、そしてラインＬ３
を通じて熱分解室１２に連結されている。前記気化室１
１にはペリレンダイマーを気化させるための加熱手段１
１ａが具備されている。
一つの例を図１に図示している。図１における、コーテ
ィング装置１０は気化室１１、熱分解室１２、コーティ
ング室１３および制御部１４とからなっている。前記気
化室１１はコーティング剤、例えばペリレンダイマー
（dimer)が供給される注入口１５と、そしてラインＬ３
を通じて熱分解室１２に連結されている。前記気化室１
１にはペリレンダイマーを気化させるための加熱手段１
１ａが具備されている。
【００２０】前記熱分解室１２にはラインＬ３を通じて
気化室１１から供給されたペリレンガスを熱分解するた
めの加熱手段１２ａが具備されている。
気化室１１から供給されたペリレンガスを熱分解するた
めの加熱手段１２ａが具備されている。
【００２１】前記コーティング室１３はラインＬ１を通
じて熱分解室１２に連結されており、また冷却手段１６
にも連結されている。この冷却手段１６はコーティング
室１３から供給される剰余ペリレンガスを液化させてお
り、その液化されたペリレンは気化室１１に再循環され
る。
じて熱分解室１２に連結されており、また冷却手段１６
にも連結されている。この冷却手段１６はコーティング
室１３から供給される剰余ペリレンガスを液化させてお
り、その液化されたペリレンは気化室１１に再循環され
る。
【００２２】前記制御部１４は各室の運転操作とコーテ
ィングの厚さを制御する。
ィングの厚さを制御する。
【００２３】このコーティング工程は次の如くである。
例えば、ペリレンダイマーのコーティング剤を注入口１
５に供給してから、続いてラインＬ４を通じて気化室１
１に供給する。気化室１１からは、ペリレンダイマーが
加熱手段１１ａによって温度約１５０℃、圧力約１ｔｏ
ｒｒに加熱される。続いて、ペリレンダイマーガスはラ
インＬ３を通じて熱分解室１２に輸送され、この熱分解
室１２から加熱手段１２ａにより更に高い温度、例えば
約６９０℃、圧力約０．５ｔｏｒｒに加熱される。この
ように熱分解されたペリレンモノマー（monomer)ガスは
コーティング室１３に輸送され、このコーティング室１
３からワイヤボンディング後に得られたパッケージ（＝
リードフレームストリップ（strip)）に噴射されてコン
フォーマルコーティング膜を形成する。そのコーティン
グ条件は温度約３５℃、圧力約０．１ｔｏｒｒである。
前記パッケージに塗布されたペリレンモノマーはコーテ
ィング室１３で重合化される。
例えば、ペリレンダイマーのコーティング剤を注入口１
５に供給してから、続いてラインＬ４を通じて気化室１
１に供給する。気化室１１からは、ペリレンダイマーが
加熱手段１１ａによって温度約１５０℃、圧力約１ｔｏ
ｒｒに加熱される。続いて、ペリレンダイマーガスはラ
インＬ３を通じて熱分解室１２に輸送され、この熱分解
室１２から加熱手段１２ａにより更に高い温度、例えば
約６９０℃、圧力約０．５ｔｏｒｒに加熱される。この
ように熱分解されたペリレンモノマー（monomer)ガスは
コーティング室１３に輸送され、このコーティング室１
３からワイヤボンディング後に得られたパッケージ（＝
リードフレームストリップ（strip)）に噴射されてコン
フォーマルコーティング膜を形成する。そのコーティン
グ条件は温度約３５℃、圧力約０．１ｔｏｒｒである。
前記パッケージに塗布されたペリレンモノマーはコーテ
ィング室１３で重合化される。
【００２４】剰余のペリレンはラインＬ６を通じて気化
室１１に再循環される。装置のすべての操作は制御部１
４によって制御される。
室１１に再循環される。装置のすべての操作は制御部１
４によって制御される。
【００２５】コーティング工程を包含した半導体の全体
的な製造工程は図２に図示されている。図２を参照する
と、ダイボンディング工程２１においては、半導体チッ
プを接着剤を利用してダイパッドにボンディングさせ
る。続いて、前記ゴールドワイヤを利用してリードフレ
ームの内部リードをチップ上に形成されたボンディング
パッドに電気的に接続させる（ワイヤボンディング工程
２２）。
的な製造工程は図２に図示されている。図２を参照する
と、ダイボンディング工程２１においては、半導体チッ
プを接着剤を利用してダイパッドにボンディングさせ
る。続いて、前記ゴールドワイヤを利用してリードフレ
ームの内部リードをチップ上に形成されたボンディング
パッドに電気的に接続させる（ワイヤボンディング工程
２２）。
【００２６】続いて、図中破線によって表示しているボ
ックス内にコーティング工程２３を実施する。そのコー
ティング工程２３は三段階に行なわれている：ペリレン
ダイマーのような非伝導性のコーティング剤を気化室１
１から気化させる気化工程２３−１；気化されたペリレ
ンを熱分解してペリレンモノマーに作る熱分解工程２３
−２；およびワイヤボンディング工程２２後に得られた
パッケージをペリレンによってコンフォーマルにコーテ
ィングする沈殿工程２３−３である。前記ペリレンガス
はパッケージ上に噴射される。
ックス内にコーティング工程２３を実施する。そのコー
ティング工程２３は三段階に行なわれている：ペリレン
ダイマーのような非伝導性のコーティング剤を気化室１
１から気化させる気化工程２３−１；気化されたペリレ
ンを熱分解してペリレンモノマーに作る熱分解工程２３
−２；およびワイヤボンディング工程２２後に得られた
パッケージをペリレンによってコンフォーマルにコーテ
ィングする沈殿工程２３−３である。前記ペリレンガス
はパッケージ上に噴射される。
【００２７】このコーティング膜の厚さはコーティング
しようとする表面積およびコーティング時間により異な
るが、望ましくは０．５乃至２．０μｍ、もっと望まし
くは約１．０μｍである。
しようとする表面積およびコーティング時間により異な
るが、望ましくは０．５乃至２．０μｍ、もっと望まし
くは約１．０μｍである。
【００２８】すべてのコーティング工程は制御部１４に
よって自動的に制御される。
よって自動的に制御される。
【００２９】自動化されたペリレンコーティング装置は
市販されているものを使用することができ、例えば米国
ＷＬ．clear Lakeに所在のＮＯＶＡ ＴＲＡＮ社の製品
を使用することができる。
市販されているものを使用することができ、例えば米国
ＷＬ．clear Lakeに所在のＮＯＶＡ ＴＲＡＮ社の製品
を使用することができる。
【００３０】コーティング装置は、通常の半導体パッケ
ージ製造ラインにおけるワイヤボンディング工程後のリ
ードフレームストリップがモールディング工程に送られ
る前に掛けているチャンバー取付具（chaamber fixtur
e）に装着することによって半導体パッケージの製造ラ
インに適用することができる。リードフレームストリッ
プは、コーティング装置の他の部位を経らないで直接コ
ーティング室１３に移送されてコーティングされる。
ージ製造ラインにおけるワイヤボンディング工程後のリ
ードフレームストリップがモールディング工程に送られ
る前に掛けているチャンバー取付具（chaamber fixtur
e）に装着することによって半導体パッケージの製造ラ
インに適用することができる。リードフレームストリッ
プは、コーティング装置の他の部位を経らないで直接コ
ーティング室１３に移送されてコーティングされる。
【００３１】前記コーティングされたパッケージは、図
３に示すように続いてモールディング工程２４、デフラ
ッシュ工程２５およびトリミング工程２６を経て最終の
パッケージに作られる。ここで、デフラッシュ工程２５
中に、電気的な接触点、例えばリード中のソルダーリン
グが必要な部位に塗布されたペリレンが容易に除去され
ることが確認された。すなわち、前記コーティングされ
た段階の前記リードフレームの外部リードから前記コー
ティング剤を除去する。そして、化学物質等を前記パッ
ケージをデフラッシュ（deflash)する。したがって、パ
ッケージをペリレンによってコーティングするとき、特
別にマスクや保護手段を使用する必要がない。
３に示すように続いてモールディング工程２４、デフラ
ッシュ工程２５およびトリミング工程２６を経て最終の
パッケージに作られる。ここで、デフラッシュ工程２５
中に、電気的な接触点、例えばリード中のソルダーリン
グが必要な部位に塗布されたペリレンが容易に除去され
ることが確認された。すなわち、前記コーティングされ
た段階の前記リードフレームの外部リードから前記コー
ティング剤を除去する。そして、化学物質等を前記パッ
ケージをデフラッシュ（deflash)する。したがって、パ
ッケージをペリレンによってコーティングするとき、特
別にマスクや保護手段を使用する必要がない。
【００３２】図３は本発明によりコーティングされたパ
ッケージを図示している図面であり、図３における数字
３１はチップ、数字３２はワイヤ、数字３０はダイパッ
ド、そして数字３３はコーティング膜をそれぞれ示して
いる。
ッケージを図示している図面であり、図３における数字
３１はチップ、数字３２はワイヤ、数字３０はダイパッ
ド、そして数字３３はコーティング膜をそれぞれ示して
いる。
【００３３】
【発明の効果】以上説明したように、第１の発明は、ワ
イヤボンディング工程が終了されたパッケージをモール
ディングする前にその表面全体を非伝導性のコーティン
グ剤によってコンフォーマルにコーティングする工程を
包含する本発明の方法により製作されたパッケージは次
のような長所をもっている。まず、モールディング工程
中にワイヤスイーピング、垂れまたは短絡のようなワイ
ヤの不良が発生されることを防止してパッケージの実装
効率を増加させ、隣接のワイヤ間の干渉による回路設計
上の制限を緩和させることができ、ペリレンが水−不溶
性膜を形成するので、ボンディングパッドの腐植とパッ
ケージ内の水分の浸透を効果的に防止することができ
る。また、ゴールドワイヤ上にプラスチックペリレン膜
を形成することによってゴールドワイヤの物性、例えば
延性を向上させてTemperature cycletest等の信頼性の
試験におけるその信頼度を増加させることができる。
イヤボンディング工程が終了されたパッケージをモール
ディングする前にその表面全体を非伝導性のコーティン
グ剤によってコンフォーマルにコーティングする工程を
包含する本発明の方法により製作されたパッケージは次
のような長所をもっている。まず、モールディング工程
中にワイヤスイーピング、垂れまたは短絡のようなワイ
ヤの不良が発生されることを防止してパッケージの実装
効率を増加させ、隣接のワイヤ間の干渉による回路設計
上の制限を緩和させることができ、ペリレンが水−不溶
性膜を形成するので、ボンディングパッドの腐植とパッ
ケージ内の水分の浸透を効果的に防止することができ
る。また、ゴールドワイヤ上にプラスチックペリレン膜
を形成することによってゴールドワイヤの物性、例えば
延性を向上させてTemperature cycletest等の信頼性の
試験におけるその信頼度を増加させることができる。
【００３４】第２の発明は、前記コーティング工程は非
伝導性のコーティング剤、例えばペリレン（parylen
e）、即ちパラキシレンを利用して行なうので、デフラ
ッシュ工程中にリード中のソルダーリングが必要な部位
に塗布されたペリレンが容易に除去できる。
伝導性のコーティング剤、例えばペリレン（parylen
e）、即ちパラキシレンを利用して行なうので、デフラ
ッシュ工程中にリード中のソルダーリングが必要な部位
に塗布されたペリレンが容易に除去できる。
【００３５】第３の発明は、前記コーティング段階はパ
ラキシレンガスを利用して行なわれるので、パッケージ
をペリレンによってコーティングするとき、特別にマス
クや保護手段を使用する必要がない。
ラキシレンガスを利用して行なわれるので、パッケージ
をペリレンによってコーティングするとき、特別にマス
クや保護手段を使用する必要がない。
【図１】本発明のワイヤの不良のないパッケージの製造
方法のコーティング工程を遂行するために使用される装
置の構成図である。
方法のコーティング工程を遂行するために使用される装
置の構成図である。
【図２】本発明の製造方法による製造工程を示す図であ
る。
る。
【図３】本発明によりコーティングされた半導体パッケ
ージの断面図である。
ージの断面図である。
１０ コーティング装置 １１ 気化室 １１ａ、１２ａ 加熱手段 １２ 熱分解室 １３ コーティング室 １４ 制御室 １６ 冷却手段 ３１ チップ ３２ ワイヤ ３３ コーティング膜
Claims (3)
- 【請求項１】 ダイパッド上に半導体チップを実装する
段階と、 内部リードおよび外部リードを有するリードフレームの
内部リードに前記半導体チップをワイヤボンディングす
る段階と、 前記半導体チップ、ボンディングされたワイヤおよびリ
ードフレームを非伝導性のコーティング剤によりコーテ
ィングする段階と、 前記コーティングされた段階のパッケージを樹脂によっ
てモールディングする段階と、 前記コーティングされた段階の前記リードフレームの外
部リードから前記コーティング剤を除去して前記パッケ
ージをデフラッシュ（deflash)する段階と、 を有することを特徴とするワイヤの不良のない半導体パ
ッケージの製造方法。 - 【請求項２】 前記非伝導性のコーティング剤はパラ−
キシレン（para-xylene)であることを特徴とする請求項
１記載のワイヤの不良のないパッケージの製造方法。 - 【請求項３】 前記コーティング段階はパラキシレンガ
スを利用して行なわれることを特徴とする請求項１また
は請求項２記載のワイヤの不良のないパッケージの製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994-12954 | 1994-06-09 | ||
| KR1019940012954A KR0136615B1 (ko) | 1994-06-09 | 1994-06-09 | 반도체 패키지 코팅방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845978A true JPH0845978A (ja) | 1996-02-16 |
Family
ID=19384970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7143328A Pending JPH0845978A (ja) | 1994-06-09 | 1995-06-09 | ワイヤの不良のないパッケージの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0845978A (ja) |
| KR (1) | KR0136615B1 (ja) |
| TW (1) | TW282570B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286285A (ja) * | 1999-03-30 | 2000-10-13 | Denso Corp | 半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685406B1 (ko) * | 2004-10-18 | 2007-02-22 | 삼성에스디아이 주식회사 | 보호부재를 가진 반도체 장치 |
| KR101501735B1 (ko) | 2014-09-23 | 2015-03-12 | 제너셈(주) | 반도체패키지의 ｅｍｉ 쉴드 처리공법 |
-
1994
- 1994-06-09 KR KR1019940012954A patent/KR0136615B1/ko not_active Expired - Fee Related
-
1995
- 1995-06-08 TW TW084105813A patent/TW282570B/zh not_active IP Right Cessation
- 1995-06-09 JP JP7143328A patent/JPH0845978A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286285A (ja) * | 1999-03-30 | 2000-10-13 | Denso Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW282570B (ja) | 1996-08-01 |
| KR0136615B1 (ko) | 1998-09-15 |
| KR960002712A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863757B2 (en) | Methods and systems for packaging integrated circuits | |
| US6596561B2 (en) | Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture | |
| US6417028B2 (en) | Method and apparatus for removing contaminants on electronic devices | |
| US20020041019A1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| JP3686287B2 (ja) | 半導体装置の製造方法 | |
| US5882955A (en) | Leadframe for integrated circuit package and method of manufacturing the same | |
| US5527742A (en) | Process for coated bonding wires in high lead count packages | |
| JPH0244738A (ja) | 電子装置作製方法 | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JPH0845978A (ja) | ワイヤの不良のないパッケージの製造方法 | |
| US6673656B2 (en) | Semiconductor chip package and manufacturing method thereof | |
| US11437309B2 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
| US20050023682A1 (en) | High reliability chip scale package | |
| US7271469B2 (en) | Methods of making integrated circuits | |
| JP2892055B2 (ja) | 樹脂封止型半導体素子 | |
| US6291882B1 (en) | Packaging process and structure of electronic device | |
| JPH02178953A (ja) | 樹脂封止型半導体装置 | |
| JPH0521693A (ja) | 電子装置用部材およびその作製方法 | |
| JP3233990B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02106954A (ja) | 電子装置 | |
| JPH0260154A (ja) | リードフレームおよびそれを用いた電子装置の作製方法 | |
| KR970001889B1 (ko) | 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법 | |
| JPH01292833A (ja) | 電子装置作製方法 | |
| JPH04154133A (ja) | ボンディングワイヤの短絡防止方法 |