JPH0846073A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0846073A
JPH0846073A JP6176701A JP17670194A JPH0846073A JP H0846073 A JPH0846073 A JP H0846073A JP 6176701 A JP6176701 A JP 6176701A JP 17670194 A JP17670194 A JP 17670194A JP H0846073 A JPH0846073 A JP H0846073A
Authority
JP
Japan
Prior art keywords
semiconductor device
ceramic
metallization
side wall
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6176701A
Other languages
English (en)
Inventor
Masaaki Okada
正明 岡田
Toshio Usuki
俊雄 臼木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6176701A priority Critical patent/JPH0846073A/ja
Priority to US08/503,342 priority patent/US5574314A/en
Priority to GB9515559A priority patent/GB2292010B/en
Publication of JPH0846073A publication Critical patent/JPH0846073A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/206—Wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 高出力動作時の放熱性に優れ、かつ高周波特
性に優れた半導体装置を容易に得ることを目的とする。 【構成】 金属ベース部材１上に接着された、その表面
に入出力取り出し用メタライズ５を備えた開口部を有す
る下部セラミック６と、この下部セラミック６上に配置
された開口部を有する上部セラミック７と、該上部セラ
ミック７上に配置されたシールリング８と、上記下部セ
ラミック６と上部セラミック７の開口部の、上記入出力
端子取り出し用メタライズ５と平行な内側壁に、上記ベ
ース１と電気的に接続されるよう形成したメタライズ９
と、上記下部セラミック６と上部セラミック７の開口部
内の上記ベース１上に載置された半導体素子２０と、上
記シールリング８上に上記下部セラミック６と上部セラ
ミック７の開口部を気密封止するよう接着された気密封
止用カバー４により半導体装置を構成した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に高出力動作に用いられる高周波用の半導体装置に関す
るものである。
【０００２】
【従来の技術】図８は従来の半導体装置の一例である特
開昭６４−８９５４８号公報に開示された半導体装置の
構造を示す斜視図であり、図において、１０１はベース
セラミック，１０２はこのベースセラミック１０１に焼
成して取りつけられたトップセラミック，１０３，１０
４はそれぞれ入力用及び出力用リード，１０５，１０６
はベースセラミック１０１上の接地用メタライズ１１７
に銀ロー付で取り付けられた接地用リード，１０７はベ
ースセラミック１０１上に設けられた接地用メタライズ
１１７に接着された半導体素子，１０８はこの半導体素
子１０７上の電極（図示せず）と、ベースセラミック１
０１上に設けられた入出力端子取り出し用メタライズ１
１６，及び接地用メタライズ１１７とを電気的に接続す
るために設けられた銅等からなるワイヤ，１１０はトッ
プセラミック１０２の上面に設けられたメタライズ，１
１５はこのメタライズ１１０にロウ付等により接着され
た金属からなるパッケージ封止用カバーである。１０９
ａ，１０９ｂは接地用メタライズ１１７と対応した部分
のトップセラミック１０２の内側壁，外側壁に設けられ
た内側壁，外側壁メタライズ，１１８はベースセラミッ
ク１０１の裏面に設けられたメタライズである。上記半
導体素子１０７はワイヤ１０８，ベースセラミック１０
１の接地用メタライズ１１７，接地用側面メタライズ１
１２を介して裏面メタライズ１１８と接続され接地され
ている。ベースセラミック１０１上に設けられたメタラ
イズ１１６は所定のインピーダンスが得られるようにマ
イクロ波ストリップラインにより形成されている。ま
た、このメタライズ１１６に接続される入出力用リード
１０３，１０４の幅はメタライズ１１６と同じ幅で構成
されている。
【０００３】次に動作について説明する。高周波の入力
信号は、入力リード１０３を介してベースセラミック１
０１上に形成された入出力端子取り出し用メタライズ１
１６，即ち所定の高周波で使用可能なマイクロ波ストリ
ップラインを通りワイヤ１０８を経由して半導体素子１
０７に印加される。半導体素子１０７からの出力信号
は、ワイヤ１０８，ベースセラミック１０１上に形成さ
れた入出力端子取り出し用メタライズ１１６，即ちマイ
クロ波ストリップライン，出力用リード１０４を介して
外部回路（図示せず）に取り出される。
【０００４】次に、パッケージについて説明する。従来
の半導体装置に用いられるパッケージは全体がセラミッ
クで構成されたものが多く利用されているが、このよう
なパッケージは、全体がセラミックで形成されているた
め、共振周波数が低くなり、特に高周波半導体装置に用
いた場合、特性が劣化してしまうという問題があった。
そのため、上述した半導体装置においては、電磁シール
ド用のメタライズ１０９ａをトップセラミック１０２の
内側面に設け、共振周波数の低下を防止している。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、ベース基板が熱伝導の悪い
セラミックにより形成されており、放熱性が悪いため、
高出力動作時において半導体素子から発生する熱を効率
よく放熱することができず、半導体素子が破壊されてし
まうという問題があった。
【０００６】本発明は以上のような問題点を解消するた
めになされたもので、高出力動作時の放熱性に優れ、か
つ高周波特性に優れた半導体装置を容易に得ることを目
的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、金属ベース部材上に接着された、第１の開口部を
有するセラミックからなる第１の側壁部材と、この第１
の側壁部材上に形成された入出力端子取り出し用メタラ
イズと、上記第１の側壁部材の第１の開口部よりも大き
い第２の開口部を有し、この第２の開口部内に上記第１
の開口部が配置されるように、上記第１の側壁部材上，
および上記入出力端子取り出し用メタライズ上に接着さ
れたセラミックからなる第２の側壁部材と、上記入出力
端子取り出し用メタライズと電気的に接続されないよ
う、かつ上記ベース部材と電気的に接続されるように、
上記第１及び第２の開口部の内側壁に、当該内側壁を覆
うように配設された金属物と、上記第１の開口部内のベ
ース部材上に載置され、その入出力端子が上記入出力端
子取り出し用メタライズと接続され、かつその接地端子
が上記ベース部材と接続された半導体素子と、上記第２
の側壁部材上に、上記内側壁を覆うように配設された金
属物と電気的に接続され、上記第２の開口部を封止する
ように接着された気密封止用カバーとを備えたものであ
る。
【０００８】また、上記半導体装置において、上記第１
及び第２の開口部の内側壁を覆うように配設された金属
物が金属製部材であるものである。
【０００９】また、上記半導体装置において、上記金属
製部材と気密封止用カバーを一体的に形成してなるもの
である。
【００１０】また、上記半導体装置において、上記第
１，第２の側壁部材への上記金属製部材の配設を、接着
剤を用いて上記第１，第２の側壁部材に接着して行って
なるものである。
【００１１】また、上記半導体装置において、上記金属
製部材と上記ベース部材との電気的な接続を、上記金属
製部材と上記ベース部材とを導電性接着剤を用いて接着
して行ってなるものである。
【００１２】
【作用】この発明においては、金属ベース部材上にセラ
ミックからなる第１，第２の側壁部材を接着し、該側壁
部材の内側壁に、この内側壁を覆うように上記金属ベー
スに電気的に接続された金属物を配設し、上記金属ベー
ス部材上に半導体素子を配置し、上記第２の側壁部材上
を封止用カバーにより封止するようにしたから、高周波
特性に優れ、かつ高出力動作時に半導体素子に発生する
熱を効率よく金属ベース部材から放熱させることができ
る半導体装置を提供できる。
【００１３】また、この発明においては、上記半導体装
置において、上記第１，第２の側壁部材の内側壁を覆う
ように配設した金属物を金属製部材としたから、高周波
特性に優れ、高出力動作時に半導体素子に発生する熱を
効率よく金属ベース部材から放熱させられる半導体装置
を容易に形成できる。
【００１４】また、この発明においては、上記半導体装
置において、上記金属製部材と気密封止用カバーを一体
的に形成するようにしたから、高周波特性に優れ、かつ
高出力動作時の放熱性に優れた半導体装置を容易に形成
できる。
【００１５】また、この発明においては、上記半導体装
置において、上記第１，第２の側壁部材への金属製部材
の配設を、接着剤を用いて上記第１，第２の側壁部材に
接着して行ってなるようにしたから、上記第１，第２の
側壁部材と金属製部材の膨張率の違いを緩和して、半導
体装置の破壊を防ぐことができ、温度変化に対して信頼
性の高く、高周波特性に優れた半導体装置を提供でき
る。
【００１６】また、この発明においては、上記半導体装
置において、上記金属製部材とベース基板の電気的な接
続を、上記金属製部材とベース基板とを導電性接着剤を
用いて接着して行ってなるようにしたから、上記金属製
部材とベース基板の膨張率の違いにともなう接触不良の
発生を減らし、温度変化に対して信頼性の高く、高周波
特性に優れた半導体装置を提供できる。
【００１７】
【実施例】
実施例１．図１は本発明の第１の実施例による半導体装
置の構造を説明するためのパッケージ封止用カバーを外
した状態の斜視図であり、図において、１はヒートシン
ク及び接地導体として機能するＣｕ，Ｃｕ−Ｗ，又はＣ
ｕ−Ｍｏ−Ｃｕ等の熱伝導の高い金属からなるベース部
材，６はアルミナや窒化アルミ等の非導電性材料からな
る下部セラミックで、その表面には、Ｎｉ＋Ａｕ等の材
料からなる入出力端子取り出し用メタライズ５が設けら
れている。７は該下部セラミック６上に配置されたアル
ミナや窒化アルミ等からなる上部セラミック，８は該上
部セラミック７上に配置された封止用のＦｅ−Ｎｉ系材
料やＣｕ系材料からなるシールリング，４は該シールリ
ング８上に、上記半導体装置を封止するよう配置される
Ｆｅ−Ｎｉ系材料やＣｕ系材料からなるパッケージ封止
用カバー、２０は上記ベース部材１，下部セラミック
６，上部セラミック７，シールリング８，及びパッケー
ジ封止用カバー４からなるパッケージの内部に取り付け
られた半導体素子，２１は銅等からなるワイヤ、９は上
部メタライズ７と下部メタライズ６の入出力端子取出用
メタライズ５と平行な内側壁の全面に形成されたメタラ
イズであり、ベース基板１と接続されている。
【００１８】また、図２は本発明の第１の実施例による
半導体装置の製造方法を示す斜視図，および製造フロー
チャートであり、図において、図１と同一符号は同一ま
たは相当する部分を示しており、２２は上部セラミック
７の上面に、シールリング８を取り付けるために設けら
れたメタライズである。
【００１９】次に製造方法について説明する。まず、図
２(a) に示すように、２枚のグリーンシート状のセラミ
ックを打ち抜き加工し（S11,S21)、その表面にそれぞれ
パターニングにより入出力端子取り出し用メタライズ
５，及びメタライズ２２を形成し(S12,S22) 、これらの
メタライズを乾燥させ(S13,S23) 、第１の側壁部材であ
る下部セラミック６と，第２の側壁部材である上部セラ
ミック７を得る。
【００２０】次に、グリーンシート状の下部セラミック
６と上部セラミック７を重ね合わせて接着し(S4)、接着
部を乾燥させた後、焼成して接着させる（図２(b),S5)
。その後、図２(c) に示すように、上部セラミック７
と下部セラミック６の内側壁のうち、入出力端子取出用
メタライズ５と平行な方向の内側壁全面に、印刷技術に
よりＮｉ＋Ａｕ等のメタライズ９を施す(S6)。
【００２１】さらに、上部セラミック７上に封止用のＦ
ｅ−Ｎｉ系材料からなるシールリング８を銀ロウでロウ
付し(S7)、下部セラミック６の下面にベース部材１を取
り付けた後、シールリング８と，メタライズ９と，ベー
ス部材１とを導通させるために、金属部分にＮｉ＋Ａｕ
メッキ等の仕上げメッキを施した後(S8)、半導体素子２
０をベース部材１上に実装し（図２(d),S9) 、該半導体
素子２０の接地用端子（図示せず）をベース部材１に，
また入出力用端子（図示せず）を入出力端子取り出し用
メタライズ５にワイヤ２１により接続する。その後、パ
ッケージ封止用カバー４により半導体素子を気密封止し
て(S10) 、図２(e) に示すような半導体装置を得る。
【００２２】次に動作について説明する。高周波の入力
信号は、入出力端子取り出し用メタライズ５の入力端子
側からワイヤ２１を経由して半導体素子２０に印加され
る。半導体素子２０からの出力信号はワイヤ２１を経由
して入出力端子取り出し用メタライズ５の出力端子側か
ら出力される。また、半導体素子２０の接地用端子（図
示せず）は、ワイヤ２１を介して金属ベース１と接続さ
れ、接地されている。
【００２３】次に、パッケージについて説明する。本実
施例の半導体装置は、パッケージの側壁部分が下部セラ
ミック６と上部セラミック７とにより構成されている
が、下部セラミック６と上部セラミック７の内側壁には
メタライズ９が形成され、該メタライズ９と、金属ベー
ス１とが導通されており、半導体素子収納用パッケージ
の内部が導波管状となっているので、パッケージの電磁
シールド効果が高められ、高周波動作時において、パッ
ケージの側壁部分をセラミックのみで形成したときに起
こる共振周波数が低くなるといった高周波特性の劣化の
問題が改善されている。
【００２４】本実施例においては、半導体素子２０を取
り付けるベース部材１の材料として、ＣｕやＣｕ−Ｗ等
の熱伝導率の高い金属材料を使用している。このため、
ベース部材１の放熱性が優れており、高出力動作により
半導体素子２０から発生した熱を、パッケージの外に効
率よく放熱することができ、発熱による半導体素子２０
の破壊を防ぐことができる。
【００２５】このように本実施例１によれば、半導体素
子２０を取り付けるためのベース部材１の材料として、
熱伝導率の高い金属材料を用いるようにしたから、高出
力動作時の放熱性に優れ、かつ高周波特性に優れた半導
体装置を得られる効果がある。
【００２６】なお、上記実施例においては、パッケージ
の電磁シールド効果を高めるために上部セラミックと下
部セラミックの内側壁のうち、入出力端子取出用メタラ
イズと平行な面内の内側壁の全面に印刷技術等を用いて
Ｎｉ＋Ａｕ等のメタライズを形成するようにしたが、図
３に示すように、入出力端子取り出し用メタライズ近傍
部分を除いた内側壁の全面に、上記入出力端子取り出し
用メタライズに接触しないよう電磁シールド用のメタラ
イズ９ａを設けるようにしてもよい。このような場合に
おいては、電磁シールド効果を更に高めることができ
る。
【００２７】実施例２．図４は本発明の第２の実施例に
よる高周波半導体装置の構造を説明するためのパッケー
ジ封止用カバーを外した状態の斜視図であり、図におい
て、図１と同一符号は同一又は相当する部分を示してお
り、１０はＦｅ−Ｎｉ系金属やＣｕ系金属等からなる金
属板である。
【００２８】上記第１の実施例においては、半導体装置
のパッケージの電磁シールド効果を高めるために上部セ
ラミック７と下部セラミック６の内側壁に、印刷技術に
よりＮｉ＋Ａｕ等のメタライズ９を形成するようにした
が、このようなメタライズを形成するためには、上部セ
ラミック７，下部セラミック６を重ね合わせてはりつけ
た後、内側壁にメタライズ９を形成し、さらにシールリ
ング８と金属ベース１を取り付けた後、上記内側壁のメ
タライズ９とベース部材１等との接続のためのメッキ，
即ちメタライズを行う必要があった。したがって、メタ
ライズ工程を２度繰り返す必要があり、作業工程が非常
に複雑となるという問題があった。本実施例２の半導体
装置は、このような問題点を解消するため、内側壁にメ
タライズを形成する代わりに、内側壁に金属板を接着す
るようにしたものである。
【００２９】即ち、本実施例２においては、あらかじめ
下部セラミック６，上部セラミック７，及びシールリン
グ８からなるパッケージ側壁の、入出力端子取り出し用
メタライズ５と平行な方向の内側壁に接触嵌合するＴ字
形状の金属からなる板状部材１０を用意し、下部セラミ
ック６と上部セラミック７を接着し、さらにこれらに、
シールリング８とベース部材１を接着した後、下部セラ
ミック６，上部セラミック７，及びシールリング８の内
側壁に沿って金属板１０を銀ロウによりロウ付し、該金
属板２０とベース部材１とを半田やロウ付等により接着
した後、半導体素子２０を実装し、パッケージ封止用カ
バー４によりパッケージを封止して半導体装置を得る。
【００３０】このような本実施例２においても上記実施
例１と同様の効果を奏するとともに、パッケージの内側
壁に金属板１０を張りつけるようにしたから、上記実施
例１よりもパッケージ形成時のメタライズ工程が少なく
なり、容易に電磁シールド効果が高く、高周波特性に優
れた半導体装置を得ることができる。
【００３１】なお、上記実施例２においては、パッケー
ジの内側壁に金属板を張りつけるようにしたが、図５に
示すように、金属板のかわりに金属からなる枠状部材１
０ａをパッケージの内側壁にはめ込むようにしてもよ
い。この時、枠状部材１０ａは、該枠状部材１０ａをパ
ッケージにはめ合わせた状態で、該枠状部材１０ａと入
出力端子取り出し用メタライズ５との間に隙間ができ、
枠状部材１０ａとメタライズ５とが互いに接触しないよ
うな形状に形成する。このような場合においては、パッ
ケージの入出力端子取り出し用メタライズ５と垂直な方
向の面を有する側壁にもベース部材と接続された金属か
らなるシールドを設けることができるから、電磁シール
ド効果を更に高めることができる。
【００３２】ここで、特開平１−２３１３５６号公報
に、パッケージ側壁の一方の対向する２面の側壁が金属
から形成され、他方の対向する２面の側壁がセラミック
から構成され、かつ上記金属の側壁が半導体素子を載置
する金属板と電気的に接続された構造の半導体装置が記
載されている。該公報に開示されている半導体装置は、
パッケージ側壁を構成する金属側壁とセラミック側壁と
が互いに接着されているが、金属とセラミックでは熱膨
張率が異なるため、熱膨張により側壁であるセラミック
板と金属板との接着部分がずれてしまい、パッケージの
気密性が損なわれてしまうという問題が生ずる。このた
め、発熱しやすい高出力半導体装置としては実用的なも
のではない。これに対し、本発明の半導体装置において
は、セラミックにより形成した枠状の側壁内に金属板を
張りつけるものであり、高出力動作時においても上記の
ようなセラミック板と金属板との接着部分がずれて気密
性が損なわれるという問題は発生せず、高出力動作時に
おいても信頼性の高い、高周波特性に優れた半導体装置
を提供することができるものである。
【００３３】実施例３．図６は本発明の第３の実施例に
よる半導体装置の構造を説明するための斜視図であり、
図において図４と同一符号は同一または相当する部分を
示しており、１１は、パッケージ封止用カバー４に金属
板１０をロウ付や、導電性接着剤を用いて接着してなる
一体化部材である。
【００３４】上記実施例２においては、図４に示すよう
に板状の金属板１０をはめ込み、パッケージ封止用カバ
ー４によりパッケージを封止するようにしたが、本実施
例３においては、あらかじめ、パッケージ封止用カバー
４に金属板１０を接着して一体化部材１１を形成してお
き、金属板１０をパッケージの側壁にはめ合わせると同
時にカバー４によるパッケージの封止も行えるようにし
たものである。
【００３５】このような本実施例３においては、一体化
部材を形成しておくことにより、半導体装置の部品点数
を少なくできるとともに、パッケージを封止用カバーに
より封止する際の位置あわせを不要とすることができる
から、半導体装置の製造工程を容易とすることができ
る。
【００３６】なお、本実施例３においては、封止用カバ
ーに金属板を接着するようにしたが、図７に示すよう
に、上記実施例２において図６に示した枠状部材１０ａ
をパッケージ封止用カバー４に接着してなる一体化部材
１１ａを設け、これをパッケージにはめ込むようにして
もよく、上記実施例３と同様の効果を奏する。
【００３７】また、本実施例３においては、パッケージ
封止用カバーに金属板を接着して一体化部材を形成する
ようにしたが、本発明においては一体化部材を一体形成
するようにしてもよく、このような場合においては、一
体化部材の製造工程を簡略化することができ、半導体装
置を容易に形成できる効果がある。
【００３８】さらに、上記第２，及び第３の実施例にお
いては、パッケージの内側壁に金属板をロウ付により接
着するようにしたが、金属板を樹脂等の伸縮性を有する
接着剤により接着するようにしてもよい。パッケージの
内側壁にメタライズを形成したり、金属板をロウ付する
場合、メタライズや金属板と、上部セラミック，下部セ
ラミックの熱膨張率が異なるため、高出力動作時に半導
体装置の温度が高くなると、膨張したメタライズや金属
板が上部セラミック，下部セラミックを引っ張り、パッ
ケージを破壊してしまう恐れがある。しかし、金属板を
伸縮性を有する接着剤により接着すると、該接着材によ
り金属板とセラミックの膨張率の違いを緩和できるた
め、パッケージ破壊の問題を改善することができ、温度
変化に対して信頼性の高い半導体装置を提供することが
できる。さらに、接着材により接着する場合、内側壁に
張りつける金属板として熱膨張率の大きい安価な金属材
料を用いることも可能となり、安価に高出力動作時の放
熱性に優れ、かつ高周波特性に優れた半導体装置を得る
ことができる。
【００３９】また、ベース部材と金属板との接着を導電
性接着剤により行うようにしてもよく、例えばベース部
材と金属板とに熱膨張率が異なる材質を用いた場合にお
いても、伸縮性を有する導電性接着剤がベース部材と金
属板との膨張によるずれを緩和するため、ベース部材と
金属板とのずれによる接触不良をなくして、良好な接触
状態を保持することができ、温度変化に対して信頼性の
高い半導体装置を得ることができる。
【００４０】
【発明の効果】以上のようにこの発明によれば、金属ベ
ース部材上にセラミックからなる第１，第２の側壁部材
を接着し、該側壁部材の内側壁に、この内側壁を覆うよ
うに上記金属ベースに電気的に接続された金属物を配設
し、上記金属ベース部材上に半導体素子を配置し、上記
第２の側壁部材上を封止用カバーにより封止するように
したから、高出力動作時の放熱性に優れ、かつ高周波特
性に優れた半導体装置を提供できる効果がある。
【００４１】また、この発明によれば、上記半導体装置
において、上記第１，第２の側壁部材の内側壁を覆うよ
うに配設した金属物を金属製部材としたから、高出力動
作時の放熱性に優れ、かつ高周波特性に優れた半導体装
置を容易に形成できる効果がある。
【００４２】また、この発明によれば、上記半導体装置
において、上記金属製部材と気密封止用カバーを、一体
的に形成するようにしたから、高出力動作時の放熱性に
優れ、かつ高周波特性に優れた半導体装置を容易に形成
できる効果がある。
【００４３】また、この発明によれば、上記半導体装置
において、上記第１，第２の側壁部材への金属製部材の
配設を、接着剤を用いて上記第１，第２の側壁部材に接
着して行ってなるようにしたから、温度変化に対して信
頼性が高く、高周波特性に優れた半導体装置を提供でき
る効果がある。
【００４４】また、この発明においては、上記半導体装
置において、上記金属製部材とベース部材の電気的な接
続を、上記金属製部材とベース部材とを導電性接着剤を
用いて接着して行ってなるようにしたから、温度変化に
対して信頼性が高く、高周波特性に優れた半導体装置を
提供できる効果がある。
【図面の簡単な説明】
【図１】 この発明の第１の実施例による半導体装置の
構造を示す斜視図である。
【図２】 この発明の第１の実施例による半導体装置の
製造方法を説明するための工程図，及び製造フローチャ
ートである。
【図３】 この発明の第１の実施例の変形例による半導
体装置の構造を示す斜視図である。
【図４】 この発明の第２の実施例による半導体装置の
構造を示す斜視図である。
【図５】 この発明の第２の実施例の変形例による半導
体装置の構造を示す斜視図である。
【図６】 この発明の第３の実施例による半導体装置の
構造を示す斜視図である。
【図７】 この発明の第２の実施例の変形例による半導
体装置の構造を示す斜視図である。
【図８】 従来の半導体装置の構造を示す斜視図であ
る。
【符号の説明】
１ ベース部材、４，１１５ パッケージ封止用カバ
ー、５，１１６ 入出力端子取り出し用メタライズ、６
下部セラミック、７ 上部セラミック、８ シールリ
ング、９，９ａ 内側壁メタライズ、１０ 金属板、１
０ａ 枠上部材、１１，１１ａ 一体型部材、２０，１
０７ 半導体素子、２１，１０８ ワイヤ、２２ メタ
ライズ、１０１ ベースセラミック、１０２ トップセ
ラミック、１０３，１０４ 入出力用リード、１０５，
１０６ 接地用リード、１０９ａトップセラミックの内
側壁メタライズ、１０９ｂ トップセラミックの外側壁
メタライズ、１１０ トップセラミックの上面メタライ
ズ、１１２ 接地用側面メタライズ、１１７ 接地用メ
タライズ、１１８ 裏面メタライズ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 金属材料からなるベース部材上に接着さ
    れた、第１の開口部を有するセラミックからなる第１の
    側壁部材と、 該第１の側壁部材上に形成された入出力端子取り出し用
    メタライズと、 上記第１の開口部よりも大きい第２の開口部を有し、上
    記第１の側壁部材上，および上記入出力端子取り出し用
    メタライズ上に、上記第２の開口部内に上記第１の開口
    部が配置されるよう接着された、セラミックからなる第
    ２の側壁部材と、 上記入出力端子取り出し用メタライズと電気的に接続さ
    れないよう、かつ上記ベース部材と電気的に接続される
    ように、上記第１及び第２の開口部の内側壁に、当該内
    側壁を覆うように配設された金属物と、 上記第１の開口部内のベース部材上に載置され、その入
    出力端子が上記入出力端子取り出し用メタライズと接続
    され、かつその接地端子が上記ベース部材と接続された
    半導体素子と、 上記第２の側壁部材上に、上記内側壁に配設された金属
    物と電気的に接続され、上記第２の開口部を封止するよ
    うに接着された気密封止用カバーとを備えたことを特徴
    とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 上記第１及び第２の開口部の内側壁を覆うように配設さ
    れた金属物は、金属製部材であることを特徴とする半導
    体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 上記金属製部材と気密封止用カバーとは、一体的に形成
    されていることを特徴とする半導体装置。
  4. 【請求項４】 請求項２記載の半導体装置において、 上記第１，第２の側壁部材への上記金属製部材の配設
    は、接着剤を用いて上記第１，第２の側壁部材に接着し
    て行ってなることを特徴とする半導体装置。
  5. 【請求項５】 請求項２記載の半導体装置において、 上記金属製部材と上記ベース部材の電気的な接続は、上
    記金属製部材と上記ベース部材とを導電性接着剤を用い
    て接着して行ってなることを特徴とする半導体装置。
JP6176701A 1994-07-28 1994-07-28 半導体装置 Pending JPH0846073A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6176701A JPH0846073A (ja) 1994-07-28 1994-07-28 半導体装置
US08/503,342 US5574314A (en) 1994-07-28 1995-07-17 Packaged semiconductor device including shielded inner walls
GB9515559A GB2292010B (en) 1994-07-28 1995-07-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6176701A JPH0846073A (ja) 1994-07-28 1994-07-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH0846073A true JPH0846073A (ja) 1996-02-16

Family

ID=16018241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6176701A Pending JPH0846073A (ja) 1994-07-28 1994-07-28 半導体装置

Country Status (3)

Country Link
US (1) US5574314A (ja)
JP (1) JPH0846073A (ja)
GB (1) GB2292010B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847115B2 (en) * 2001-09-06 2005-01-25 Silicon Bandwidth Inc. Packaged semiconductor device for radio frequency shielding
JP2005340443A (ja) * 2004-05-26 2005-12-08 Kyocera Corp 電子部品収納用パッケージおよび磁気センサ装置
JP2011159892A (ja) * 2010-02-03 2011-08-18 Toshiba Corp 半導体パッケージおよび高周波半導体装置
JP2017228684A (ja) * 2016-06-23 2017-12-28 株式会社東芝 高周波半導体用パッケージ
CN113451437A (zh) * 2020-03-25 2021-09-28 昇佳电子股份有限公司 光传感器封装结构及其封装方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870061A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 高周波集積回路、及びその製造方法
US5744084A (en) * 1995-07-24 1998-04-28 Lsi Logic Corporation Method of improving molding of an overmolded package body on a substrate
US5668408A (en) * 1996-04-12 1997-09-16 Hewlett-Packard Company Pin grid array solution for microwave multi-chip modules
US5792984A (en) * 1996-07-01 1998-08-11 Cts Corporation Molded aluminum nitride packages
US5879786A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Constraining ring for use in electronic packaging
US5888630A (en) 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
JP2933036B2 (ja) * 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
KR100232221B1 (ko) * 1996-12-31 1999-12-01 김영환 반도체 패키지 및 그 제조 방법
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
CA2232517C (en) * 1997-03-21 2004-02-17 Honda Giken Kogyo Kabushiki Kaisha .) Functionally gradient material and method for producing the same
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
RU2134465C1 (ru) 1998-12-08 1999-08-10 Таран Александр Иванович Однокристальный модуль ис
US6140698A (en) * 1998-12-21 2000-10-31 Nortel Networks Corporation Package for microwave and mm-wave integrated circuits
US6052045A (en) * 1999-03-12 2000-04-18 Kearney-National, Inc. Electromechanical switching device package with controlled impedance environment
US6261868B1 (en) * 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
US6188130B1 (en) * 1999-06-14 2001-02-13 Advanced Technology Interconnect Incorporated Exposed heat spreader with seal ring
JP3328235B2 (ja) * 1999-08-17 2002-09-24 山形日本電気株式会社 半導体装置用セラミックパッケージ
DE10031407A1 (de) * 2000-06-28 2002-01-10 Daimler Chrysler Ag Hermetisches Hochfrequenzmodul und Verfahren zur Herstellung
USRE38381E1 (en) 2000-07-21 2004-01-13 Kearney-National Inc. Inverted board mounted electromechanical device
JP3718131B2 (ja) * 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
US6603193B2 (en) * 2001-09-06 2003-08-05 Silicon Bandwidth Inc. Semiconductor package
ES2294279T3 (es) * 2002-03-08 2008-04-01 Kearney-National, Inc. Rele moldeado de montaje superficial y el metodo de fabricacion del mismo.
US6699571B1 (en) * 2002-03-27 2004-03-02 Morgan Advanced Ceramics, Inc. Devices and methods for mounting components of electronic circuitry
US6853055B1 (en) * 2003-11-26 2005-02-08 Actel Corporation Radiation shielding die carrier package
US7327015B2 (en) * 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP4492454B2 (ja) 2005-06-20 2010-06-30 富士電機システムズ株式会社 パワー半導体モジュール
US8680666B2 (en) * 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
CN101627450B (zh) * 2007-03-08 2013-10-30 日本电气株式会社 电容元件、印刷布线板、半导体封装以及半导体电路
DE102008040466A1 (de) * 2008-07-16 2010-01-21 Robert Bosch Gmbh Leistungselektronikeinrichtung
US9785186B2 (en) 2012-10-16 2017-10-10 Samsung Electronics Co., Ltd. Package system with cover structure and method of operation thereof
EP2918150B1 (en) * 2012-11-09 2020-03-11 Samsung Electronics Co., Ltd. Package system with cover strucure and method of operation thereof
JP2015192097A (ja) * 2014-03-28 2015-11-02 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member
JP7085908B2 (ja) * 2018-06-13 2022-06-17 住友電工デバイス・イノベーション株式会社 半導体装置
NL2025749B1 (en) * 2020-06-04 2022-01-26 Ampleon Netherlands Bv Molded air-cavity package and device comprising the same
US20220344240A1 (en) * 2021-04-23 2022-10-27 Microsoft Technology Licensing, Llc Multilayer superconducting structures for cryogenic electronics
US11587891B2 (en) 2021-05-31 2023-02-21 Texas Instruments Incorporated Ceramic semiconductor package seal rings

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596513B2 (ja) * 1978-12-28 1984-02-13 富士通株式会社 マイクロ波装置モジユ−ル
JPS5595343A (en) * 1979-01-11 1980-07-19 Nec Corp Container for semiconductor
JPS5778156A (en) * 1980-11-04 1982-05-15 Seiko Epson Corp Semiconductor integrated circuit sealing device
FR2506520A1 (fr) * 1981-05-19 1982-11-26 Thomson Csf Boitier d'encapsulation pour semiconducteur de puissance fonctionnant dans une gamme de frequences de 2 a 20 ghz
JPS58190046A (ja) * 1982-04-30 1983-11-05 Fujitsu Ltd 半導体装置
FR2538617B1 (fr) * 1982-12-28 1986-02-28 Thomson Csf Boitier d'encapsulation pour semiconducteur de puissance, a isolement entree-sortie ameliore
JPS63207157A (ja) * 1987-02-24 1988-08-26 Matsushita Electric Works Ltd 半導体パツケ−ジ
EP0331289A3 (en) * 1988-02-26 1991-04-03 Hitachi, Ltd. Semiconductor device with impedance matching means
JPH01231356A (ja) * 1988-03-11 1989-09-14 Nec Corp 半導体装置
JP2603310B2 (ja) * 1988-09-26 1997-04-23 日本電信電話株式会社 高周波集積回路用パッケージ
US5031069A (en) * 1989-12-28 1991-07-09 Sundstrand Corporation Integration of ceramic capacitor
JPH0492461A (ja) * 1990-08-07 1992-03-25 Mitsubishi Electric Corp 混成集積回路
JPH05152455A (ja) * 1991-11-27 1993-06-18 Shinko Electric Ind Co Ltd 高周波素子用パツケージ
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847115B2 (en) * 2001-09-06 2005-01-25 Silicon Bandwidth Inc. Packaged semiconductor device for radio frequency shielding
JP2005340443A (ja) * 2004-05-26 2005-12-08 Kyocera Corp 電子部品収納用パッケージおよび磁気センサ装置
JP2011159892A (ja) * 2010-02-03 2011-08-18 Toshiba Corp 半導体パッケージおよび高周波半導体装置
JP2017228684A (ja) * 2016-06-23 2017-12-28 株式会社東芝 高周波半導体用パッケージ
US10224291B2 (en) 2016-06-23 2019-03-05 Kabushiki Kaisha Toshiba Semiconductor device package with strip line structure and high frequency semiconductor device thereof
CN113451437A (zh) * 2020-03-25 2021-09-28 昇佳电子股份有限公司 光传感器封装结构及其封装方法

Also Published As

Publication number Publication date
US5574314A (en) 1996-11-12
GB9515559D0 (en) 1995-09-27
GB2292010B (en) 1998-06-24
GB2292010A (en) 1996-02-07

Similar Documents

Publication Publication Date Title
JPH0846073A (ja) 半導体装置
JP3009788B2 (ja) 集積回路用パッケージ
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP2728322B2 (ja) 半導体装置
US6400035B1 (en) Microwave semiconductor device with improved heat discharge and electrical properties and manufacturing method thereof
JP2511136Y2 (ja) 電子部品用メタルパッケ―ジ
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
JP2002026656A (ja) Ｓａｗ発振器
JP5004837B2 (ja) 構造体及び電子装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH0511443U (ja) 半導体素子収納用パツケージ
JP2004022627A (ja) 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置
JP3736226B2 (ja) Ｓａｗデバイス
JP2870501B2 (ja) 半導体装置
JPH0812888B2 (ja) 半導体装置用パツケ−ジ
JP2669310B2 (ja) 半導体集積回路装置およびその実装方法
JP2003197803A (ja) 半導体パッケージ
JP2854460B2 (ja) 半導体素子収納用パッケージ
JP2531125B2 (ja) Ｉｃチップキャリアモジュ―ル
JP3460631B2 (ja) 高周波半導体素子
US20100309640A1 (en) Surface mount electronic device packaging assembly
JP2583507B2 (ja) 半導体実装回路装置
JP4514595B2 (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2799262B2 (ja) 半導体素子収納用パッケージの接合構造
JPS6035245Y2 (ja) 半導体装置