JPH0846991A

JPH0846991A - 信号処理回路

Info

Publication number: JPH0846991A
Application number: JP6196163A
Authority: JP
Inventors: Takashi Honda; 隆本多; Hiroshi Fukuda; 博福田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-07-29
Filing date: 1994-07-29
Publication date: 1996-02-16

Abstract

(57)【要約】【構成】例えばデジタルＶＴＲ等の映像機器に対し
て、Ｙ信号側のラインに１クロック単位の可変ディレイ
を設け、Ｃ信号（Ｒ−Ｙ，Ｂ−Ｙ）のラインに１／２
（１＋Ｚ^-1）の特性のデジタルフィルタによる１／２ク
ロックの時間単位の信号の遅延が可能な微調整ディレイ
を設けて、Ｙ信号とＣ信号の時間的ずれを補正すること
のできる信号処理回路を設ける。【効果】アナログの遅延回路を用いなくとも、視覚的
に画像で認識できないレベルまで容易に微調整を行うこ
とができるようになり、製品ごとの特性のバラツキを解
消することができると共に、機器の小型化やコストの低
減を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号処理回路に関わり、
例えば、デジタルＶＴＲの映像機器のＹ（輝度）信号と
Ｃ（クロマ）信号を処理する回路に適用して好適なもの
とされる。

【０００２】

【従来の技術】例えばデジタルＶＴＲなどの映像機器で
は、記録系と再生系の何れにおいてもＹ信号とＣ信号と
の各信号群に分離して、それぞれ独立に所要の信号処理
を行うようにされており、例えばＹ信号であればＡＧＣ
（Auto Gain controll）や所定の周波数特性を得るため
の信号処理がなされ、Ｃ信号であればＡＣＣ（Auto Chr
oma Gain Controll ）、Ｃ信号の復調、色差デコード処
理、周波数特性の補償等の処理が行われる。そして、通
常の場合にはＹ信号よりもＣ信号のほうが信号処理の段
階が多いことから、Ｙ信号とＣ信号がそれぞれ上記のよ
うな処理が行われる信号処理回路を介して出力された時
点では、Ｙ信号に対してＣ信号が時間的に遅れているよ
うなタイミングとなる。

【０００３】このような、信号処理後のタイミングのず
れを補正する手段として、Ｃ信号よりもタイミング的に
進んでいるＹ信号について遅延回路を通過させてその遅
延量を調整することで、Ｃ信号と位相がほぼ一致するよ
うにする方法が知られている。

【０００４】

【発明が解決しようとする課題】ところで、このような
遅延回路ではその遅延処理が、映像信号をデジタル信号
として各種処理を行う回路（デジタルビデオプロセッ
サ）に供給されるクロック周波数に基づいて行われるこ
とから、最小の遅延時間単位が１クロック単位となる。
例えば具体的には、このクロック周波数が１３．５ＭHz
のシステムの場合であるすると、その遅延時間単位は７
４ｎｓｅｃ単位となる。ところが、この程度の遅延時間
単位であると、タイミングのずれを補正した時点でＹ信
号とＣ信号のタイミングが完全に一致する、あるいはか
なりわずかな時間差となったような場合には問題ない
が、比較的時間差がひらいているような場合では、モニ
タに映る映像としてＹ信号とＣ信号の位相のずれが肉眼
で確認できてしまうことが分かっており、１クロック単
位の遅延時間の調整では、良質な映像を得るにはまだ粗
いという問題を有することになる。なお、遅延回路の遅
延時間単位にして５０ｎｓｅｃ程度以内の精度であれ
ば、映像を肉眼で見た場合にＹ信号とＣ信号間のずれが
確認されなくなる許容範囲とされている。

【０００５】そこで、更に微調整を行う手段として、Ｙ
信号について上記の遅延回路を介した後に、更にアナロ
グ回路により構成された遅延回路に通過させて遅延させ
ることが行われていたが、アナログによる遅延回路では
各種特性が不安定であったり、量産時の製品ごとのバラ
ツキが著しいことから、有効といえるものではなかっ
た。

【０００６】

【課題を解決するための手段】そこで、本発明の信号処
理回路は上記した問題点を解決するため、特定の帯域幅
を有する第１の信号の経路と、この第１の信号よりも狭
い帯域幅を有する第２の信号経路を備え、第１の信号の
経路に対してはクロック周波数の１クロックの時間単位
の遅延量の設定が可能な第１の遅延回路を設け、また、
第２の信号の経路に対しては、所定の特性を有するデジ
タルフィルタにより、１クロック未満の時間の遅延が可
能な第２の遅延回路を設けて構成することとした。そし
て、第２の遅延回路は入力データを１クロック遅延する
遅延回路と、この遅延回路の出力と入力データを加算す
る加算回路と、この加算回路の出力を１／２とする係数
器によって構成することとした。

【０００７】また、第１の信号は輝度信号成分とし、第
２の信号はクロマ信号成分とすることとした。更に、こ
れら第１の遅延回路と第２の遅延回路の少なくとも何れ
か一方が、磁気記録再生装置の記録系と再生系において
共有されるように構成することとした。

【０００８】

【作用】上記構成によれば、例えば１／２（１＋Ｚ^-1）
で表される特性を有するデジタルフィルタを第２の遅延
回路とすると、この第２の遅延回路を通過したＣ信号は
１／２クロック分だけ遅延させることができる。また、
例えばＹ信号とＣ信号（色差信号Ｂ−Ｙ、Ｒ−Ｙ）の帯
域幅の比が４：１：１のフォーマットであれば、Ｃ信号
のデジタルフィルタの周波数特性に対する通過帯域はほ
ぼ１／４となり、この通過帯域においてはフィルタの特
性はほぼフラットであることから、デジタルフィルタを
通過したＣ信号の特性変化もほぼ無視できる程度のもの
となる。また、デジタルＶＴＲにおいて、この第２の遅
延回路及びＹ信号用の第１の遅延回路を、記録系と再生
系で共用することで部品点数を削減することが可能とな
る。

【０００９】

【実施例】以下、実施例として本発明の信号処理回路を
デジタルＶＴＲの映像信号の処理系に適用した場合につ
いて説明する。図１は、本実施例のデジタルＶＴＲの要
部を概略的に示すブロック図であり、先ず、記録系にお
いてＩ₁ 〜Ｉ₃ はそれぞれ入力端子を示している。入力
端子Ｉ₁ にはコンポジット信号が入力されるようになっ
ており、このコンポジット信号はＹ／Ｃ分離回路１に供
給されてここでＹ信号成分とＣ信号成分に分離され、Ｙ
信号成分はスイッチ２に、Ｃ信号成分はスイッチ３に供
給される。また、入力端子Ｉ₂ にはＹ信号が入力され、
このＹ信号はスイッチ２に供給され、入力端子Ｉ₃ に入
力されたＣ信号はスイッチ３に供給される。そして、ス
イッチ２及びスイッチ３はそれぞれＹ／Ｃ分離回路１側
からの信号と入力端子Ｉ₂ 、Ｉ₃ 側からの信号を択一的
に選択すると共に、連動して切換わるようにされてい
る。つまり、スイッチ２及びスイッチ３は共に、入力端
子Ｉ₁から入力されたコンポジット信号としての映像ソ
ースと、入力端子Ｉ₂ 、Ｉ₃ によりＹ信号とＣ信号がも
ともと分離して入力されてくる映像ソース（例えばＳ映
像端子用）との切換えを行うものである。

【００１０】そして、上記スイッチ２で選択されたＹ信
号は、Ｙ信号プリ・アナログ処理部４→Ａ／Ｄコンバー
タ→可変ディレイ６からなる信号経路を介してデジタル
信号処理部１２に供給される。上記Ｙ信号プリ・アナロ
グ処理部４は、入力されたアナログのＹ信号について、
デジタル化する前段階において所要となる処理を行うも
ので、例えばＡＧＣ（Auto Gain controll) や帯域制限
等の処理が施されて、ここから出力された信号はＡ／Ｄ
コンバータ５によりデジタル信号に変換されることにな
る。なお、本実施例のＡ／Ｄコンバータ５は、例えば図
に示すように１３．５ＭHzのクロック周波数に基づいて
Ａ／Ｄ変換の処理（サンプリング）が行われるものとさ
れており、次に説明することとなる他のＡ／Ｄコンバー
タ８、１０および再生系において設けられているＤ／Ａ
コンバータ１９、２２、２５も同様に１３．５ＭHzのク
ロック周波数に基づいて動作するものとされる。また可
変ディレイ６は、Ａ／Ｄコンバータ５から供給されるデ
ジタルのＹ信号を、１クロック分の単位時間を最小の遅
延時間単位として任意に遅延量を設定して遅延可能に構
成された遅延回路である。この場合には１クロック分の
時間が７４ｎｓｅｃとなることから、この可変ディレイ
６では７４×ｎ（ｎｓｅｃ）の遅延時間を設定可能とさ
れる。

【００１１】また、スイッチ３で選択されて出力されて
くるＣ信号の経路において、７はＣ信号プリ・アナログ
処理部を示す。このＣ信号プリ・アナログ処理部７は入
力されたＣ信号について、ＡＣＣ（Auto Chroma Gain C
ontroll)、色差デコード処理、帯域制限等のデジタル化
の前段階に必要とされる所要の処理を行い、２つの色差
信号Ｒ−Ｙ、Ｂ−Ｙの各成分を復調してそれぞれＡ／Ｄ
コンバータ８、１０に対して出力する。このＡ／Ｄコン
バータ８、１０のそれぞれの後段に設けられる９、１１
は微調整ディレイである。これら微調整ディレイ９、１
１は、所定の特性が与えられるように構成されたデジタ
ルフィルタを利用することで、入力された信号について
所定の１クロック未満の時間分だけ遅延可能なように構
成されている。なお、その具体的構成例については後述
するためここでは説明を省略する。そして、Ａ／Ｄコン
バータ８、１０によりそれぞれデジタル信号に変換され
た色差信号Ｒ−Ｙ、Ｂ−Ｙは、各微調整ディレイ９、１
１を介してデジタル信号処理部１２に供給される。

【００１２】デジタル信号処理部１２は、上記のように
して入力されてくるＹ信号、色差信号Ｒ−Ｙ、Ｂ−Ｙの
データについて、例えば、ＩＤデータの付加、データの
ブロック化、時間軸圧縮／フレーム構造化、シャフリン
グ、エラー訂正信号付与等の処理を施し、最終的に記録
ヘッド部１４により記録を行うのに適した映像信号の符
合に変換するためのコーディング処理を行う。そして、
このデジタル信号処理部１２から出力されたデータ信号
は、記録アンプ１３により増幅されて後、記録ヘッド部
１４に供給されて磁気記録を行うようにされる。

【００１３】次に、再生系において１５は再生ヘッドを
示しており、ここで再生されたデータ信号は再生アンプ
１６に供給されてデジタル信号処理部１７に供給され
る。このデジタル信号処理部１７においては、記録系に
おいてコーディングが施されたデータのデコード処理か
ら、エラー訂正、時間軸伸長、シャフリング、ブロック
化されたデータの還元が行われ、Ｙ信号データ、色差信
号Ｒ−Ｙ、Ｂ−Ｙの各信号データが抽出されて出力され
る。

【００１４】デジタル信号処理部１７から出力されたＹ
信号成分のデータは、可変ディレイ１８に入力される。
この可変ディレイ１８は、先に記録系で説明した可変デ
ィレイ６と同様の構成とされており、これを介したＹ信
号はＤ／Ａコンバータ１９によりアナログ信号に変換さ
れて後、Ｙ信号ポスト・アナログ処理部２０に供給され
る。このＹ信号ポスト・アナログ処理部２０では、例え
ば高調波成分を制限するための帯域制限、同期信号の付
与に加え、図示しないオンスクリーンディスプレイから
の映像信号の合成等も含んだＹ信号の処理を行い、Ｙ信
号出力端子Ｏ₂ 及び合成器２６に対して出力する。

【００１５】また、デジタル信号処理部１７から出力さ
れた色差信号Ｒ−Ｙ成分のデータ信号は、微調整ディレ
イ２１を介してＤ／Ａコンバータ２２によりアナログ信
号に変換されてＣ信号ポスト・アナログ処理部２３に供
給される。また、他方の色差信号Ｂ−Ｙ成分のデータ信
号は、微調整ディレイ２４を介してＤ／Ａコンバータ２
５によりアナログ信号に変換されて、同様にＣ信号ポス
ト・アナログ処理部２３に供給される。

【００１６】このＣ信号ポスト・アナログ処理部２３
は、上記のようにアナログの色差信号成分Ｒ−Ｙ、Ｂ−
Ｙを入力して、両者の信号成分から元のＣ信号に復調す
るための処理を行うエンコーダが備えられているほか、
高調波成分を除去するための帯域制限、所定の帯域特性
を有するＢＰＦ等の処理を施して、Ｃ信号出力端子
Ｏ₃、及び合成器２６に供給する。合成器２６では入力
されたＹ信号とＣ信号を合成してコンポジット信号を生
成し、これをコンポジット信号出力端子Ｏ₁ に供給す
る。

【００１７】なお、この図においてそれぞれ記録系と再
生系の可変ディレイ６と１８、微調整ディレイ９と２
１、１１と２４を互いに破線の矢印でつないでいるが、
これについては他の実施例で説明する。

【００１８】次に、図２により微調整ディレイ９の基本
的構成例について説明するが、図の（）内に示すよう
に他の微調整ディレイ１１、２１、２４も同様の構成と
される。この図においてＤＦはデジタルフィルタ部を示
し、ＳＷは出力信号を切換えるるためのスイッチを示し
ている。このデジタルフィルタ部ＤＦにおいて、３１は
遅延素子を示し、入力された信号を１クロック分遅延さ
せて出力すことのできる、例えばラッチ回路やシフトレ
ジスタ等によって構成されるものである。また、３２は
加算器を、３３は係数器を示している。そしてこの場合
の係数器３３の係数は１／２とされている。この微調整
ディレイ９に入力されたデジタル信号は、スイッチＳＷ
の一方の端子に直接接続されると共に、分岐してデジタ
ルフィルタ部ＤＦに対して入力される。そして、デジタ
ルフィルタ部ＤＦにおいては、この入力データ信号は遅
延素子３１に供給されると共に更に分岐して加算器３２
に供給される。この加算器３２に対しては入力データ信
号と１クロック分遅延された入力データが加算されて、
係数器３３に対して出力されることになる。そして、こ
の係数器３３は係数が１／２とされていることから、係
数器から出力されるデータ信号、即ちデジタルフィルタ
部ＤＦの位置特性は１／２（１＋Ｚ^-1）で表すことがで
きるが、これはクロック周期で入力されているデータを
保管したデータ、すなわち入力データ信号が１／２クロ
ック分だけ遅延されたデータ信号として扱うことができ
る。そして、スイッチＳＷでは、この１／２クロック分
だけ遅延された入力と、遅延されない直接の入力を択一
的に切換えて出力信号として後段の回路部に出力するこ
とになる。つまり、このスイッチＳＷは微調整ディレイ
の出力として、遅延処理が行われないスルーの入力信号
と、デジタルフィルタ部ＤＦで遅延された入力信号とを
選択するものである。

【００１９】ここで、本実施例におけるＹ信号とＣ信号
（色差信号Ｒ−Ｙ、Ｂ−Ｙ）の時間的ずれの補正方法に
ついて説明する。なお、図１に示したように、実際には
色差信号成分Ｒ−Ｙ、Ｂ−Ｙごとに微調整ディレイによ
り調整を行うものであるが、ここでは説明の便宜上、色
差信号Ｒ−Ｙ、Ｂ−Ｙを一括して単にＣ信号ともいうこ
ととする。例えば記録系の場合には、入力端子側Ｉ₁ 〜
Ｉ₃ 側から入力された信号がＹ信号プリ・アナログ処理
部４及びＣ信号プリ・アナログ処理部７を介することで
Ｙ信号とＣ信号間にずれが生じる。そこで、図１の破線
Ｐ₁ に示すデジタル信号処理部１２に、Ｙ信号とＣ信号
（色差信号Ｒ−Ｙ、Ｂ−Ｙ）が入力される段階で、これ
らの信号間のタイミングが、入力端子Ｉ₁ 、Ｉ₂ 及びＩ
₃ に入力された時のタイミングと同じになっているよう
補正する必要がある。

【００２０】そこで、実際にこれら信号間のずれを調整
する場合であるが、前述のようにＹ信号よりＣ信号側の
ほうが遅れが大きい（但し、色差信号Ｒ−Ｙ、Ｂ−Ｙ間
の遅れはほぼ同程度となる）ことから、微調整ディレイ
９、１１のＳＷにおいて直接の入力を選択するように切
換えてスルーの状態としておいた上で、相対的に信号が
進んでいるＹ信号側の可変ディレイ６の遅延量をクロッ
ク周期単位で調整して、Ｃ信号側と最もタイミングが近
くなるようにする。この段階で、Ｙ信号側とＣ信号側の
タイミングのずれが、例えば７４／４＝１８．５ｎｓｅ
ｃ以内に納まっている状態であれば、このまま微調整デ
ィレイのスイッチＳＷをスルーとしたままで、補正を完
了させたことになる。

【００２１】一方、この段階でも依然として１８．５ｎ
ｓｅｃよりずれが大きいような場合には次のような調整
を行う。例えば図３に示すように、Ｃ信号のデータＣ₁
が現在図の位置に存在するとし、Ｙ信号データについて
遅延量を調整（７４ｎｓｅｃ＝１クロック単位）してデ
ータＹ₁ に示す位置まで遅延させたとすると、この図の
場合には、Ｙ信号のデータＹ₁ とＣ信号のデータＣ₁ 間
には、図のように２７ｎｓｅｃのずれが存在している。
そこで、この場合にはスイッチＳＷをデジタルフィルタ
部ＤＦの出力側に切換えることで、微調整ディレイ９か
らは３７ｎｓｅｃ（＝１／２クロック）だけデータＣ₁
が遅延されたＣ信号のデータＣ₂ が出力されることにな
る。これにより、図に示すようにＹ信号側とＣ信号側と
の時間的ずれは１０ｎｓｅｃまでに補正されることにな
る。

【００２２】このように記録系においては、上記したよ
うな調整を可変ディレイ６、微調整ディレイ９、１１に
より行うことで、この場合にはアナログ回路による遅延
回路を使用することなく最大誤差１８．５ｎｓｅｃ以内
で、Ｙ信号とＣ信号間のタイミングのずれを補正できる
ことになる。また、再生系においては、主にＹ信号ポス
ト・アナログ処理部２０及びＣ信号ポスト・アナログ処
理部２３を介することで、Ｙ信号とＣ信号間に時間的ず
れが生じることから、図１の破線Ｐ₂ に示す各出力端子
Ｏ₁ 〜Ｏ₃ に信号が供給される段階で、Ｙ信号とＣ信号
側のタイミングが同じになっている必要がある。したが
って、この再生系においてはこの破線Ｐ₂ の段階でのＹ
信号とＣ信号の出力を見ながら、上述したと同様の調整
を可変ディレイ１８、微調整ディレイ２１、２４により
行うことで、再生系と同様にＹ信号とＣ信号間のタイミ
ングのずれが１８．５ｎｓｅｃ以内に納まるように補正
されることになる。例えばこの１８．５ｎｓｅｃの信号
の時間差は画像から視覚的に認識されない範囲とされて
おり、少なくとも民生用に要求される画質を容易にクリ
アしていることになる。

【００２３】また、図２に示した微調整ディレイ９のデ
ジタルフィルタ部ＤＦは、クロック周波数が１３．５MH
z でその特性が１／２（１＋Ｚ^-1）であることから、そ
の周波数特性は図４（横軸：周波数，縦軸：ゲイン）に
示すように、１３．５／２＝６．７５MHz においてゲイ
ンが０となる曲線となる。従って、デジタルフィルタ部
ＤＦを通過する信号にはこの特性がかかることになる
が、例えば図１に示した本実施例のデジタルＶＴＲが、
Ｙ信号と色差信号Ｒ−Ｙ、Ｂ−Ｙのサンプリング周波数
の比がそれぞれ４：１：１とされている、いわゆるＤ１
方式であるような場合には、図に示すようにＣ信号の通
過帯域は６．７５／４≒１．６８MHz までの範囲とな
り、図のように１．６８MHz でもわずかに０．７ｄＢの
減衰に留めることができる。従ってこのデジタルフィル
タ部ＤＦを通過したＣ信号の周波数特性の劣化は無視す
ることができることになる。また、Ｙ信号と色差信号Ｒ
−Ｙ、Ｂ−Ｙのサンプリング周波数の比がそれぞれ４：
２：２とされている、いわゆるＤ２方式である場合に
は、Ｃ信号の通過帯域は６．７５／２≒３．３７５MHz
までの範囲となり、この際には３．３７５MHzにおいて
３ｄＢ程度の減衰となるが、この程度の劣化もほぼ無視
して考えることができ、少なくとも民生用に要求される
画質はクリアされていることになる。

【００２４】次に、図５〜図７により他の実施例につい
て説明する。先の実施例の微調整ディレイのデジタルフ
ィルタ部ＤＦは１／２クロック分の時間遅延させるのみ
であったが、この他の実施例では複数パターンの１クロ
ック未満の遅延時間を設定することができる。これによ
って、更に細かなずれの補正が可能になる。

【００２５】図５はこの他の実施例における微調整ディ
レイ９（及び１１、２１、２４）の構成を示すブロック
図である。この図においてはデジタルフィルタ部がＤＦ
₁ 〜ＤＦ₃ まで３つ設けられている。また、４１〜４３
はそれぞれ１クロック単位の遅延素子を示し、４４〜４
９は所定の係数が設定された係数器を、５０〜５２は加
算器を示す。そして、入力信号は図のようにスルー信号
Ｓ₁ として直接スイッチＳＷの端子に接続されると共
に、分岐して各デジタルフィルタ部ＤＦ₁ 〜ＤＦ₃ に並
列に入力されている。

【００２６】先ず、デジタルフィルタ部ＤＦ₁ において
は、係数器４４、４５の係数がそれぞれ１／２に設定さ
れる。そして、係数器４４を介して１／２の重み付けが
なされた入力信号と、遅延素子４１で１クロック分遅延
されて、更に係数器４５により１／２の重み付けがなさ
れた入力信号が加算器５０により加算される。ところ
で、この構成は先に図２に示したデジタルフィルタ部Ｄ
Ｆと等価であり、加算器５０からスイッチＳＷに出力さ
れる信号は入力信号が１／２クロックだけ遅延された遅
延信号Ｓ₂ として扱うことができる。

【００２７】また、デジタルフィルタ部ＤＦ₂ では、係
数器４６の係数は３／４に設定され、係数器４７の係数
は１・４に設定される。そして、係数器４６はそのまま
入力信号に対して３／４の重み付けをして加算器５１に
供給し、一方、遅延素子４２を介して遅延された入力信
号については、係数器４７により１／４の重み付けをし
て加算器５１に供給する。この場合、加算器５１のフィ
ルタ出力は、入力信号を１／４クロック分だけ遅延させ
た遅延信号Ｓ₃ 出力として扱うことができる。

【００２８】更に、デジタルフィルタ部ＤＦ₃ では、係
数器４８の係数は１／４に設定され、係数器４９の係数
は３／４に設定される。そして、係数器４８により入力
信号に１／４の重み付けをして加算器５１に供給すると
共に一方では、遅延素子４３を介して入力信号を遅延
させた上で、係数器４９により３／４の重み付けをして
加算器５２に供給する。この場合、加算器５２から出力
されるデータ信号は、入力信号を３／４クロック分遅延
させた遅延信号Ｓ₄ とされる。

【００２９】図６は、上記した各デジタルフィルタ部Ｄ
Ｆ₁ 〜ＤＦ₃ の出力である遅延信号Ｓ₂ 〜Ｓ₄ （及びス
ルー信号Ｓ₁ ）の入力信号に対するタイミングを示して
いる。この図のようにスルー信号Ｓ₁ は入力のタイミン
グと一致するが、遅延信号Ｓ₂ は入力から７４／２＝３
７ｎｓｅｃ後のタイミングで出力され、遅延信号Ｓ₃は
入力から７４／４＝１８．５ｎｓｅｃ後のタイミング
で、更に遅延信号Ｓ₄ は入力から７４×３／４＝５５．
５ｎｓｅｃ後のタイミングで出力される。

【００３０】本実施例でもその調整方法は先の実施例と
同様であるが、これらのＳ₁ 〜Ｓ₄の信号の出力を切換
えながら微調整ディレイの遅延時間を変化させること
で、先の実施例よりも更に細かな調整に対応することが
できる。

【００３１】また、本実施例のデジタルフィルタ部ＤＦ
₁ の特性は、先の実施例として図２示したものと同様で
あるため、その周波数特性も図４に示すものと同一とな
るが、他のデジタルフィルタ部ＤＦ₂ 、ＤＦ₃ の場合に
は、図７に示すような曲線による周波数特性となる。な
お、この場合も６．７５MHz でゲインが０となる。従っ
て、デジタルフィルタ部ＤＦ₂ 、ＤＦ₃ を通過する信号
については、この特性がかかることになるが、この場合
も、例えば図１に示したデジタルＶＴＲがＤ１方式であ
る場合には、図に示すようにＣ信号の通過帯域は１．６
８MHz までの範囲となり、１．６８MHz 付近でもわずか
な減衰しか得られないことから、Ｃ信号の周波数特性の
劣化は無視することができ、Ｄ２方式である場合には、
Ｃ信号の通過帯域は３．３７５MHz 付近において６ｄＢ
程度の減衰となるが、この程度の特性変化も、少なくと
も民生用に要求される画質の観点では問題とならない。

【００３２】次に、本発明の更に他の実施例について説
明する。図１においては、記録系と再生系の可変ディレ
イ６と１８、微調整ディレイ９と２１、１１と２４がそ
れぞれ互いに破線の矢印でつながれている。これは、破
線でつながれている各可変ディレイ及び微調整ディレイ
同志が、実際には同一のものとして共有されていること
を示している。つまり、本実施例においてはこのデジタ
ルＶＴＲの機器内に１つの可変ディレイと、２つの微調
整ディレイのみが設けられることになる。なお、この場
合の微調整ディレイは図２、図５の何れに示したものが
用いられても良い。この場合、共有される可変ディレイ
と２つの微調整ディレイは、記録モード時には図１の記
録系の回路構成の一部となり、再生モード時には再生系
の回路構成の一部となるように、図示しないスイッチ等
により信号経路が切換えられるように構成される。ま
た、予め記録モード時と再生モード時でそれぞれ適合す
るように調整して設定された可変ディレイと各微調整デ
ィレイの遅延量（あるいはスイッチＳＷの切換え設定）
を図示しないシステムコントローラ等により記憶させて
おく。そして、実際の使用時には記録モード時と再生モ
ード時に対応させて、可変ディレイと各微調整ディレイ
が接続される信号経路の切換えを行うと共に、その遅延
量の設定状態も可変制御するように構成される。先の実
施例では可変ディレイと２つの微調整ディレイが、記録
系と／再生系で合わせて２系統とされていたが、本実施
例では１系統で済むためそれだけ部品点数が削減される
ことになる。

【００３３】なお、上記実施例においては本発明の微調
整ディレイを備えた信号処理回路は、デジタルＶＴＲに
対して適用した場合について示しているが、これに限定
されるものでなく、例えばテレビジョン受像機等のＹ信
号とＣ信号の信号処理系において、これらの信号間に時
間差が生じるような場合に適用することができる。更に
は、Ｃ信号とＹ信号以外にも、互いの帯域幅が所定割合
で異なっているような複数の信号間の時間差を補正する
ために本発明を用いることも考えられる。

【００３４】

【発明の効果】以上説明したように本発明の信号処理回
路は、Ｃ信号側に対してデジタルフィルタによる１クロ
ック未満の時間単位の信号の遅延が可能な微調整ディレ
イを設けることで、例えば視覚的に画像で認識できない
程度にまで、Ｙ信号とＣ信号との時間的ずれを容易に補
正することができることとなった。これにより、従来で
はＹ信号側の１クロック単位のディレイでは充分に補正
できなかった分を、更にアナログの遅延回路により補っ
ていたが、このアナログの遅延回路を省略できることに
なって、製品ごとの特性のバラツキを解消することがで
きると共に、機器の小型化やコストの低減を図ることが
できるという効果を有することとなった。

【図面の簡単な説明】

【図１】本発明の実施例としてのデジタルＶＴＲの構成
を示すブロック図である。

【図２】本実施例における微調整ディレイの構成例を示
すブロック図である。

【図３】本実施例におけるＹ信号とＣ信号のずれ補正の
調整方法を示す説明図である。

【図４】本実施例において微調整ディレイの周波数特性
に対するＣ信号の通過帯域を示す図である。

【図５】他の実施例としての微調整ディレイの構成例を
示すブロック図である。

【図６】他の実施例における微調整ディレイの遅延信号
の出力タイミングを示す図である。

【図７】他の実施例において微調整ディレイの周波数特
性に対するＣ信号の通過帯域を示す図である。

【符号の説明】

４Ｙ信号プリ／アナログ処理部６，１８可変ディレイ７Ｃ信号プリ／アナログ処理部９，１１，２１，２４微調整ディレイ１２デジタル信号処理部１７デジタル信号処理部２０Ｙ信号ポスト／アナログ処理部２３Ｃ信号ポスト／アナログ処理部３１，４１，４２，４３遅延素子３２，５０，５１，５２加算器３３，４４，４５，４６，４７，４８，４９係数器ＤＦ、ＤＦ₁ 〜ＤＦ₃ デジタルフィルタ部ＳＷスイッチ

Claims

【特許請求の範囲】

【請求項１】特定の帯域幅を有する第１の信号の経路
と、前記第１の信号よりも狭い帯域幅を有する第２の信
号の経路を備え、前記第１の信号の経路に対しては、クロック周波数の１
クロックの時間単位の遅延量の設定が可能な第１の遅延
手段を設け、前記第２の信号の経路に対しては、所定の特性を有する
デジタルフィルタにより、１クロック未満の時間の遅延
が可能とされた第２の遅延手段を設けて構成されている
ことを特徴とする信号処理回路。
【請求項２】前記第２の遅延手段は、入力データを１
クロック分遅延する遅延回路と、該遅延回路の出力と入
力データを加算する加算回路と、該加算回路の出力を１
／２とする係数器によって構成されていることを特徴と
する請求項１に記載の信号処理回路。
【請求項３】前記第１の信号は輝度信号成分とされ、
前記第２の信号はクロマ信号成分とされていることを特
徴とする請求項１又は請求項２に記載の信号処理回路。
【請求項４】前記第１の遅延手段と前記第２の遅延手
段の少なくとも何れか一方が、磁気記録再生装置の記録
系と再生系において共有されていることを特徴とする請
求項１乃至請求項３に記載の信号処理回路。