JPH0847172A - 過渡電流低減法およびその回路 - Google Patents

過渡電流低減法およびその回路

Info

Publication number
JPH0847172A
JPH0847172A JP7037114A JP3711495A JPH0847172A JP H0847172 A JPH0847172 A JP H0847172A JP 7037114 A JP7037114 A JP 7037114A JP 3711495 A JP3711495 A JP 3711495A JP H0847172 A JPH0847172 A JP H0847172A
Authority
JP
Japan
Prior art keywords
switch
capacitor
charge
circuit
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7037114A
Other languages
English (en)
Other versions
JP3542654B2 (ja
Inventor
S Harwood Michael
エス.ハーウッド マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0847172A publication Critical patent/JPH0847172A/ja
Application granted granted Critical
Publication of JP3542654B2 publication Critical patent/JP3542654B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Amplifiers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 開状態スイッチの端子間の電位差を低減する
回路を得る。 【構成】 本回路は、2つの端子を有するスイッチを通
して電流を供給するための手段を含み、前記スイッチが
開いている時のスイッチ両端間の電位差を低減または除
去するための手段を含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電気回路における過渡電
流の大きさおよび時間長の低減に関するものであって、
更に詳細には回路中のスイッチを閉じた時に発生する過
渡電流の低減に関する。
【0002】
【従来の技術】過渡電流は、例えば電流源で以て電荷蓄
積装置へ電荷パルスを供給するための回路において重大
な問題である。そのような回路の例は、電流源をスイッ
チを介してコンデンサにつなぐような回路である。スイ
ッチを閉じた時にもし過渡電流が発生すれば、スイッチ
を、与えられた時間長、例えばTだけ閉じておくとし
て、電流源からコンデンサへ供給される電荷量を正確に
予測することができなくなる。このような過渡電流は、
スイッチが開いている時の電流源出力とコンデンサ入力
間の電位差が、スイッチが閉じた時の定常状態におけ
る、すなわちそのような過渡電流が減衰してしまった後
のその電位差と異なる場合に生ずる。
【0003】コンデンサへ供給される電荷量は過渡電流
を無視して見積もることはできる。定常状態において電
流源が一定の電流Iを供給すると仮定して、パルス長T
の中でコンデンサへ供給される電荷量QはITで与えら
れる。このように、コンデンサに蓄えられる電荷量はス
イッチの閉じている時間間隔とともに直線的に増大す
る。過渡電流の影響は、コンデンサに蓄えられる電荷が
その時間間隔の初期において非線形に増大し、その時間
間隔中に供給される電荷の総量がITよりも多くなると
いうことである。更に、過渡電流の大きさは、時間の関
数として見た場合、正確には知られないため、Qの真の
値は予測できない。
【0004】明らかなように、”エラー”、すなわち過
渡電流の結果として電荷の1パルスの中でコンデンサに
蓄えられる過剰な電荷は、与えられた過渡電流に対して
パルス電荷が転送される時間間隔が短くなるほど重大な
ものになる。
【0005】本発明は、2つの端子を有するスイッチを
通して電流を供給するための手段を含む電気回路を提供
し、前記回路はスイッチが開いている時のスイッチ両端
間の電位差を低減または除去するための手段を含み、前
記回路がそのようになっているため、前記スイッチが開
いた時、スイッチの2つの端子間に電荷の転送は起こら
ないようになる。
【0006】電流を発生するための手段が電流源であ
り、前記回路が電荷蓄積手段を含み、その電荷蓄積手段
に対して、閉じた状態にあるスイッチを通して前記電流
源が電荷を供給するようになっていることが有利であ
る。
【0007】前記スイッチ両端間の電位差を低減または
除去するための前記手段は、スイッチ両端間につながれ
た電圧フォロワー(follower)でよい。電圧フ
ォロワーの入力電圧が電荷蓄積手段上の電位に依存する
ことが有利である。好ましくは、電圧フォロワーは単位
利得の増幅器として動作するように接続された演算増幅
器である。
【0008】電圧フォロワーが最初に述べたスイッチの
一方の端子へ第2のスイッチを介して接続され、前記第
2のスイッチが前記第1のスイッチが閉じている時は必
ず開くようになっていることが有利である。
【0009】本発明は、更に、上述のような回路を含む
位相ロックループを提供する。
【0010】本発明は、更に、回路を通し、スイッチを
通して電源から電流を供給する方法を提供し、その方法
は、前記スイッチが開いている間のスイッチ両端間の電
位差を低減または除去し、それによってスイッチが開い
たときにスイッチの2つの端子間に電荷の転送が起こら
ないようにすることを含んでいる。
【0011】好ましくは、スイッチが閉じた時に、電流
源がスイッチを通して電荷蓄積手段へつながれ、その電
荷蓄積手段へ電荷を供給する。
【0012】好ましくは、スイッチ両端間の電位差が、
スイッチ両端間に電圧フォロワーを接続することによっ
て低減または除去される。
【0013】好ましくは、前記第1のスイッチが周期的
に開閉されて、それによって電流供給がパルス状に行わ
れる。
【0014】好ましくは、本方法は電荷蓄積手段の電位
によって制御されるようになった電圧制御発振器を有す
る位相ロックループに使用される。
【0015】本発明に従う第1および第2の回路につい
て、以下に図面を参照しながら説明するが、これらは単
に1つの例として示すものである。
【0016】
【実施例】図1および図2を参照すると、第1の回路は
電流源1を含み、それはコンデンサ2の形の電荷蓄積装
置へ電荷を供給するように配置されている。電流源1は
PMOSトランジスタ3の形の第1のスイッチを通して
コンデンサ2へつながれ、電荷は前記第1のスイッチが
閉じているときだけコンデンサ2へ供給される。この電
流源とコンデンサは、それぞれ第1と第2の基準電位に
保持される。
【0017】本回路はまた演算増幅器4を含み、その中
では増幅器の反転入力が出力へつながれて、この増幅器
が単位利得の増幅器(すなわち、電圧フォロワーとして
動作する演算増幅器)として動作するようにされてい
る。この演算増幅器の出力は第2のPMOSトランジス
タ5の形の第2のスイッチへつながれ、この演算増幅器
と前記第2のスイッチとが直列になって前記第1のトラ
ンジスタ3の両端間につながれ、これによって電流源が
第2のスイッチを介して演算増幅器の出力へつながれる
ようになっている。このようにして、演算増幅器4の出
力は前記第1のスイッチの一方の端子と同じ電位とな
り、従って、前記第2のスイッチが閉じる時は、前記第
1のスイッチの2つの端子は互いに同じ電位にあること
になる。
【0018】これら2個のトランジスタ3および5のド
レインは一緒に1つのノードへつながれ、それによって
これら2個のトランジスタは単極双投スイッチを構成し
ている。これを一般に参照符号6で示してある。
【0019】トランジスタ3および5の状態、すなわち
これらのスイッチの状態は、それらのトランジスタのゲ
ートへ与えられる入力電圧信号によって制御される。こ
れらトランジスタはPMOSの、ノーマリーオフのトラ
ンジスタである。トランジスタ3および5の各々に対し
て、入力電圧が十分負である時(すなわち、電圧が”h
igh”である時)は、そのトランジスタは導通し、従
って付随するスイッチは閉じることになる。入力電圧が
そのトランジスタに関するしきい値よりも低い時(すな
わち、電圧が”low”の時)は、トランジスタ3また
は5はターンオフし、従って付随するスイッチは開く。
【0020】この回路で、電流源によって供給される電
流の経路は2個のスイッチの設定によって決まる。第1
のスイッチが閉じて第2のスイッチが開いている時は、
電流は第1のスイッチを通ってコンデンサへ流れる。第
1のスイッチが開いて、第2のスイッチが閉じている時
は、電流は第2のスイッチを通って演算増幅器の出力へ
流れる。もし両方のスイッチが閉じていれば、一部の電
流がコンデンサへ流れて、残りの電流が演算増幅器へ供
給されることになろう。もし両方のスイッチが開いてい
れば、電流源の電圧は浮遊状態となろう。
【0021】使用時には、2値的な周期的矩形波電圧の
入力信号が第1のトランジスタ3のゲートへ供給され
る。第2のトランジスタ5のゲートへ供給される第2の
入力信号は前記第1のトランジスタ3のゲートへ供給さ
れる前記信号を反転したものである。こうして、第2の
スイッチが閉じている時は、第1のスイッチは常に開く
ことになる(逆の場合はその逆になる)。従って、第1
のスイッチが開いている限り、第2のスイッチは閉じ
て、これによって第1のスイッチの2つの端子が同じ電
位に保たれることになる。
【0022】前記入力信号に応答して、第1のスイッチ
は周期的に、入力信号の半周期に対応する時間間隔の
間、閉じることになる。このようにして、パルス状の電
荷がコンデンサへ供給される。
【0023】第1のスイッチの内部抵抗が無視できると
仮定して、第1のスイッチが閉じた時は、第1のスイッ
チの2つの端子は互いに同じ電位にあることになる。ま
た、電圧フォロワーのおかげによっても、第1のスイッ
チの2つの端子は互いに同じ電位にあることになる。こ
のように、第1と第2のスイッチの動作の仕方のため
に、第1のスイッチを閉じることが電流源1とコンデン
サ2の入力との間の電位差に変化を与えず、従って過渡
電流は発生しない。
【0024】上述の回路に変更を加えて、1つのスイッ
チが開くのと他方のスイッチが閉じるのとの間に遅延を
持たせることも可能である。実際には、そのことは第2
のスイッチが開いた後に、第1のスイッチの両端に小さ
い電位差が生じてくることを意味する。しかし、遅延時
間が数ピコ秒のオーダーになるように回路を設計するこ
とが可能である。
【0025】図3を参照すると、第2の回路は、互いに
直列につながれたコンデンサ9と抵抗体10の形の電荷
蓄積装置8へ電荷を供給するように配置された第1の電
流源7を含んでいる。電流源7は第1のスイッチ11を
介して抵抗体10へつながれ、電荷は第1のスイッチ1
1が閉じている時だけコンデンサ9へ供給される。
【0026】第1の電流源7は第1の基準電位に保た
れ、コンデンサは第2の基準電位にある地点へつながれ
ている。
【0027】本回路は、電荷蓄積装置8から電荷を取り
除くように配置された第2の電流源12を含んでいる。
この第2の電流源12は第2のスイッチ13を介して抵
抗体10へつながれ、電荷は第2のスイッチ13が閉じ
ている時だけコンデンサ9から取り除かれる。第2の電
流源12もまた第2の基準電位にある地点へつながれて
いる。
【0028】本回路はまた、単位利得の増幅器として動
作するように接続された演算増幅器14を含んでいる。
この増幅器14の出力は第3のスイッチ15へつなが
れ、この増幅器14と第3のスイッチ15とが直列にな
って第1のスイッチ11の両端間につながれ、それによ
って第3のスイッチ15が電流源7へつながれることに
なる。このようにして、第3のスイッチ15が閉じた時
は、第1のスイッチ11の2つの端子は同じ電位にな
る。
【0029】同様に、演算増幅器14の出力は第4のス
イッチ16へつながれている。増幅器14と第4のスイ
ッチ16とは第2のスイッチ13の両端間につながれ
て、それによって第4のスイッチが第2の電流源12へ
つながれることになる。そのようにして、第4のスイッ
チが閉じている時は、第2のスイッチ13の2つの端子
は同じ電位に保たれる。
【0030】ここでも、この回路を通る電流源からの電
流経路は第4のスイッチの設定によって決まる。
【0031】第1の電流源11と、この第1の電流源へ
つながれた第1および第3のスイッチ11および15を
参照すると、第1のスイッチが開いて、第3のスイッチ
が閉じている時は、電流源からの電流は演算増幅器14
の出力へ供給される。第1のスイッチ11が閉じて第3
のスイッチ15が開いている時は、電流はコンデンサ9
へ供給される。両方のスイッチ11、15が開くとき
は、電流源上の電圧は浮遊状態になろう。もし、両方の
スイッチ11、15が閉じる時は、電流源からの電流の
一部だけがコンデンサ9へ送られる。
【0032】同様に、第2の電流源12と、この第2の
電流源へつながれた第2および第4のスイッチ13、1
6を参照すると、第2のスイッチ13が開いて第4のス
イッチ16が閉じている時は、演算増幅器14の出力か
ら電流源へ電流が供給される。第2のスイッチ13が閉
じて第4のスイッチ16が開いている時は、電荷がコン
デンサから取り去られて第2の電流源12へ電流が供給
される。第2のスイッチ13と第4のスイッチ16の両
方が開く時は、電流源上の電圧は浮遊状態になろう。も
し第2および第4のスイッチ13、16が両方ともに閉
じている時は、電流源へ供給される電流の一部がコンデ
ンサ9から取り出される。
【0033】本回路はコンデンサとの間でパルス状に電
荷の供給と除去とを行うために用いられる。
【0034】電荷パルスをコンデンサへ供給するため
に、まず、コンデンサ9を第2の電流源12へつないで
いる第2のスイッチ13が開かれ、それによってコンデ
ンサから電荷の除去が行われないようにされる。第3の
スイッチ15が閉じられ、第1のスイッチ11の両端子
が同じ電位になることが保証される。次に、ある時間間
隔に亘って、第1のスイッチ11が閉じられ、第3のス
イッチ15が開かれて、第1の電流源7がコンデンサへ
つながれて、ある量の電荷が供給される。第1のスイッ
チが閉じられた時、そのスイッチの2つの端子は同じ電
位にあるので、そうでなければ発生するであろう過渡電
流は抑制される。
【0035】同様に、ある時間間隔に亘って第2のスイ
ッチ13を閉じることによって、電荷パルスがコンデン
サから取り除かれる。まず、第1のスイッチを開いて第
1の電流源7からコンデンサ9へ電荷の供給が行われな
いことが保証される。次に、第4のスイッチ16を閉じ
て第2のスイッチ13の2つの端子が同じ電位にあるこ
とが保証される。最後に、ある時間間隔に亘って第2の
スイッチ13を閉じ、第4のスイッチ16を開いて、コ
ンデンサから電荷パルスの除去が行われる。
【0036】上述の各回路は数多くの応用途を有する。
これらの回路は例えば位相ロックループやその他のアナ
ログ式の帰還回路に対して電圧の周期的な調節を行うこ
とによって適用される。この場合、電荷蓄積装置によっ
て、変化する電圧が提供される。
【0037】以上の説明に関して更に以下の項を開示す
る。 (1)2つの端子を有するスイッチを通して電流を供給
するための手段を含む電気回路であって、前記スイッチ
が開いている時のスイッチ両端間の電位差を低減または
除去するための手段を含み、そのため、スイッチが開い
た時にスイッチの前記2つの端子間に電荷の転送が行わ
れないようになった回路。
【0038】(2)第1項記載の回路であって、電流を
提供する前記手段が電流源であって、更に、前記スイッ
チが閉じた時に前記電源が電荷を供給する電荷蓄積手段
を含む回路。
【0039】(3)第1項または第2項記載の回路であ
って、前記スイッチの両端間の電位差を低減または除去
するための前記手段が、前記スイッチの両端間につなが
れた電圧フォロワーを含んでいる回路。
【0040】(4)第2項に依存する第3項記載の回路
であって、前記電圧フォロワーの入力電圧が電荷蓄積手
段上の電位に依存する回路。
【0041】(5)第3項または第4項記載の回路であ
って、前記電圧フォロワーが、単位利得の増幅器として
動作するように接続された演算増幅器である回路。
【0042】(6)第3項ないし第5項のうちの任意の
項記載の回路であって、前記電圧フォロワーが第2のス
イッチを介して前記最初に述べたスイッチの1つの端子
へつながれており、前記最初に述べたスイッチが閉じて
いる限り前記第2のスイッチが開くようになっている回
路。
【0043】(7)第1項ないし第6項のうちの任意の
項記載の回路を含む位相ロックループ。
【0044】(8)添付図面の図1および図2に示し、
本質的にそれらに関連してここに説明してきた電気回
路、あるいは添付図面の図3に示し、本質的にそれに関
連してここに説明してきた電気回路。
【0045】(9)回路を通り、スイッチを通って電源
からの電流を供給する方法であって、前記スイッチが開
いている時に前記スイッチ両端間のあらゆる電位差を除
去または低減して、前記スイッチが開いた時に前記スイ
ッチの2つの端子間に電荷の転送が発生しないようにす
ることを含む方法。
【0046】(10)第9項記載の方法であって、前記
電流源が、前記スイッチが閉じた時に前記スイッチを通
して電荷蓄積手段へつながれ、それに対して電流を供給
するようになった方法。
【0047】(11)第9項または第10項記載の、回
路を通して電流を供給する方法であって、前記スイッチ
両端間の電位差が前記スイッチの両端間に電圧フォロワ
ーを接続することによって低減または除去されるように
なった方法。
【0048】(12)第9項ないし第11項のうちの任
意の項記載の、電流を供給する方法であって、前記第1
のスイッチを間隔を置いて周期的に開閉することによっ
て電流をパルス状に供給することを含む方法。
【0049】(13)第10項または、第10項に依存
する第11項または第12項記載の方法であって、電圧
制御発振器を有する位相ロックループ中に使用される時
に、電荷蓄積手段の電位が前記電圧制御発振器を制御す
るようになった方法。
【0050】(14)本質的に、添付図面の図1および
図2に関連してここに説明してきた方法、あるいは添付
図面の図3に関連してここに説明してきた方法。
【0051】(15)開状態スイッチの端子間の電位差
を低減するための回路。
【図面の簡単な説明】
【図1】第1の回路の模式図。
【図2】第1の回路の回路図。
【図3】第2の回路の回路図。
【符号の説明】
1 電流源 2 コンデンサ 3 第1のスイッチ(PMOSトランジスタ) 4 演算増幅器 5 第2のスイッチ(PMOSトランジスタ) 6 単極双投スイッチ 7 電流源 8 電荷蓄積装置 9 コンデンサ 10 抵抗体 11 第1のスイッチ 12 第2の電流源 13 第2のスイッチ 14 増幅器 15 第3のスイッチ 16 第4のスイッチ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 2つの端子を有するスイッチを通して電
    流を供給するための手段を含む電気回路であって、前記
    スイッチが開いている時のスイッチ両端間の電位差を低
    減または除去するための手段を含み、そのため、スイッ
    チが開いた時にスイッチの前記2つの端子間に電荷の転
    送が行われないようになった回路。
  2. 【請求項2】 回路を通り、スイッチを通って電源から
    の電流を供給する方法であって、前記スイッチが開いて
    いる時に前記スイッチ両端間のあらゆる電位差を除去ま
    たは低減して、前記スイッチが開いた時に前記スイッチ
    の2つの端子間に電荷の転送が発生しないようにするこ
    とを含む方法。
JP03711495A 1994-02-25 1995-02-24 過渡電流低減法およびその回路 Expired - Lifetime JP3542654B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9403605A GB9403605D0 (en) 1994-02-25 1994-02-25 Method and circuit for reducing transient currents
GB94036050 1994-02-25

Publications (2)

Publication Number Publication Date
JPH0847172A true JPH0847172A (ja) 1996-02-16
JP3542654B2 JP3542654B2 (ja) 2004-07-14

Family

ID=10750894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03711495A Expired - Lifetime JP3542654B2 (ja) 1994-02-25 1995-02-24 過渡電流低減法およびその回路

Country Status (5)

Country Link
US (1) US5965958A (ja)
EP (1) EP0669719B1 (ja)
JP (1) JP3542654B2 (ja)
DE (1) DE69513545T2 (ja)
GB (1) GB9403605D0 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211583B1 (en) * 1999-09-13 2001-04-03 Motorola, Inc. High speed current switch
US7068200B1 (en) * 2004-06-15 2006-06-27 Cirrus Logic, Inc. Methods and circuit for suppressing transients in an output driver and data conversion systems using the same
TWI313540B (en) * 2005-03-10 2009-08-11 Novatek Microelectronics Corp Sample-and-hold circuits
CN103187951B (zh) * 2011-12-31 2016-09-07 意法半导体研发(深圳)有限公司 用于生成斜坡信号的全集成电路
US10078468B2 (en) * 2016-08-18 2018-09-18 International Business Machines Corporation Slice migration in a dispersed storage network
US11296619B2 (en) 2018-06-07 2022-04-05 Encite Llc Micro electrostatic motor and micro mechanical force transfer devices
US11456681B2 (en) 2020-01-08 2022-09-27 Encite Llc Micro electrostatic actuated pneumatic driven motor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB516200A (en) * 1938-07-15 1939-12-27 George Flett Sinclair Improvements in and relating to road vehicles
DE1938364A1 (de) * 1969-07-29 1971-02-11 Krupp Gmbh Torschaltung mit mindestens einem Feldeffekt-Transistor
US3737754A (en) * 1971-03-19 1973-06-05 Lummus Co Stored energy stabilization system
NL168670C (nl) * 1974-10-07 1982-04-16 Tektronix Inc Gepoorte zaagtandspanningsgenerator.
US4227186A (en) * 1978-03-20 1980-10-07 Rca Corporation Self-stabilizing analog to digital converter useful in phase locked loop tuning systems
JPS5783925A (en) * 1980-11-14 1982-05-26 Matsushita Electric Ind Co Ltd Digital-to-analog converter
US4420784A (en) * 1981-12-04 1983-12-13 Eaton Corporation Hybrid D.C. power controller
JPS60106227A (ja) * 1983-11-15 1985-06-11 Iwatsu Electric Co Ltd ゲ−ト回路
US4734879A (en) * 1985-09-24 1988-03-29 Lin Hung C Analog computing method of solving a second order differential equation
US5142435A (en) * 1990-06-04 1992-08-25 Caterpillar Industrial Inc. Filter capacitor precharge apparatus
US5214313A (en) * 1992-01-07 1993-05-25 Windes John A Circuit for extending the useful discharge time of load driving capacitors
US5449960A (en) * 1992-03-30 1995-09-12 Nec Corporation Sample-and-hold circuit
JPH0637615A (ja) * 1992-07-15 1994-02-10 Nec Corp 電流切替形駆動制御回路

Also Published As

Publication number Publication date
EP0669719A1 (en) 1995-08-30
JP3542654B2 (ja) 2004-07-14
EP0669719B1 (en) 1999-12-01
GB9403605D0 (en) 1994-04-13
DE69513545D1 (de) 2000-01-05
US5965958A (en) 1999-10-12
DE69513545T2 (de) 2000-05-04

Similar Documents

Publication Publication Date Title
US5111072A (en) Sample-and-hold switch with low on resistance and reduced charge injection
JPH0542488Y2 (ja)
JPH05505091A (ja) 電流制限回路付き直流電力変換器
US4433253A (en) Three-phase regulated high-voltage charge pump
US4894560A (en) Dual-slope waveform generation circuit
JP3609631B2 (ja) 低電圧サンプル・ホールド回路
US4396890A (en) Variable gain amplifier
JP3542654B2 (ja) 過渡電流低減法およびその回路
EP0485973A2 (en) Switching constant current source circuit
EP0345156B1 (en) Analog switch circuit
JP2925995B2 (ja) 半導体素子の基板電圧調整装置
JP2743853B2 (ja) 電流源回路
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
EP0848852A1 (en) Current memory
JPH1146138A (ja) 電流を充放電させる装置
JPH03107333A (ja) 電源回路
US3590281A (en) Electronic latching networks employing elements having positive temperature coefficients of resistance
CN109643975B (zh) 动态放大电路
JP3790506B2 (ja) 基準電圧発生回路
JPH01161913A (ja) クロックドライバー回路
JP2607304B2 (ja) 半導体集積回路装置
KR100261561B1 (ko) 스위치드 커런트 메모리셀
JP4530503B2 (ja) インピーダンス変換回路
JPH04180407A (ja) ダイナミック型フリップフロップ回路
JPH02156713A (ja) バイアス回路

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term