JPH084730Y2 - Negative feedback amplifier circuit - Google Patents
Negative feedback amplifier circuitInfo
- Publication number
- JPH084730Y2 JPH084730Y2 JP1989014294U JP1429489U JPH084730Y2 JP H084730 Y2 JPH084730 Y2 JP H084730Y2 JP 1989014294 U JP1989014294 U JP 1989014294U JP 1429489 U JP1429489 U JP 1429489U JP H084730 Y2 JPH084730 Y2 JP H084730Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- power supply
- collector
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、比較的高い周波数の信号を増幅する負帰還
増幅回路に関し、特に高い周波数領域まで広いダイナミ
ックレンジを備えた負帰還増幅回路に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a negative feedback amplifier circuit for amplifying a signal of a relatively high frequency, and more particularly to a negative feedback amplifier circuit having a wide dynamic range up to a high frequency region. Is.
第２図に従来の負帰還増幅回路の一例を示す。この回
路はトランジスタ差動増幅回路を構成するトランジスタ
TR11,TR12を備え、これら２つのトランジスタのエミッ
タは共に接続れ、定電流回路13を通じて負の電源端子16
に接続されている。そして、トランジスタTR11のコレク
タは正の電源端子15に接続され、トランジスタTR12のコ
レクタは抵抗R13を通じて正の電源端子15に接続されて
いる。また、トランジスタTR11のベースは正極性入力端
子11に、トランジスタTR12のベースは負極性入力端子12
にそれぞれ接続されている。トランジスタTR13はエミッ
タフォロアを構成し、そのコレクタは電源端子15に、ベ
ースはトランジスタTR12のコレクタに、エミッタはツェ
ナーダイオードD11と抵抗R14との直列回路を通じて電源
端子16にそれぞれ接続されている。またツェナーダイオ
ードD11と抵抗R14との接続点は出力端子14に接続されて
いる。抵抗R15,R16は負帰還回路を構成し、出力端子14
の電圧を分圧して入力端子12に帰還させている。FIG. 2 shows an example of a conventional negative feedback amplifier circuit. This circuit is a transistor that constitutes a transistor differential amplifier circuit.
TR11 and TR12 are provided, the emitters of these two transistors are connected together, and the negative power supply terminal 16 is connected through the constant current circuit 13.
It is connected to the. The collector of the transistor TR11 is connected to the positive power supply terminal 15, and the collector of the transistor TR12 is connected to the positive power supply terminal 15 through the resistor R13. The base of the transistor TR11 is the positive input terminal 11, and the base of the transistor TR12 is the negative input terminal 12.
Respectively connected to. The transistor TR13 constitutes an emitter follower, the collector of which is connected to the power supply terminal 15, the base of which is connected to the collector of the transistor TR12, and the emitter of which is connected to the power supply terminal 16 through the series circuit of the Zener diode D11 and the resistor R14. The connection point between the Zener diode D11 and the resistor R14 is connected to the output terminal 14. Resistors R15 and R16 form a negative feedback circuit and output terminal 14
The voltage of is divided and fed back to the input terminal 12.
さらに、トランジスタTR13のベースとグランドとの間
にはコンデンサC11が接続されているが、このコンデン
サは増幅回路のオープンループ利得の周波数特性をなだ
らかな下降特性として位相余裕を持たせるためのもの
で、これにより、負帰還をかけた状態で発振現象を起こ
したり、周波数特性にピークを生じたりすることを防止
している。Further, a capacitor C11 is connected between the base of the transistor TR13 and the ground, and this capacitor is for providing a phase margin as the frequency characteristic of the open loop gain of the amplifier circuit as a gentle falling characteristic, As a result, it is possible to prevent the occurrence of an oscillation phenomenon and the occurrence of a peak in the frequency characteristic when the negative feedback is applied.
しかしこのようなコンデンサを用いた回路では、トラ
ンジスタTR12のコレクタにおける負荷インピーダンスは
抵抗R13とコンデンサC11との合成インピーダンスとな
り、高周波領域ではコンデンサC11によりインピーダン
スは低下する。そして、トランジスタTR12のコレクタで
の最大出力電圧は、トランジスタTR11,TR12に流れるバ
イアス電流と、トランジスタTR12のコレクタの負荷イン
ピーダンスとの積によって決まるので、周波数の高い領
域ではダイナミックレンジが低下してしまう。However, in a circuit using such a capacitor, the load impedance at the collector of the transistor TR12 is a combined impedance of the resistor R13 and the capacitor C11, and the impedance is lowered by the capacitor C11 in the high frequency region. Since the maximum output voltage at the collector of the transistor TR12 is determined by the product of the bias current flowing through the transistors TR11 and TR12 and the load impedance of the collector of the transistor TR12, the dynamic range is reduced in the high frequency region.
本考案の目的は、このような欠点を除去し、周波数の
高い領域でもダイナミックレンジが低下することのない
負帰還増幅回路を提供することにある。An object of the present invention is to eliminate such drawbacks and provide a negative feedback amplifier circuit in which the dynamic range does not decrease even in a high frequency region.
上記目的を達成するために、本考案は、第１トランジ
スタのコレクタを正の電源端子に接続し、第１トランジ
スタのベースを正極性入力端子に接続し、第１トランジ
スタのエミッタをコイルの一端と第１抵抗の一端に接続
し、第２トランジスタのコレクタを第３抵抗を介して正
の電源端子に接続し、第２トランジスタのベースを負極
性入力端子に接続し、第２トランジスタのエミッタをコ
イルの他端と第２抵抗の一端に接続し、第１抵抗と第２
抵抗の他端を定電流回路を介して負の電源端子に接続
し、第３トランジスタのコレクタを正の電源端子に接続
し、第３トランジスタのベースを第２トランジスタのコ
レクタに接続し、第３トランジスタのエミッタをツェナ
ーダイオードを介して第４抵抗の一端と出力端子に接続
し、第４抵抗の他端を負の電源端子に接続し、第５抵抗
の一端を出力端子に接続し、第５抵抗の他端を第６抵抗
の一端と負極性入力端子に接続し、第６抵抗の他端を接
地したものである。To achieve the above object, the present invention connects the collector of the first transistor to the positive power supply terminal, connects the base of the first transistor to the positive input terminal, and connects the emitter of the first transistor to one end of the coil. The first transistor is connected to one end, the collector of the second transistor is connected to the positive power supply terminal through the third resistor, the base of the second transistor is connected to the negative input terminal, and the emitter of the second transistor is coiled. Of the first resistor and the second resistor
The other end of the resistor is connected to a negative power supply terminal through a constant current circuit, the collector of the third transistor is connected to the positive power supply terminal, the base of the third transistor is connected to the collector of the second transistor, and the third The emitter of the transistor is connected to one end of the fourth resistor and the output terminal via the Zener diode, the other end of the fourth resistor is connected to the negative power supply terminal, and the one end of the fifth resistor is connected to the output terminal. The other end of the resistor is connected to one end of the sixth resistor and the negative input terminal, and the other end of the sixth resistor is grounded.
次に本考案の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本考案による負帰還増幅回路の一実施例を示
す回路図である。この回路は、トランジスタ差動増幅回
路を構成するトランジスタTR1,TR2を備え、これら２つ
のトランジスタのエミッタはそれぞれ抵抗R1,R2を通じ
て定電流回路３に共に接続され、さらに定電流回路３を
通じて負の電源端子６に接続されている。そして、トラ
ンジスタTR1のコレクタは正の電源端子５に接続され、
トランジスタTR2のコレクタは抵抗R3を通じて正の電源
端子５に接続されている。また、トランジスタTR1のベ
ースは正極性入力端子１に、トランジスタTR2のベース
は負極性入力端子２にそれぞれ接続されている。トラン
ジスタTR3はエミッタフォロアを構成し、そのコレクタ
は電源端子５に、ベースはトランジスタTR2のコレクタ
に、エミッタはツェナーダイオードD1と抵抗R4との直列
回路を通じて電源端子６にそれぞれ接続されている。ま
たツェナーダイオードD1と抵抗R4との接続点は出力端子
４に接続されている。抵抗R5,R6は負帰還回路を構成
し、出力端子４の電圧を分圧して入力端子２に帰還させ
ている。そしてトランジスタTR1,TR2のエミッタ間には
コイルL1が接続されている。FIG. 1 is a circuit diagram showing an embodiment of a negative feedback amplifier circuit according to the present invention. This circuit includes transistors TR1 and TR2 that form a transistor differential amplifier circuit. The emitters of these two transistors are connected together to a constant current circuit 3 through resistors R1 and R2, respectively, and a negative power source is supplied through the constant current circuit 3. It is connected to the terminal 6. The collector of the transistor TR1 is connected to the positive power supply terminal 5,
The collector of the transistor TR2 is connected to the positive power supply terminal 5 through the resistor R3. The base of the transistor TR1 is connected to the positive input terminal 1 and the base of the transistor TR2 is connected to the negative input terminal 2. The transistor TR3 constitutes an emitter follower, the collector of which is connected to the power supply terminal 5, the base of which is connected to the collector of the transistor TR2 and the emitter of which is connected to the power supply terminal 6 through the series circuit of the Zener diode D1 and the resistor R4. The connection point between the Zener diode D1 and the resistor R4 is connected to the output terminal 4. The resistors R5 and R6 form a negative feedback circuit, divide the voltage of the output terminal 4 and feed it back to the input terminal 2. The coil L1 is connected between the emitters of the transistors TR1 and TR2.
すなわちこの帰還増幅回路では、トランジスタTR2の
コレクタに高周波領域でのオーブンループ利得を低下さ
せるためのコンデンサを接続せず、代わりにトランジス
タTR1,TR2のエミッタ間にインダクタンス成分を有する
回路網としてコイルL1を接続している。このコイルL1の
インピーダンスは周波数が高くなると大きくなるので、
その結果、トランジスタTR1,TR2による差動増幅回路の
利得は周波数が高くなると徐々に低下し、負帰還をかけ
た状態で発振現象を起こしたり、周波数特性のピークを
生じたりすることが防止される。That is, in this feedback amplifier circuit, the collector of the transistor TR2 is not connected to a capacitor for reducing the oven loop gain in the high frequency region, but instead the coil L1 is used as a network having an inductance component between the emitters of the transistors TR1 and TR2. Connected. Since the impedance of this coil L1 increases as the frequency increases,
As a result, the gain of the differential amplifier circuit formed by the transistors TR1 and TR2 gradually decreases as the frequency increases, and it is possible to prevent an oscillation phenomenon or a peak in the frequency characteristic from occurring in the state of applying negative feedback. .
そして、トランジスタTR2のコレクタに接続されてい
る負荷インピーダンスは、抵抗R3と、トランジスタTR3
によるエミッタフォロア回路の入力インピーダンスとの
合成インピーダンスとなり、エミッタフォロア回路の入
力インピーダンスは通常高インピーダンスであるので、
トランジスタTR2の負荷のインピーダンスは抵抗３と見
なすことができる。従って、多少のストレー容量の影響
もあるが、トランジスタTR3の負荷インピーダンスは高
周波領域においてもほぼ一定となる。その結果、この帰
還増幅回路では従来のように高周波領域でダイナミック
レンジが低下するといったことがない。The load impedance connected to the collector of the transistor TR2 is the resistance R3 and the transistor TR3.
Because it becomes a combined impedance with the input impedance of the emitter follower circuit, and the input impedance of the emitter follower circuit is usually high impedance,
The load impedance of the transistor TR2 can be regarded as the resistance 3. Therefore, the load impedance of the transistor TR3 becomes substantially constant even in the high frequency region, although there is some influence of the stray capacitance. As a result, in this feedback amplifier circuit, the dynamic range does not decrease in the high frequency region as in the conventional case.
なお、ツェナーダイオードD1はトランジスタTR3のエ
ミッタから出力される信号を直流的にシフトさせ、出力
端子４から出力される信号の直流レベルを適切なものと
するためのものである。The Zener diode D1 is for DC-shifting the signal output from the emitter of the transistor TR3 so that the DC level of the signal output from the output terminal 4 becomes appropriate.
以上説明したように本考案の負帰還増幅回路は、トラ
ンジスタ差動増幅回路の出力信号を入力に帰還させる負
帰還回路を備えた負帰還増幅回路において、前記トラン
ジスタ差動増幅回路を構成する２つのトランジスタのエ
ミッタ間に接続されたインダクタンス成分を有する回路
網を備えている。As described above, the negative feedback amplifier circuit of the present invention is a negative feedback amplifier circuit having a negative feedback circuit for feeding back the output signal of the transistor differential amplifier circuit to the input. A network having an inductance component is connected between the emitters of the transistors.
従って本考案の負帰還増幅回路では、負帰還により発
振現象を起こしたり、周波数特性にピークを生じること
がなく、しかも周波数の高い領域でダイナミックレンジ
が低下するといったことがない。Therefore, the negative feedback amplifier circuit of the present invention does not cause an oscillation phenomenon due to the negative feedback and does not cause a peak in the frequency characteristic, and further, does not reduce the dynamic range in a high frequency region.
第１図は本考案による負帰還増幅回路の一実施例を示す
回路図、 第２図は従来の負帰還増幅回路の一例を示す回路図であ
る。 １……正極性入力端子 ２……負極性入力端子 ３……定電流回路 ４……出力端子 ５……正の電源端子 ６……負の電源端子 TR1,TR2,TR3……トランジスタ R1,R2,R3,R4,R5……抵抗 L1……コイル D1……ツェナーダイオードFIG. 1 is a circuit diagram showing an embodiment of a negative feedback amplifier circuit according to the present invention, and FIG. 2 is a circuit diagram showing an example of a conventional negative feedback amplifier circuit. 1 …… Positive input terminal 2 …… Negative input terminal 3 …… Constant current circuit 4 …… Output terminal 5 …… Positive power supply terminal 6 …… Negative power supply terminal TR1, TR2, TR3 …… Transistor R1, R2 , R3, R4, R5 ...... Resistance L1 ...... Coil D1 ...... Zener diode
Claims (1)
子に接続し、第１トランジスタのベースを正極性入力端
子に接続し、第１トランジスタのエミッタをコイルの一
端と第１抵抗の一端に接続し、第２トランジスタのコレ
クタを第３抵抗を介して正の電源端子に接続し、第２ト
ランジスタのベースを負極性入力端子に接続し、第２ト
ランジスタのエミッタをコイルの他端と第２抵抗の一端
に接続し、第１抵抗と第２抵抗の他端を定電流回路を介
して負の電源端子に接続し、第３トランジスタのコレク
タを正の電源端子に接続し、第３トランジスタのベース
を第２トランジスタのコレクタに接続し、第３トランジ
スタのエミッタをツェナーダイオードを介して第４抵抗
の一端と出力端子に接続し、第４抵抗の他端を負の電源
端子に接続し、第５抵抗の一端を出力端子に接続し、第
５抵抗の他端を第６抵抗の一端と負極性入力端子に接続
し、第６抵抗の他端を接地したことを特徴とする負帰還
増幅回路。1. A collector of a first transistor is connected to a positive power supply terminal, a base of the first transistor is connected to a positive input terminal, and an emitter of the first transistor is connected to one end of a coil and one end of a first resistor. The collector of the second transistor is connected to the positive power supply terminal through the third resistor, the base of the second transistor is connected to the negative input terminal, and the emitter of the second transistor is connected to the other end of the coil and the second resistor. Connected to one end of the first resistor and the other end of the second resistor to the negative power supply terminal via the constant current circuit, the collector of the third transistor is connected to the positive power supply terminal, the base of the third transistor Is connected to the collector of the second transistor, the emitter of the third transistor is connected to one end of the fourth resistor and the output terminal via the Zener diode, and the other end of the fourth resistor is connected to the negative power supply terminal. One end of the resistor connected to the output terminal, the other end of the fifth resistor connected to one end and the negative input terminal of the sixth resistor, the negative feedback amplifier circuit, characterized in that it is grounded and the other end of the sixth resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989014294U JPH084730Y2 (en) | 1989-02-09 | 1989-02-09 | Negative feedback amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989014294U JPH084730Y2 (en) | 1989-02-09 | 1989-02-09 | Negative feedback amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106719U JPH02106719U (en) | 1990-08-24 |
| JPH084730Y2 true JPH084730Y2 (en) | 1996-02-07 |
Family
ID=31225366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989014294U Expired - Lifetime JPH084730Y2 (en) | 1989-02-09 | 1989-02-09 | Negative feedback amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084730Y2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8105536A (en) * | 1981-12-09 | 1983-07-01 | Philips Nv | BALANCE SHEET COMPENSATION FOR SINGLE-DRIVEN DIFFERENCE AMPLIFIERS. |
-
1989
- 1989-02-09 JP JP1989014294U patent/JPH084730Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02106719U (en) | 1990-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692711A (en) | Current mirror circuit | |
| JP3398950B2 (en) | Fieldbus interface circuit | |
| JPS5821209Y2 (en) | Denryokuzo Fuku Cairo | |
| JPS6127211Y2 (en) | ||
| JPS5914817Y2 (en) | Stabilized power supply circuit | |
| US5760651A (en) | Inductorless voltage biasing circuit for and Ac-coupled amplifier | |
| JPH0614498Y2 (en) | Input circuit | |
| HK34188A (en) | Amplifier arrangement | |
| JPS5822889U (en) | High voltage stabilization circuit | |
| JP2551653B2 (en) | Transimpedance type amplifier | |
| JP3443266B2 (en) | Constant voltage circuit | |
| JP2931713B2 (en) | Clamp circuit | |
| JP2577946B2 (en) | Amplifier circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH069583Y2 (en) | Constant voltage power supply circuit | |
| KR940002234Y1 (en) | Dynamic Deemphasis Circuit | |
| GB749106A (en) | Improvements in or relating to transistor cascade amplifiers | |
| JPS624886B2 (en) | ||
| SU677062A1 (en) | Device for automatic control of amplification | |
| JPH0243387B2 (en) | ||
| JPH0449701Y2 (en) | ||
| JP2714713B2 (en) | Oscillation circuit | |
| JPS5950148B2 (en) | Transceiver amplifier | |
| JPS58132288A (en) | Piezoelectric buzzer volume adjustment circuit | |
| JPH046281B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |