JPH08505965A - コンテキスト切り換え装置及び方法 - Google Patents

コンテキスト切り換え装置及び方法

Info

Publication number
JPH08505965A
JPH08505965A JP6512151A JP51215194A JPH08505965A JP H08505965 A JPH08505965 A JP H08505965A JP 6512151 A JP6512151 A JP 6512151A JP 51215194 A JP51215194 A JP 51215194A JP H08505965 A JPH08505965 A JP H08505965A
Authority
JP
Japan
Prior art keywords
context
state
memory
program
functional block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6512151A
Other languages
English (en)
Other versions
JP3253303B2 (ja
Inventor
ジャン デー アレグルッチ
デレク レンツ
グレン プール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JPH08505965A publication Critical patent/JPH08505965A/ja
Application granted granted Critical
Publication of JP3253303B2 publication Critical patent/JP3253303B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/461Saving or restoring of program or task context
    • G06F9/463Program control block organisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 タスクを保存、復元、もしくはスワップするコンテキスト切り換えシステムで、外部又はシステムメモリに接続されたマルチタスキング・プロセサにおいて用いるように適合されている。プロセサは、タスクを実行するため、一つ又はそれ以上の機能ブロックを含んでいる。機能ブロックは、ある決められた時点のシステムのコンテキストを表す状態データを記憶するレジスタから成る。このシステムは、保存又は切り換えコマンドを受け取り、それに対応してコンテキスト保存命令を生成するコントローラから成る。このコントローラは、コンテキスト保存命令を機能ブロックに渡すように構成されている。機能ブロックは状態プログラムを生成する。状態プログラムは、コンテキストが後に復元可能なように、一つ又はそれ以上のレジスタ・ロード命令及びシステムのコンテキストを表す状態データから成る。状態プログラムは外部又はシステム・メモリに記憶される。状態プログラムとしてコンテキストを保存することにより、当システムは、重要な情報を失うことなく、1つのコンテキストから他のものへと高速で切り替わることが可能になる。

Description

【発明の詳細な説明】 発明の名称 コンテキスト切り換え装置及び方法 (Context Switching System and Metheod) 発明者: ジャンD.アレグルッチ(Jean D.Allegrucci) デレクJ.レンツ(Dcrek J.Lentz) グレンC.プール(Glcnn C.Poole) 関連出願の引照 次のものは同一承継人の出願に係る、同時係属中の出願である: 「仮想FIFO周辺インタフェース」、米国出願番号07/862,623、1992年3月31日出 願(代理人整理香号SP030/1397.0070000)。上記出願の開示は参照することによ り明細書の記載内容が本出願に組み込まれているものとする。 発明の背景 1.産業上の利用分野 本発明はディジタル・プロセサに関するものであり、特にコンテキストと 呼ばれる、ディジタル・プロセサの内部状態データをシステムへ及びシステムか ら転送する装置及び方法に関するものである。 2.関連技術 汎用マイクロプロセサやカスタム・プロセサと同様、ディジタル・プロセ サは内部メモリ及びレジスタを有するものであるが、それらは、あらゆるタスク の処理を行うとき広範囲に使用される。任意の時点のこれらレジス タの内容はプロセサの現状態を表していると解釈できる。 VLSIRISC Architecture and Organization(「VLSIRISCアーキテクチヤと 構成」Marcel Dekker社、1989年出版)という本でステフェン・ファーバー(Ste phen B.Furber)はマルチタスク・コンピュータの発展に関して論じている。以 下は彼の議論の要約である。 最近までコンピュータは高価であったため、その能力を最大限に利用しな ければならないという圧力が非常に強かった。一時に一つのプログラムしか走ら せることが出来ないというのは非効率的である。これは、使用しているプログラ ムは、使い得るメモリのほんの小さな部分のみしか必要としないかもしれず、ま た中央処理装置(CPU)は、ディスクからの情報を待ちながら長い間アイドルして いるからである。もし2つのプログラムが存在すれば、CPUはディスク転送が要 求されるまで1つのプログラムを処理し、転送が行われている間他のプログラム に切り替わり、転送が完了すれば最初のものに戻ることが可能である。それによ ってCPUはより有効に使用されることになる。実際上、数種のプログラムをいつ でも活動状態にしておき、データ使用の可能性、タスクの優先順位等にしたがっ て、CPUはそれらのプログラム間を切り換わる。これは、普通「マルチタスキン グ」と呼ばれている。 低価格で適度な性能を持つパーソナル・コンピュータ(PC)やワークステイ ションが出現するに至り、マルチタスキングはより普通のものになってきつつあ る。複数のユーザーからのタスクを1台のマシンにロードするのではなく、1台 のPC又はワークステーションが、1人のユーザーの複数のタスクを行うのに専用 として使われることが多い。この環境では、ユーザーがマシンを必要とするまで それは待機していることになる。何かをすることを要求されればマシンは出来る かぎり迅速に対応し、ユーザーがアイドルしないようにしなくてはならない。 PCがユーザーの仕事のより多くの部分に関与するようになり、またユーザ ーがPCに複数のタスクを同時に行うことを要求してきているため、マルチタスキ ングは以前以上に普及するようになってきている。例えば、ユーザーは、複数の 書類とスプレッド・シートを同時に開いておき、一方マシンはバックグラウンド で電子メールを取り扱い、最新の報告をプリントして いるというものである。このレベルの機能性のインプリメンテーシヨンにはマル チタスキング・オペレーティング・システムが最善の枠組みを与える。 既に述べたように、マルチタスキング・システムは、いくつかのタスクを 同一のプロセサで「同時」に処理することを可能にする。実際には、マルチタス キング制御ソフトウエアは、夫々のタスクにプロセサが費やす時間を管理する。 マルチタスキング制御ソフトウエア(「システム・ソフトウエア」とも呼ばれる ことがある)は、現在行っているタスクを中断して、新しいタスクを処理したり 、前のタスクを完了したり、その処理を再開したりできるようにする。現行タス クに対する現状態を記述したプロセサの内部レジスタの内容は、コンテキスト保 存動作と呼ばれる動作でメモリに保存される。プロセサ・レジスタの内容は、コ ンテキスト復元動作を実行することにより処理しようとする新タスクの状態で置 き換えられる。あるタスクの実行を再開する時は、その前に、そのタスクに割り 込みが行われた以前のプロセサの状態の復元を行う。一般的には外部メモリであ るが、システム・メモリは仮想メモリ・マネジャーにより普通管理される。 したがって、マルチタスキングには2つのことが必要である。まず初めに 、マルチタスキングは、柔軟性を得るため、タスクをシステム・メモリの異なっ た部分、例えば、異なった時点にロードすることが出来るようにしなくてはなら ない。決まったセットのタスクを決まったアドレスにロードするようなプロセサ は非常に柔軟性に乏しい。第2に、マルチタスキングは、後で割り当てられるメ モリ量を知ることなくタスクを書き込むようなものでなくてはならない。後者の 条件は従来の仮想メモリ方式により最も容易に満たされ、前者は仮想メモリをイ ンプリメントするのに用いるアドレス変換機構により満足されるであろう。従来 の技法を用いると、夫々のタスクは、それが仮想メモリの全空間を所持している かのように構築され、その後アドレスは拡張されて、変換を行うのに必要なタス ク識別子を含むようになる。 仮想メモリの如く、マルチタスキングをサポートすることはPCレベル以上 の汎用コンピュータにはもはや必須になっており、PCの処理能力がワークステー ションのレベルに近づくにつれPCでも重要になりつつある。従って、もっと進ん だ縮小命令セット・コンピューティング(RISC)プロセ サでさえ、もしRISCマシンがこのような市場で競争するなら、その機能をサポー トしなくてはならないのである。このことはプロセサ内で新たな複雑さを生じさ せることになる。 これらの新たな複雑さやマルチタスキングのための切り換えの増加は簡単 な処理をサポートするオペレーティング・システムの必要性を生む。従って、プ ロセサのコンテキスト切り換え速度がさらに重要になってくるのである。例えば 、マルチタスキング・グラフィックス・プロセサでは、従来のコンテキスト切り 換えシステムは非常に遅いため、グラフィックス処理に固有な、ロバストな同時 の数値タスクについて行くことが出来ない。それゆえ、望まれるのは、必要なコ ンテキスト切り換え速度を持ちマルチタスキング・アプリケーシヨンについてい ける自動ハードウエア・コンテキスト切り換えメカニズムである。 発明の概要 本発明は、ディジタル・プロセサの内部状態データ、即ち「コンテキスト 」を外部メモリへ又はそれから転送するシステム及び方法に関するものである。 外部メモリヘコンテキストを転送するのは「状態保存動作」と呼ばれ、外部メモ リからプロセサへコンテキストを転送して戻すのは「状態復元動作」と呼ばれる 。 本発明は、自動コンテキスト切り換えメカニズム(システム)及びその動 作方法のハードウエア・インプリメンテーションに関するものである。当システ ムは、使用可能なシステム・メモリが取り扱える範囲で可能な限りの多数の処理 の間を高速にコンテキスト切り換えを行う。ハードウエア構造及び状態データが 保存されるフォーマットにより、プロセサ内の内部状態及び機能ブロックのサイ ズに関係なく、プロセサがその状態データを保存することが可能になる。 コンテキスト保存、復元、又はコンテキスト保存/復元(コンテキスト・ スイッチとも呼ばれる)が開始すると、直接メモリ・アクセス(DMA)コントロー ラがそのシステムの機能ブロックに信号を送る。それに対応して、 機能ブロックは、状態データを外部メモリに保存することにより状態保存動作を 行う。DMAはその後外部メモリから新しい状態を取り出し、それを機能ブロック に送り状態復元動作を行う。 状態が保存されるフォーマットもまたプロセサ状態の高速復元を可能にす る。状態は、「状態プログラム」を形成するために、1つのデータ・ブロック及 び1つ又はそれ以上のレジスタ・ロード命令として保存される。状態復元動作は 単に外部メモリから状態プログラムを取り出し実行することである。従って、状 態プログラムは、標準的プログラムと同様外部メモリから読み出され、実行され る。コンテキストを状態プログラムとして保存することにより、システムが重要 な情報を失うことなく1つのコンテキストから他のコンテキストに高速に切り替 わることが可能になるのである。 本発明の、上述した、そしてその他の特長及び利点は、添付の図面に示さ れた当発明の好適な実施例の以下のより具体的な説明から明らかになるであろう 。 図面の簡単な説明 当発明は、添付の図面を参照することにより理解を増すことが出来るであ ろう。 第1図は、本発明の自動コンテキスト切り換えシステムの高レベルのブロ ック図である。 第2A〜2C図は、第1図のシステムによる状態プログラムを記憶する外 部メモリの一部分を示す代表例である。 第3図は、本発明の状態ブロックを示す。 第4図は、本発明のコンテキスト切り換え方法の代表的フローチャートで ある。 図において、同一の要素又は同様の機能を持つ要素は同じ数で表す。さら に、番号の一番左の数字は、その番号が最初に出てくる図面の番号を表す。 発明の詳細な説明 本発明は、タスクを保存し、復元し、切り換える、コンテキスト切り換え システム及びその方法である。当システムは、外部メモリ、主メモリ又はシステ ム・メモリ(マルチタスキング・プロセサの外部にあるいかなるメモリでもよい 。以後、単にメモリと呼ぶ)に接続されたマルチタスキング・プロセサの部分で ある。当メモリは複数のプロセサにより共用されてもよい。マルチタスキング・ プロセサは1つ又はそれ以上の機能ブロック(処理ユニットもしくは処理モジュ ール、叉はマイクロコード・ユニットと呼ばれることがある)を有するが、それ らは、サブプロセサ即ちある特別なタスクを行うための簡単なユニットであって もよい。機能ブロックはレジスタを含んでいるが、それらは、ある1つのタスク が行われている間のマルチタスキング・プロセサのコンテキストを表す状態デー タを記憶する。 本発明は、VLSIマルチタスキング・グラフィックス・プロセサ・チップに 関連させて議論される。しかし、本発明が状態データを有する如何なるシステム にも適用できることは後に当業者に明確になるであろう。従って、本発明はグラ フイックス・プロセサだけに限ったものではない。プロセサ、CPU、ディジタル ・プロセサという用語はこの分野ではしばしば同意語として使われている。以後 プロセサという用語を用いるが、勿論当開示の基礎をなす意味を変えることなく 他の同様な用語に置き換えることが出来る。 チップ、集積回路、半導体デバイス、マイクロエレクトロニクス・デバイ スという用語もこの分野ではしばしば同意語として使われている。本発明は当分 野で一般に理解されているように上記のものの全てに適用できる。 プロセサは命令を以下のごとく実行する。即ち、プログラムの命令及びデ ータは内部直接メモリ・アクセス(DMA)コントローラによりメモリから持ち込ま れるか、叉は外部装置から直接与えられる。本発明の好適な実施例では、命令は 、DMA内の一時プログラム・キューにロードされる。DMAはローカル命令を実行す る、つまり他の命令とデータを処理のため機能ブロックに渡す。 本発明の自動コンテキスト切り換えシステム100の高レベルのブロッ ク図を第1図に示す。プロセサは一般的に101で示されている。プロセサは、DMA コントローラ102、入出力ユニット(IOU)118、及び機能ブロック・パイプライン (106、108、110で夫々示しているFB1、FB2、...FBn)から成る。機能ブロッ ク(マイクロコード・ユニットとも呼ばれる)106〜110は特定のタスクを行うの に用いられる。例えば、3-Dグラフィックス処理システムでは、機能ブロック106 〜110は、座標変換、ベクトルの正規化、クリッピング、ライティング等のタス クを行う。 コンテキスト・キューと呼ばれる(ここに示していない)ハードウエア・ データ・バッファはIOU1l8の中にある。その代わりに、コンテキスト・キューは 分離したブロックであってもよいし、プロセサ101の他の部分に存在してもよい が、このことは後で当業者には明らかになろう。 IOU118は、双方向I/Oバス122を介して外部システム・バス120にインタフ ェースする。IOU118は、外部システム・バス120を内部データ・バス124に接続す るが、それは今度はDMA102に接続されている。外部メモリ・バス121は外部メモ リ116をバス120に接続する。 DMA102は、コンテキスト切り換えシステムと外界の間の全てのトランザク ションを監督する。DMA102には3つの主要な機能がある:(l)メモリから及びメ モリへのデータ転送を制御する、(2)内部機能ブロックへの命令の流れを制御す る、そして(3)コンテキスト・スイッチ動作を同期化する、というものである。D MAの機能は、それを機能ブロックに分散させるような異なった方法でインプリメ ントすることも可能である。 IOU118はコマンド/状態レジスタ(CSR;ここには示されていない)を含む 。CSRは、プロセサ(システム・ソフトウエア)やレジスタ・ロード命令により 外部よりアクセス可能である。プロセサは特定の状態条件に基づいて割り込みを 生成することが出来る。状態条件は、プロセサのエベントに基づき2つのビット としてCSRに記憶される。これらのビットはハードウエアによりセット叉はリセ ットされる。コンテキスト切り換え動作は、(どちらの場合でも)CSRに適切な ビットをセットすることから始まる。代表的な例を挙げると、保存ビットがセッ トされるとコンテキスト保存が信号として出され、復元ビットがセットされると コンテキスト復元が信号として出さ れ、さらに、両方のビットがセットされるとコンテキスト切り換えが信号として 出される。CSRの2つのビットの選択はインプリメンテーションに特有なもので ある。CSRの重要な面はハードウエアが正しい指令と共に与えられるということ である。より一般的なコマンド構造でも差しつかえない。状態条件を信号化する 他の同等な技法は当業者に明らかになろう。 機能ブロックの内部状態データとDMAの内容の組み合わせが任意の時間の プロセサの「コンテキスト」をなす。機能ブロック・パイプラインのコンテキス トは、使用されないときにはそれを「状態プログラム」として記憶しているメモ リ内の「コンテキスト・データ・バッファ」からコピー及び復元することが出来 る。DMA102はメモ116へのポインタを含んでいるが、それらは、命令やデータを 取り出したりコンテキスト切り換えに用いられる。 DMA内の2つのポインタはコンテキスト・データ・バッファの境界を決定 する。これらは「保存」ポインタ及び「終了」ポインタと呼ばれる。DMA内のそ れ以外の2つのポインタは命令取り出しの時に用いられる。システム・ソフトウ エアは、夫々のタスクにプロセサが費やす時間量を制御する。それはタスクを管 理するので、システム・ソフトウエアは「書き込みポインタ」を更新する。書き 込みポインタは、システム・ソフトウエアに新しい命令をメモリのどこに追加す るかを示す。DMAは「フェッチ・ポインタ」を更新する。フェッチ・ポインタは 、DMAに次の命令をどこから取り出すかを示す。フェッチ・ポインタに関するよ り詳しい説明には、同一承継人に係る、同時係属中の出願である1992年3月31日 出願の、「仮想FIFO周辺機器インタフェース」、米国出願香号07/862,623を参照 のこと。上記出願の開示は参照することによりその記載内容が本明細書に組み込 まれているものとする。 状態プログラムは、一連のレジスタ・ロード命令及びデータを含むデータ 構造である。状態プログラムを実行することにより、それに対応する保存の前に レジスタにあった値を復元することが出来る。機能ブロックは夫々自分自身の状 態プログラムを作り、それを、DMAの制御下でIOUを介してメモリに転送する。 コンテキスト・データ・バッファの正確な順番及び内容は、マイクロ コード(もし用いていれば)及びハードウエアのインプリメンテーションに依存 しているかも知れない。コンテキスト情報はインプリメンテーションからインプ リメンテーションへとポータブル(移植性のある)でなければならないというこ とはない。その理由は、コンテキスト情報は一時的なものであるからである。こ の一時情報は、決められたシステム中で且つ限られた時間内にのみ用いられる。 コンテキストは、別のハードウエアでそれを用いることを意図して保存されるの ではない。正確なサイズ、内容、及び順序は、ハードウエア、マイクロコード・ バージョン、及び実行されている現時点のグラフイックス動作に依存している。 マイクロコードを用いて状態プログラムを作ることにより大きな柔軟性を得るこ とが出来る。例えば、状態プログラムのサイズを重要な状態レジスタの内容のみ を保存することで最適化することが出来る。 DMAは、コンテキスト動作を開始する前に現データ・ストリーム中の妥当 な点にいつ到達したかを決定する。本グラフィックス・プロセサの場合、その命 令を完了するのに必要な全てのデータを機能プログラムが受け取っていない時に は、命令動作の途中で、機能プログラムに割り込むことは出来ない。DMAは転送 されるデータ・ワード数を記録しているので、いつその流れに割り込むかが分か るのである。 DMA102内のコンテキスト領域ベース・ポインタ(CABP)レジスタは、現在の 状態(状態プログラムとして)を保存するのに用いられるメモリ内のコンテキス ト・データ・バッファのベース・アドレス(最下位ワード)を保持する。DMA102 内のコンテキスト復元ベース・ポインタ(CRBP)レジスタは、状態を復元するのに 用いる状態プログラム・データを記憶するコンテキスト・データ・バッファのア ドレスを保持する。CABP及びCRBPレジスタは、現在のインプリメンテーシヨンで コンテキスト保存、コンテキスト復元、コンテキスト切り換えの後でも修正され ない。システム・ソフトウエアはこれら2個のポインタを管理する。 もしCSRにRESTOREコマンドがロードされると、CRBPレジスタが指す場所よ り始めて状態プログラムをメモリから取り出すことにより復元がなされる。もし SAVEビット及びSTOREビツトの両方ともがセットされて いれば、CABP及びCRBPの夫々を用いてプロセサは最初にその状態を保存し、その 後にそれを復元する。 もしチップが現在命令ストリームを実行していれば、ハードウエアは、妥 当な割り込み点に達するまで命令ストリームを処理し続け、それから先に進む。 妥当な割り込み点は、プロセサのハードウエア、ファームウエア、システム・ソ フトウエア等の独自のインプリメンテーシヨンによって決められる。 コンテキスト切り換え命令または割り込み信号に対応して、DMA102は「コ ンテキスト保存(ContcxtSave)」命令をバス114を通して最初の機能ブロック106 に送る。機能ブロック106は、それ自身の状態プログラムを作り、それを、DMAの 助けを得てIOUを介してメモリへ転送する。 一旦機能ブロック106がその全ての状態データを転送したら、そのコンテ キスト保存命令は次の機能ブロック108等に順次引き渡されていき、最後に最終 機能ブロック110がその全てのデータを転送するまで続く。 「ロード」命令(即時ロード命令のような)は、機能ブロックが状態デー タを転送するとき状態データと共に記憶される。現在のインプリメンテーション では1つのロード命令で一続きのレジスタをロードすることが出来る。各ロード 命令に対応した状態データが最終的にメモリ116から読まれるとき、そのロード 命令が機能ブロックにより実行されその対応する状態データが正しい機能ブロッ クの正しい場所に記憶されるように、各ロード命令はコード化される。当業者に 明かになるように、そのロード命令は、それに対応した機能ブロックのレジスタ またはそれに類似なもののアドレスでコード化されなければならない。 最終機能ブロック110は、その状態データの転送を完了したとき、状態デ ータ終了信号130をDMAに送る。便宜上、DMAは次に、全ての機能ブロックの後に その状態を保存する。ハードウエアの簡単化のため、保存される最終命令は、「 復元終了命令」である。この命令は復元動作(restoreoperation)の終了をDMAに 示す。DMA102は続いて、コンテキスト切り換え(Switch Context)割り込み又は命 令で指定されたプロセサの次の状態を復元する。この代わりに、DMAは、特定の アドレスをデコードして復元動作の終 了を決定することが出来る。さらに、DMAは、その処理の始めにその情報を記憶 し、それに全ワード数を含めることも可能である。復元動作の終了を同期化させ る他の方法は、状態中のワード数を示す別のレジスタを加えることである。DMA コントローラは、このレジスタの情報を用い復元動作の終了を決めてもよい。 先に記憶されたプロセサの状態を復元する動作は適切にも「復元化動作(r estoring operation)」と呼ばれる。復元化動作は、非常に簡単で、コンテキス ト・キューからではなく、所望の状態データが記憶されているメモリ116内のコ ンテキスト・データ・バッファから状態プログラムを取り出し実行することから 成る。 本発明の好適な実施例の1つでは、状態保存動作は機能ブロックを1つづ つ順番に行っていく。コンテキスト保存命令のこの直列転送によってシステムの 複雑さを減少させることが出来る。他の非直列方式は余分なハードウエアとソフ トウエアが必要となるかも知れない。記憶されたプログラム及びロード命令又は それと同類のものを用いるそのような方式は本発明のと範囲並びに精神に入ると 考えられる。 第2図は、第1図のシステムに従って、状態プログラム208、210、212を それぞれ形成する状態ブロックのグループを記憶するのに指定されたメモリの代 表的コンテキスト・データ・バッファ202、204、206を示している。(状態ブロ ックに関してはさらに、第3図に関連して以下に述べられる。)各状態プログラ ムはプロセサ・コンテキストに対応している。CABPポインタ214は、状態プログ ラム212を受け取るよう割り当てられたメモリ116の1部にあるコンテキスト・デ ータ・バッファ206を指している。各状態プログラムは、1つ又はそれ以上のロ ード命令のシーケンシャルな順序づけと特定のコンテキストに関係する対応機能 ブロックのパイプラインからの状態データから成る。CRBPポインタ216は、状態 プログラム210を含むコンテキスト・データ・バッフア204の始まりを指している 。状態プログラム210はDMA102に送られ、先のコンテキスト或いは予め決められ たコンテキストの構成を復元するために実行される。 コンテキスト・データ・バッフアはひと続きになってなくてもよいし、 別々の状態プログラムが、メモリ内の特定のアドレスの順番で記憶されている必 要もない。システム・ソフトウエアが各コンテキスト・データ・バッファの開始 アドレスを記憶しているかぎり、それに対応する状態プログラムのコンテキスト を機能ブロック・パイプラインへ又はそれから容易に切り換えることが出来る。 このデータが保存されるフォーマットは高速自動復元動作を可能にする。 各状態プログラムは、コンテキストを機能ブロックに復元するのに必要な全ての 情報から成っている。復元動作は、単に、一連のレジスタ・ロード命令とデータ から成る状態プログラムの実行を必要とするだけである。 外部メモリを用いることも考えられている。マルチタスキング・プロセサ は、システムのメモリ領域にあるメモリを使用することが出来る。このデータは メモリ・ブロックとして編成されている。ホストはメモリを割り当て、DMAコン トローラ内にポインタを設置する。それは、拡張した状態メモリ・ブロックを指 し、マイクロコードがその領域をスタックとして、つまり、例えば、データのオ ーバフロー収容の記憶域として、利用することが出来るようにする。原則的には 、複数のメモリ・ブロックが一つのコンテキストに割り当てられることも可能で ある。 外部メモリを使用する2つの代表的な例を第2B図と第2C図に示す。 第2B図を参照して、状態プログラム208及び210を示すメモリ・ブロックは、夫々 拡張メモリ・ブロック208'及び210'を含んでいる。拡張メモリの使用に関するこ の実施例では、拡張した状態メモリ・ブロック208'及び210'はひと続きになって いる。第2C図には、拡張した状態メモリ・ブロック208"及び210"が、夫々の状態 プログラム208及び210から離れたメモリ・ロケーションに記憶されているのを示 している。 本発明のもう一つの特徴は、普通の命令ストリームによってCSRをロード することが出来ることである。この特徴によって、コンテキスト・スイッチ又は 割り込みをストリームの最後に生成することが可能になり、このため、ストリー ムのコンテキストをスイッチ・アウト即ち除去することが出来るようになる。 本発明は、条件付きコンテキスト切り換えをサポートするよう拡張す ることが出来る。例えば、DMAのデータ・バッファが空になったとき、条件付き コンテキスト・スイッチが始まるようにすることが出来る。 第3図は状態ブロック300を図示している。状態ブロック300は、レジスタ Aに対するレジスタ・ロード命令302を含んでいる。情報304がロード命令302に 続き、合計N個のデータ・ワードがそのロード命令に対応することを示している 。残りのブロック306はそのN個のデータ・ワードを表している。ロード命令技 法を用いた他の構成も可能である。コンテキストは、インプリメンテーションを 容易にするためまたハードウエアとソフトウエアのオーバヘッドを最少にするた め、一続きのプログラムとして状態ブロックに記憶される。しかし、本発明の範 囲から離れることなく異なった記憶技法及び階層を採用してもよい。 コンテキストは、必ずしも、機能ブロックの全部のレジスタである必要は ない。例えば、ある機能ブロックが中間タスクを行うのに用いる動作中のレジス タの内容を保存する必要はない。というのは、機能ブロックは指定されたタスク を行うのに全てのレジスタの情報は必要でないからである。各機能ブロックは、 コンテキスト保存メカニズム又は手段を備えるため、マイクロコード化されるか 、状態マシンによって制御されるか、さもなければ他の様式に構成されるかにな っている。したがって、各機能ブロックは、それが行っているタスクを知ってお り、それゆえ、コンテキストをいつ切り換えるか、さらに、後でそのタスクを継 続するためそれに戻りそれを完了するためにはどんなデータを保存しなくてはな らないかを決定できる。 この方法の1つの利点は各機能ブロックがどのレジスタを保存するかを決 定できることである。データの順番はまたそれほど重要ではない。例えば、もし ブロックが内部マイクロコードを持っていれば、保存するレジスタの数を最適化 するためにマイクロコードを適合させることが出来る。 第4図に本発明のコンテキスト切り換え方式の代表的フローチャートを示 す。 まず最初に、ブロック402に示すように、DMA102がコンテキスト切り換え( SwitchContext)割り込み信号もしくは命令を受け取る。ブロック404、406に夫々 示すように、DMA102は次に、コンテキスト保存(ContextSave)命 令を機能ブロック106に送り、それはそのコンテキストをIOU118に転送する。条 件ステートメント・ブロック408及びブロック410、406はコンテキスト保存命令 を残りの機能ブロックに順次送っていくことを図式的に表している。ブロック41 0でコンテキスト保存命令が次の機能ブロックに実際に送られる。 一旦全ての機能ブロックがそのコンテキストをIOUに送ってしまうと、ブ ロック408の条件が"No"となり、ブロック414で示すように、状態データ終了の信 号がDMA102に送られる。DMA102は、ブロック416で示すように、それ自身のコン テキストを記憶する。最後に、ブロック418で示すように、要求された状態プロ グラムがメモリ内のコンテキスト・データ・バッファから取り出され処理される 。その後、ブロック420で示すように、「復元終了」命令が処理される。それか らコントロール・キューからの命令の通常の処理に戻る。 本発明の多くの実施例について上に述べたが、それらは例として挙げられ たものであり、限度を示すためのものではない。従って、本発明の精神と範囲は 、上述したいかなる典型的な実施例もその限界を与えるものではなく、以下の特 許請求範囲及びそれと同等のものに従ってのみ規定されるべきである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 プール グレン アメリカ合衆国 カリフォルニア州 94555 フリーモント,ウェブフット ル ーブ 34039 【要約の続き】 る。

Claims (1)

  1. 【特許請求の範囲】 特許請求の範囲は以下の通りである。 1. メモリに接続されたマルチタスク・プロセサ内でタスクの保存、復元 、及び切り換えの少なくも1つを行うコンテキスト切り換えシステムであって、 そのシステムが 第1の機能ブロックにプログラム命令を送る制御手段から成り、前記 第1の機能ブロックは制御手段に接続され、レジスタを有し、前記レジスタは、 ある決められた時点でシステムのコンテキストを表す状態データを記憶し、 前記制御手段は保存又は切り換えのどちらか1つのコマンドを受け取 り、それに応えてコンテキスト保存命令を生成し、前記コンテキスト保存命令を 前記第1の機能ブロックに渡すように適合され、 前記コンテキスト保存命令を受け取ると、前記第1の機能ブロックは 、レジスタ・ロード命令及び該システムのコンテキストを表す状態データからな る状態プログラムを前記コンテキストが後に復元可能なように生成し、前記状態 プログラムを前記制御手段に渡し、そして 前記状態プログラムを受け取った後、前記制御手段はメモリ内のコン テキスト・データ・バッファに前記状態プログラムを格納することを特徴とする コンテキスト切り換えシステム。 2. 請求の範囲第1項に記載のシステムであって、前記制御手段は、前記 状態プログラムを前記コンテキスト・データ・バッフア領域に格納する前にそれ 自身の状態データを前記状態プログラムに加えることを特徴とするシステム。 3. 請求の範囲第1項に記載のシステムであって、 前記制御手段に接続した第2の機能ブロックからさらに成り、前記第 2の機能ブロックは他のレジスタを有し、前記他のレジスタは、ある決 められた時点でシステムのコンテキストを表す他の状態データを記憶し、 前記第1の機能ブロックは前記コンテキスト保存命令を前記第2の機 能ブロックに渡し、 前記コンテキスト保存命令を受け取ると、前記第2の機能ブロックは 、他のレジスタ・ロード命令を生成し、前記他のレジスタ・ロード命令及び前記 状態データを該メモリに格納するよう前記制御手段に渡すことを特徴とするシス テム。 4. 請求の範囲第3項に記載のシステムであって、 前記制御手段に接続された少なくも1つのさらに他の機能ブロックか らさらに成り、そして 前記コンテキスト・データ・バッファに格納するため、最後の機能ブ ロックが復元終了命令と共にその状態データを前記制御手段に渡すまで、前記コ ンテキスト保存命令は機能ブロックから機能ブロックに直列に渡されることを特 徴とするシステム。 5. 請求の範囲第1項に記載のシステムであって、前記制御手段が、コン テキスト領域ベース・ポインタを用い、メモリ内で前記状態プログラムを記憶す る前記コンテキスト・データ・バッファのベース・アドレスを指定することを特 徴とするシステム。 6. 請求の範囲第1項のシステムであって、前記状態プログラムが状態ブ ロックから成り、各状態ブロックは、前記レジスタ・ロード命令、それに対応す るレジスタ・アドレス、及び状態データから成ることを特徴とするシステム。 7. 請求の範囲第1項に記載のシステムであって、 前記制御手段は、復元命令を受け、該メモリ内の予め決められたコン テキスト・データ・バッファのアドレスを指定するコンテキスト復元ベース・ポ インタを用いることによって、該メモリから予め決められた状態プ ログラムを取り出すようにさらに構成され、そして 前記予め決められた状態プログラムが、システムにより実行され、前 記機能ブロックを予め決められたコンテキストに復元することを特徴とするシス テム。 8. 請求の範囲第1項に記載のシステムであって、前記制御手段が直接メ モリ・アクセス・コントローラであることを特徴とするシステム。 9. 請求の範囲第1項に記載のシステムであって、プロセサがグラフィッ クス・プロセサであることを特徴とするシステム。 10. 請求の範囲第4項に記載のシステムであって、メモリは複数の状態プ ログラムを記憶し、該システムは、該プロセサ、他のプロセサ、及び周辺装置の 中の1つからの命令に基づいて前記機能ブロックへそして前記機能ブロックから 前記複数の状態プログラムを切り換えるように構成され、さらに、前記他のプロ セサ及び前記周辺装置はシステムバスを介して該プロセサに有効に接続されるこ とを特徴とするシステム。 11. メモリに接続されたマルチタスキング・プロセサで用いるように適合 され且つタスクを実行する1つ又はそれ以上の機能ブロックを有する、コンテキ スト切り換えシステムに於いて、タスクを保存、復元、及び切り換える方法であ って、機能ブロックはレジスタを有し、該レジスタは、ある決められた時点でシ ステムのコンテキストを表す状態データを記憶し、その方法が、 保存コマンド、切り換えコマンド、及び割り込み信号の中の1つを受 け取り、それに対応してコンテキスト保存命令を生成するステップと、 前記コンテキスト保存命令を機能ブロックに渡すステップと、 前記コンテキスト保存命令を機能ブロックで受け取り、さらにそれに 対応して、状態プログラムを生成するステップと、当該ステップにおける前記状 態プログラムは、コンテキストが後に復元可能なように、1つ又は それ以上のレジスタ・ロード命令及び該システムのコンテキストを表す状態デー タを含み、そして 該メモリ内のコンテキスト・データ・バッフア領域に前記状態プログ ラムを記憶するステップと、 から成ることを特徴とする方法。 12. 請求の範囲第10項に記載の方法であって、 メモリ内で前記状態プログラムを記憶する前記コンテキスト・データ ・バッフアのベース・アドレスを指定するコンテキスト領域ベース・ポインタを 供給するステップからさらに成ることを特徴とする方法。 13. 請求の範囲第12項に記載の方法であって、 前記状態ブロックを前記コンテキスト・データ・バッファに記憶する 前に前記状態ブロックをコンテキスト・キューに一時的に記憶するステップから さらに成ることを特徴とする方法。 14. 請求の範囲第12項に記載の方法であって、 前記コンテキスト保存命令を、1つの機能ブロックから次のものへと 直列に渡すステップとからさらに成り、そして ここで一つの特定の機能ブロックの状態データは、前記コンテキスト 保存命令が次の機能ブロックに渡される前にまず前記コンテキスト・キューに転 送されることを特徴とする方法。 15. 請求の範囲第13項に記載の方法であって、 復元命令を受け取るステップと、 前記復元命令に対応して、該メモリ内の前記予め決められたコンテキ スト・データ・バッファのアドレスを指定するコンテキスト復元ベース・ポイン タを用いることによって、該メモリ内の予め決められたコンテキスト・データ・ バッファから予め決められた状態プログラムを取り出すステップと、そして 前記の予め決められた状態プログラムを実行し該機能ブロックを予め 決められたコンテキストに復元するステップと、 からさらに成ることを特徴とする方法。 16. 請求の範囲第10項に記載の方法であって、 複数の状態プログラムを記憶するステップと、そして 該プロセサ、他のプロセサ、及び周辺装置の中の1つからの命令に基 づいて該機能ブロックへ又は該機能ブロックから前記複数の状態プログラムを切 り換えるステップからさらに成り、前記他のプロセサ及び上記周辺装置はシステ ムバスを介してプロセサに有効に接続されることを特徴とする方法。
JP51215194A 1992-11-09 1993-11-02 コンテキスト切り換え装置及び方法 Expired - Lifetime JP3253303B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/973,344 1992-11-09
US973,344 1992-11-09
US07/973,344 US5428779A (en) 1992-11-09 1992-11-09 System and method for supporting context switching within a multiprocessor system having functional blocks that generate state programs with coded register load instructions
PCT/US1993/010477 WO1994011816A1 (en) 1992-11-09 1993-11-02 Context switching system and method

Publications (2)

Publication Number Publication Date
JPH08505965A true JPH08505965A (ja) 1996-06-25
JP3253303B2 JP3253303B2 (ja) 2002-02-04

Family

ID=25520787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51215194A Expired - Lifetime JP3253303B2 (ja) 1992-11-09 1993-11-02 コンテキスト切り換え装置及び方法

Country Status (3)

Country Link
US (1) US5428779A (ja)
JP (1) JP3253303B2 (ja)
WO (1) WO1994011816A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299501A (ja) * 2007-05-30 2008-12-11 Sanyo Electric Co Ltd プロセッサ

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490272A (en) * 1994-01-28 1996-02-06 International Business Machines Corporation Method and apparatus for creating multithreaded time slices in a multitasking operating system
DE19500957A1 (de) * 1994-07-19 1996-01-25 Bosch Gmbh Robert Verfahren zur Steuerung von technischen Vorgängen oder Prozessen
US5694333A (en) * 1995-04-19 1997-12-02 National Instruments Corporation System and method for performing more efficient window context switching in an instrumentation system
US5794037A (en) * 1995-05-01 1998-08-11 Intergraph Corporation Direct access to slave processing by unprotected application using context saving and restoration
US5760792A (en) * 1995-05-01 1998-06-02 Intergraph Corporation Fifo logical addresses for control and error recovery
US5659749A (en) * 1995-05-08 1997-08-19 National Instruments Corporation System and method for performing efficient hardware context switching in an instrumentation system
US6601081B1 (en) * 1995-06-30 2003-07-29 Sun Microsystems, Inc. Method and apparatus for context maintenance in windows
US5898864A (en) * 1995-09-25 1999-04-27 International Business Machines Corporation Method and system for executing a context-altering instruction without performing a context-synchronization operation within high-performance processors
US5812823A (en) * 1996-01-02 1998-09-22 International Business Machines Corporation Method and system for performing an emulation context save and restore that is transparent to the operating system
US5708808A (en) * 1996-02-27 1998-01-13 Shoichi; Horio Method and apparatus for concurrency with critical regions
US5960212A (en) * 1996-04-03 1999-09-28 Telefonaktiebolaget Lm Ericsson (Publ) Universal input/output controller having a unique coprocessor architecture
US6134601A (en) 1996-06-17 2000-10-17 Networks Associates, Inc. Computer resource management system
US6061711A (en) * 1996-08-19 2000-05-09 Samsung Electronics, Inc. Efficient context saving and restoring in a multi-tasking computing system environment
US6247040B1 (en) 1996-09-30 2001-06-12 Lsi Logic Corporation Method and structure for automated switching between multiple contexts in a storage subsystem target device
US6081849A (en) * 1996-10-01 2000-06-27 Lsi Logic Corporation Method and structure for switching multiple contexts in storage subsystem target device
US6212542B1 (en) * 1996-12-16 2001-04-03 International Business Machines Corporation Method and system for executing a program within a multiscalar processor by processing linked thread descriptors
US6128728A (en) 1997-08-01 2000-10-03 Micron Technology, Inc. Virtual shadow registers and virtual register windows
US6293712B1 (en) 1997-09-30 2001-09-25 Institute For The Development Of Emerging Architectures, Llc Method and apparatus for constructing a stack unwind data structure
US6314513B1 (en) 1997-09-30 2001-11-06 Intel Corporation Method and apparatus for transferring data between a register stack and a memory resource
US6065114A (en) * 1998-04-21 2000-05-16 Idea Corporation Cover instruction and asynchronous backing store switch
US6263401B1 (en) 1997-09-30 2001-07-17 Institute For The Development Of Emerging Architectures, L.L.C. Method and apparatus for transferring data between a register stack and a memory resource
US6223208B1 (en) * 1997-10-03 2001-04-24 International Business Machines Corporation Moving data in and out of processor units using idle register/storage functional units
US5893159A (en) * 1997-10-22 1999-04-06 International Business Machines Corporation Methods and apparatus for managing scratchpad memory in a multiprocessor data processing system
US5987495A (en) * 1997-11-07 1999-11-16 International Business Machines Corporation Method and apparatus for fully restoring a program context following an interrupt
US6112292A (en) * 1998-04-21 2000-08-29 Idea Corporation Code sequence for asynchronous backing store switch utilizing both the cover and LOADRS instructions
US6219783B1 (en) 1998-04-21 2001-04-17 Idea Corporation Method and apparatus for executing a flush RS instruction to synchronize a register stack with instructions executed by a processor
US6115777A (en) * 1998-04-21 2000-09-05 Idea Corporation LOADRS instruction and asynchronous context switch
US6115829A (en) * 1998-04-30 2000-09-05 International Business Machines Corporation Computer system with transparent processor sparing
US6189112B1 (en) * 1998-04-30 2001-02-13 International Business Machines Corporation Transparent processor sparing
IL124594A0 (en) 1998-05-21 1998-12-06 Nds Ltd Context saving system
US6401155B1 (en) 1998-12-22 2002-06-04 Philips Electronics North America Corporation Interrupt/software-controlled thread processing
US6275749B1 (en) 1998-12-22 2001-08-14 Philips Electronics North America Corporation Interrupt-controlled thread processing
US6526431B1 (en) * 1999-02-26 2003-02-25 Intel Corporation Maintaining extended and traditional states of a processing unit in task switching
CA2383531A1 (en) 1999-09-01 2001-03-08 Intel Corporation Instruction for multithreaded parallel processor
WO2001016703A1 (en) * 1999-09-01 2001-03-08 Intel Corporation Instruction for multithreaded parallel processor
US7546444B1 (en) 1999-09-01 2009-06-09 Intel Corporation Register set used in multithreaded parallel processor architecture
DE19954407A1 (de) * 1999-11-12 2001-05-17 Gfs Systemtechnik Gmbh & Co Kg Verfahren zum direkten Aufrufen einer Funktion mittels eines Softwaremoduls durch einen Prozessor mit einer Memory-Management-Unit (MMU)
US7093260B1 (en) * 2000-05-04 2006-08-15 International Business Machines Corporation Method, system, and program for saving a state of a task and executing the task by a processor in a multiprocessor system
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US7437724B2 (en) 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
JP2003345612A (ja) * 2002-05-28 2003-12-05 Sony Corp 演算処理システム、コンピュータ・システム上でのタスク制御方法、並びにコンピュータ・プログラム
US6981083B2 (en) * 2002-12-05 2005-12-27 International Business Machines Corporation Processor virtualization mechanism via an enhanced restoration of hard architected states
US7254696B2 (en) * 2002-12-12 2007-08-07 Alacritech, Inc. Functional-level instruction-set computer architecture for processing application-layer content-service requests such as file-access requests
US7424556B1 (en) * 2004-03-08 2008-09-09 Adaptec, Inc. Method and system for sharing a receive buffer RAM with a single DMA engine among multiple context engines
JP4204522B2 (ja) * 2004-07-07 2009-01-07 株式会社東芝 マイクロプロセッサ
US7793160B1 (en) * 2005-03-29 2010-09-07 Emc Corporation Systems and methods for tracing errors
US9021239B2 (en) * 2005-04-22 2015-04-28 Nxp, B.V. Implementation of multi-tasking on a digital signal processor with a hardware stack
US7308565B2 (en) * 2005-06-15 2007-12-11 Seiko Epson Corporation Saving/restoring task state data from/to device controller host interface upon command from host processor to handle task interruptions
US20060294344A1 (en) * 2005-06-28 2006-12-28 Universal Network Machines, Inc. Computer processor pipeline with shadow registers for context switching, and method
US8316220B2 (en) * 2005-09-27 2012-11-20 Sony Computer Entertainment Inc. Operating processors over a network
US7620747B1 (en) * 2005-10-12 2009-11-17 Nvidia Corporation Software based native command queuing
US20070101325A1 (en) * 2005-10-19 2007-05-03 Juraj Bystricky System and method for utilizing a remote memory to perform an interface save/restore procedure
US7500049B2 (en) * 2005-10-31 2009-03-03 Intel Corporation Providing a backing store in user-level memory
US7545381B2 (en) * 2005-11-10 2009-06-09 Via Technologies, Inc. Interruptible GPU and method for context saving and restoring
US7580040B2 (en) * 2005-11-10 2009-08-25 Via Technologies, Inc. Interruptible GPU and method for processing multiple contexts and runlists
US7590774B2 (en) * 2005-12-01 2009-09-15 Kabushiki Kaisha Toshiba Method and system for efficient context swapping
US7616218B1 (en) 2005-12-05 2009-11-10 Nvidia Corporation Apparatus, system, and method for clipping graphics primitives
US7439988B1 (en) 2005-12-05 2008-10-21 Nvidia Corporation Apparatus, system, and method for clipping graphics primitives with respect to a clipping plane
US8056088B1 (en) * 2005-12-13 2011-11-08 Nvidia Corporation Using scan chains for context switching
US7420572B1 (en) * 2005-12-19 2008-09-02 Nvidia Corporation Apparatus, system, and method for clipping graphics primitives with accelerated context switching
US7714877B1 (en) 2005-12-19 2010-05-11 Nvidia Corporation Apparatus, system, and method for determining clipping distances
US8191085B2 (en) 2006-08-29 2012-05-29 Freescale Semiconductor, Inc. Method and apparatus for loading or storing multiple registers in a data processing system
US8082426B2 (en) * 2008-11-06 2011-12-20 Via Technologies, Inc. Support of a plurality of graphic processing units
US8424014B2 (en) * 2009-02-27 2013-04-16 International Business Machines Corporation Method for pushing work request-associated contexts into an IO device
DE102011119004A1 (de) * 2011-11-19 2013-05-23 Diehl Aerospace Gmbh Grafikverarbeitungsvorrichtung, Anzeigevorrichtung für ein Flugzeugcockpit sowie Verfahren zur Anzeige von Grafikdaten
US8909892B2 (en) * 2012-06-15 2014-12-09 Nokia Corporation Method, apparatus, and computer program product for fast context switching of application specific processors
CN111581124A (zh) * 2019-02-19 2020-08-25 睿宽智能科技有限公司 可缩短内文交换时间的方法及其半导体装置
CN113076182B (zh) * 2021-03-24 2024-03-29 成都海光集成电路设计有限公司 计算任务的恢复方法、装置、用户设备及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614742A (en) * 1968-07-09 1971-10-19 Texas Instruments Inc Automatic context switching in a multiprogrammed multiprocessor system
US3944985A (en) * 1973-10-19 1976-03-16 Texas Instruments Incorporated Workspace addressing system
US4445173A (en) * 1981-09-11 1984-04-24 Data General Corporation Improved system for saving and restoring state in call and return operations
US4562538A (en) * 1983-05-16 1985-12-31 At&T Bell Laboratories Microprocessor having decision pointer to process restore position
US4658351A (en) * 1984-10-09 1987-04-14 Wang Laboratories, Inc. Task control means for a multi-tasking data processing system
US5142677A (en) * 1989-05-04 1992-08-25 Texas Instruments Incorporated Context switching devices, systems and methods
US5008812A (en) * 1988-03-18 1991-04-16 Digital Equipment Corporation Context switching method and apparatus for use in a vector processing system
US5127098A (en) * 1989-04-12 1992-06-30 Sun Microsystems, Inc. Method and apparatus for the context switching of devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299501A (ja) * 2007-05-30 2008-12-11 Sanyo Electric Co Ltd プロセッサ
US8255672B2 (en) 2007-05-30 2012-08-28 Semiconductor Components Industries, Llc Single instruction decode circuit for decoding instruction from memory and instructions from an instruction generation circuit

Also Published As

Publication number Publication date
WO1994011816A1 (en) 1994-05-26
US5428779A (en) 1995-06-27
JP3253303B2 (ja) 2002-02-04

Similar Documents

Publication Publication Date Title
JPH08505965A (ja) コンテキスト切り換え装置及び方法
US6380942B1 (en) Packetized command interface to a graphics processor
US5444853A (en) System and method for transferring data between a plurality of virtual FIFO's and a peripheral via a hardware FIFO and selectively updating control information associated with the virtual FIFO's
US4729094A (en) Method and apparatus for coordinating execution of an instruction by a coprocessor
US20090172683A1 (en) Multicore interface with dynamic task management capability and task loading and offloading method thereof
US7590774B2 (en) Method and system for efficient context swapping
JPH0766329B2 (ja) 情報処理装置
JPH0816870B2 (ja) 命令パイプラインをドレーンさせるためのシステム
US4731736A (en) Method and apparatus for coordinating execution of an instruction by a selected coprocessor
US20060149940A1 (en) Implementation to save and restore processor registers on a context switch
EP0239078A2 (en) Register saving/restoring system
US4914578A (en) Method and apparatus for interrupting a coprocessor
US6199156B1 (en) System for explicitly referencing a register for its current content when performing processor context switch
JPH07120338B2 (ja) 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ
JP3088303B2 (ja) キャッシュ・メモリ・バンク制御装置
US6675238B1 (en) Each of a plurality of descriptors having a completion indicator and being stored in a cache memory of an input/output processor
US5832533A (en) Method and system for addressing registers in a data processing unit in an indexed addressing mode
US6708259B1 (en) Programmable wake up of memory transfer controllers in a memory transfer engine
US6195747B1 (en) System and method for reducing data traffic between a processor and a system controller in a data processing system
US4758978A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
JPH0754467B2 (ja) データ処理装置
JP3067253B2 (ja) データ処理装置
JP3767529B2 (ja) マイクロプロセッサ
JPH0744401A (ja) 論理集積回路およびそのデータ処理システム
JPH07109589B2 (ja) 命令処理方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

EXPY Cancellation because of completion of term