JPH0744401A - 論理集積回路およびそのデータ処理システム - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】複数のＣＰＵで構成されるようなマルチプロセ
ッサを効率的に制御する。 【構成】ＲＩＳＣプロセッサにおいて、実行プロセスの
切り換え時に汎用レジスタのデータを外部メモリに退避
しなくても良いように、１つのプロセスで使用できる汎
用レジスタの領域を限定し、複数のプロセスを上記汎用
レジスタ内の分割により確保できるようにする。汎用レ
ジスタの分割は、汎用レジスタ内の分割に対する情報及
びプロセス切り換えに対する情報を確保している管理レ
ジスタを設け、命令読み込み時のレジスタアドレスを命
令解読時に汎用レジスタアドレスに変換する。そのとき
の分割情報として、汎用レジスタの各プロセスに対する
値を管理レジスタから参照する。さらに、１ＣＰＵ内に
２つのプログラムカウンタを設け、１つを実行用のプロ
セス、その他のプログラムカウンタを補助用とし、実行
待ち状態として分割レジスタに待機中の任意のプロセス
に割り当てる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理集積回路における演
算回路に適用して有効な技術であり、特に大容量の汎用
レジスタを有するマイクロプロセッサおよびデータ処理
システムに利用して有効な技術に関する。

【０００２】

【従来の技術】近年、ＲＩＳＣプロセッサの発展にとも
ないマイクロプロセッサの性能が飛躍的に向上してきて
いる。一般に、このＲＩＳＣプロセッサはパイプライン
技術を駆使し動作を高速化するために、各パイプライン
を１マシンサイクルで実行できるように単純な命令だけ
で構成されているマイクロプロセッサである。そして、
図２に示すようにこのＲＩＳＣプロセッサにおいては、
動作周波数が高く、１つの命令が単純であるため、大容
量かつ大量の命令を必要とし、ＣＰＵ内蔵の１次キャッ
シュメモリと２次キャッシュメモリとが設けられてい
る。そして、実行頻度の少ない汎用レジスタのデータを
メインメモリへも退避させている。このため、パイプラ
インの流れを乱し、高速化を妨げるような上記１次キャ
ッシュメモリ，２次キャッシュメモリ，メインメモリの
それぞれとＣＰＵ内汎用レジスタ間の演算、上記２次キ
ャッシュメモリと上記１次キャッシュメモリ間の演算を
避け、上記汎用レジスタと他の上記汎用レジスタ間の演
算のみが行われるようにされている。また同様な理由か
ら、このＲＩＳＣプロセッサにおいてはＣＩＳＣプロセ
ッサにみられる、次データも読み出せるように次アドレ
スをも決定するオートインクリメント・デクリメントに
代表されるようなパイプラインの前後関係に依存する複
雑なアドレッシングモードは採用されていない。図３に
一般的なＲＩＳＣプロセッサのパイプライン処理の概念
図を示す。このＲＩＳＣプロセッサにおいては、命令読
み出し、命令解読、汎用レジスタ指定、ＡＬＵ演算、ラ
イトバックのような一連の動作がパイプラインで行われ
ることによって命令の実行が行われている。そして、メ
モリをアクセスするときには演算器ＡＬＵ，ライトバッ
クの間にメモリアクセスを短縮化するために１ステージ
が追加される。しかし、ＣＩＳＣプロセッサにおいては
プログラマによるアセンブラレベルでのプログラミング
工数を低減するために、複雑な命令，アドレスを取り込
み、パイプラインの乱れによる処理速度の低下を軽視し
ていた。また、ＣＩＳＣプロセッサではパイプラインの
乱れによって数サイクル余分に必要となるために、命令
実行が遅くなるという問題点がある。一方、上記ＲＩＳ
Ｃプロセッサでは基準とする汎用レジスタとインデクス
との演算を行うことによって汎用レジスタを指定する、
汎用レジスタ間の演算だけによるインデクス修飾アドレ
ッシングモードを採用して１サイクルでアドレス計算で
きるため、ＲＩＳＣプロセッサでは１サイクルで命令の
実行ができる。しかしながら、上記ＲＩＳＣプロセッ
サ，ＣＩＳＣプロセッサを問わず既存のプロセッサにお
いては、１つの実行プロセスで上記汎用レジスタを専有
させる方式を採っている。このため、外部メモリへ退避
させたデータの上記外部メモリから上記データの汎用レ
ジスタへのデータ転送を軽減するために、大量の汎用レ
ジスタを設けている。そして、最も使用頻度の多い変数
のみを上記汎用レジスタに残すようにして、コンパイラ
で上記汎用レジスタに割り当てられる変数を最適化して
いる。このように、従来のＲＩＳＣプロセッサにおいて
は、ハードウエア技術の改善の他にソフトウェア技術の
向上に負うところが大きかった。しかし、たいていのコ
ンピュータシステム，ワークステーション等は、複数の
ソフトウェアを同時に実行するために時分割でプロセス
を切り換えるマルチタスクシステムをサポートしている
ため、一定時間内に複数の実行プロセスを切り換えなけ
ればならない。このとき、大量の汎用レジスタを１つの
実行プロセスで占有していると、プロセス切り換え時に
オペレーティングシステム（以下ＯＳと記す）上で上記
大量の汎用レジスタに格納されたデータを外部メモリに
退避しなければならなくなる。このことにより、外部メ
モリ−汎用レジスタ間のアドレッシングによるデータ退
避のため、実行中のアプリケーションソフトウェアから
は無用な遅延時間が生じる。また、これに対し、ほとん
どシングルチッププロセッサ構成を前提としている既存
のコンピュータシステム，ワークステーション等はプロ
セス切り換え時にデータを退避させることが原因となっ
てシステム全体のスループットを犠牲にしない程度の退
避時間で済むように、汎用レジスタの数を制限すること
で対処していた。ところが、マルチチッププロセッサで
構成されたコンピュータシステムにおいては、実行プロ
セス単位で各プロセッサを割り当てる必要性が生じ、プ
ロセス切り換え手段が複雑になるとともに、さらにプロ
セス切り換え時の遅延時間が大きくなり同様の問題が生
じている。このため、従来のＯＳではＲＩＳＣプロセッ
サは複数のプロセスの選択手段を決めるだけだったが、
マルチプロセッサ用のＯＳではそれに加えてプロセッサ
の選択を行うことが必要となっている。また、分散ＯＳ
においてはさらにスレッドのようなサブルーチンレベル
のさらに細かいプロセスにより、ソフトウェアが構成さ
れているため、頻繁にプロセス切り換えを行わなければ
ならない。このため、前述したようなＲＩＳＣプロセッ
サのアーキテクチャをマルチプロセッサに適用した場合
に、すべてのプログラムをプロセッサごとに振り分ける
必要性が生じている。このことにより、頻繁なプロセス
切り換えが行われ、パイプライン処理に支障が生じ、汎
用レジスタの外部メモリへのデータの退避がシステム全
体にとって多大な負担となってしまう。

【０００３】

【発明が解決しようとする課題】本発明は、次世代のＯ
Ｓに対応できる高速なプロセス管理及びレジスタ管理機
能を有するマイクロプロセッサを提供し、１ＬＳＩ内に
複数のＣＰＵで構成されるようなマルチプロセッサを効
率的に制御する管理機能を有するマイクロプロセッサを
提供することを目的とする。

【０００４】

【課題を解決するための手段】ＲＩＳＣプロセッサにお
いて、実行プロセスの切り換え時に汎用レジスタのデー
タを外部メモリに退避しなくても良いように、１つのプ
ロセスで使用できる汎用レジスタの領域を限定し、複数
のプロセスを上記汎用レジスタ内の分割により確保でき
るようにする。そして、上記汎用レジスタ内の分割に対
する情報及びプロセス切り換えに対する情報を確保して
いる管理レジスタを設け、命令読み込み時のレジスタグ
ループ内のレジスタアドレスを命令解読時に汎用レジス
タアドレスに変換する。そのときの分割情報として、上
記汎用レジスタの各プロセスに対するプログラムカウン
タの値を上記管理レジスタから参照する。さらに、１Ｃ
ＰＵ内に２つのプログラムカウンタを設け、１つを実行
用のプロセス、その他のプログラムカウンタを補助用と
し、実行待ち状態として分割レジスタに待機中の任意の
プロセスに割り当てる。

【０００５】

【作用】上記レジスタ分割機能を有するマイクロプロセ
ッサは、１ＣＰＵ内に複数のプロセス情報を有すること
ができ、１〜数サイクル以内でプロセスを切り換えるこ
とが可能となる。このことにより、実行プロセスの切り
換えに対する汎用レジスタの外部メモリへ退避するデー
タ量を最小限に抑えることができ、切り換え時間を大幅
に短縮することができる。また他のプロセスと並行処理
することにより、実行中の命令コードの中でディレイス
ロットが原因で実行できない命令コードを検出したとき
に、プログラムカウンタを待機中のプロセスに切り換
え、実行可能な命令コードに置き換えることによりパイ
プラインの乱れを軽減することができる。

【０００６】

【実施例】

（実施例１）図１にハードウエアでプロセス切り換えを
行なう本発明のプロセッサを示す。汎用レジスタＲｇ０
〜Ｒｇ２５５のように２５６個の汎用レジスタによって
構成される汎用レジスタファイルをそれぞれ１６個ずつ
の汎用レジスタでグルーピングし、Ｇｒｐ０〜Ｇｒｐ１
５まで１６個のグループに分割する。ここで、本発明に
おいては、上記汎用レジスタファイル自身に分割のため
のハードウェアは付加することなくグループ分割が行な
われるものであるがグルーピング方法については後に説
明する。そして、上記汎用レジスタにおけるそれぞれの
汎用レジスタグループと対応して管理レジスタが構成さ
れるとともに、この汎用レジスタのグループ数と対応し
た数の上記管理レジスタによって管理レジスタ群が構成
される。また、上記それぞれの管理レジスタには予め設
定されたプログラムカウンタＰＣの値またはプロセス中
断時のプログラムカウンタＰＣの値ＰＣ＊が格納されて
いると共にフラグの情報が格納されている。ここで、上
記実行状態フラグは、少なくとも実行中と実行待ちを示
すビットを必要とする。この実行状態フラグを読み書き
するときには、それぞれの管理レジスタのレジスタ番号
ごとに、ある実行状態フラグを読み書きする方法と、上
記それぞれの管理レジスタ内の実行状態を示す個別ビッ
トを読み書きする方法がある。上記それぞれの管理レジ
スタ内の実行状態を示す個別ビットを読み書きする方法
においては、読み出した状態ビットの位置と管理レジス
タの番号が一致しているものである。この具体的な例を
図４に示す。図４では、汎用レジスタグループＧｒｐ．
０と対応した管理レジスタ０のフラグが実行状態で、汎
用レジスタグループＧｒｐ．１と対応した管理レジスタ
１のフラグが実行待ち状態であるとして説明する。上記
管理レジスタは実行中ビットと実行待ち状態ビットを有
するフラグを有しており、汎用レジスタグループＧｒ
ｐ．０が実行状態であるために０ビットの管理レジスタ
のフラグがたっており、上記０ビットの実行中ビットの
フラグがたっている。ここで、上記汎用レジスタグルー
プＧｒｐ．１を実行状態に切り換えるために、実行状態
ビットの全ビットをスキャンし、０ビットの実行中ビッ
トのフラグがたっていることを割り出す。そして、管理
レジスタの０ビットのフラグにおける実行中ビットをク
リアして、実行待ち状態に切り換え、１ビットの実行中
ビットのフラグをたてる。このことによって、実行中ビ
ットと実行待ちビットを切り換えるものである。さら
に、上記汎用レジスタと接続されて、指定された汎用レ
ジスタ間の論理演算を行うための演算器ＡＬＵが構成さ
れる。そして、常にメインメモリのデータを蓄積し、読
み出すべきデータがないときにメインメモリから読み出
すデータキャッシュメモリ，命令キャッシュメモリが設
けられている。そして、これらのキャッシュメモリは１
次キャッシュメモリ及びまたは２次キャッシュメモリで
あって、上記命令キャッシュメモリはコード命令を読
み、上記データキャッシュメモリはレジスタから参照す
るデータを読み書きする。さらに、上記データキャッシ
ュメモリは双方向データの入出力を行うとともに、アド
レス線を介して上記プログラムカウンタＰＣのアドレス
を読み込む。一方、上記命令キャッシュメモリは、上記
入力された命令をフェッチするフェッチ回路と接続さ
れ、さらに上記フェッチ回路はデコード回路ＤＣＲと接
続される。そして、上記デコード回路ＤＣＲにより解読
された命令は制御信号として、管理レジスタ，汎用レジ
スタ，演算器ＡＬＵ等の論理回路にそれぞれ接続され、
そのうちの１本がプロセス切り換え回路に取り込まれ
る。ここで、このプロセス切り換え回路は、プロセス切
り換え命令が発生したときに上記デコード回路ＤＣＲと
接続されるもので、退避処理ブロック，選択アルゴリズ
ムブロック，復帰ブロックから構成されるものである。
そして、上記退避処理ブロック，復帰ブロック及び選択
アルゴリズムブロックはレジスタ制御線と接続された切
り換え制御線に接続され、上記管理レジスタに格納され
た上記プログラムカウンタＰＣの値ＰＣ＊及び実行状態
フラグの情報を制御するものである。また、上記選択ア
ルゴリズムブロックによりレジスタグループ信号Ｇｒｐ
＃が発生され、上記管理レジスタ及び上記汎用レジスタ
グループにデータ転送が行われるが、このレジスタグル
ープ信号Ｇｒｐ＃は割り当てた汎用レジスタグループを
指定するためのものである。さらに、上記管理レジスタ
及び上記汎用レジスタグループは入力用データバス及び
出力用データバスと接続される。そして、上記管理レジ
スタ及び上記汎用レジスタグループから出力されたデー
タは、上記デコード回路ＤＣＲによりアドレス指定され
アクセスされた演算器ＡＬＵに転送されるとともに上記
プログラムカウンタＰＣにも転送される。さらに、この
プログラムカウンタＰＣからの出力データは上記入力用
データバスを介して上記管理レジスタ及び上記汎用レジ
スタグループとアクセスされる。また、ＯＳ上で上記管
理レジスタは上記汎用レジスタグループと１対１で対応
させており、例えば管理レジスタａと汎用レジスタグル
ープＧｒｐ０が対応していたとすれば、レジスタグルー
プ信号Ｇｒｐ＃で上記汎用レジスタグループＧｒｐ０を
指定した場合には、上記管理レジスタａが指定され、上
記管理レジスタａに格納されたプロセスが上記汎用レジ
スタグループＧｒｐ０に割り当てられる。また、上記管
理レジスタに記録するべきデータは特に限定しないが、
実行を中断したときの実行データを含むものとする。こ
のことにより、本実施例では１つのレジスタグループ信
号Ｇｒｐ＃に対して、実行を中断したときに汎用レジス
タグループＧｒｐ０が指定されていたとすれば、上記汎
用レジスタグループＧｒｐに対応する上記管理レジスタ
ａに格納された上記プログラムカウンタＰＣの値ＰＣ＊
と実行状態のフラグの２つのデータが保持されているこ
とになる。ここで、上記汎用レジスタグループＧｒｐ０
に対応する上記管理レジスタａのフラグは実行中の実行
状態フラグであり、汎用レジスタグループＧｒｐ１に対
応する管理レジスタｂのフラグは待機状態の実行状態フ
ラグを示している。

【０００７】次にこのプロセッサの初期設定動作及びプ
ロセス切り換え動作について説明する。

【０００８】まず、汎用レジスタのグルーピングの方法
について説明する。特に図示しないが、プロセッサにリ
セット信号を入力し、管理レジスタ群のフラグのデータ
をクリアし、起動用の管理レジスタのみを実行状態にす
る。上記起動用の管理レジスタにはあらかじめ起動時の
ＰＣ値が格納されており、この値をプログラムカウンタ
ＰＣに転送して、メモリからＣＰＵへの読み込みを許可
する。これによって、起動用プログラムが上記ＣＰＵに
読み込まれ、さらにＯＳが起動できるように上記ＣＰＵ
内の管理レジスタ及び汎用レジスタ上に必要なデータを
確保し、上記メモリ上のデータの割り当て、周辺入出力
装置のセットアップ等を行なう。そして、準備が完了し
たら上記ＯＳを立ち上げ、起動用以外の管理レジスタも
上記ＯＳ管理の元でプロセスが割り当てられる。ここ
で、上記管理レジスタに割り当てられるプロセスは、Ｏ
Ｓ自身を処理しても、入出力装置周辺を制御しても、Ｏ
Ｓが立ち上げたアプリケーションであっても特に限定さ
れない。

【０００９】次に、プロセス切り換え時の本実施例のプ
ロセッサのデータ転送手順を説明する。ここでは、上述
したように汎用レジスタファイルを１６個のグループに
分割し、プロセス切り換え時に汎用レジスタグループＧ
ｒｐ０が実行状態であったとし、汎用レジスタグループ
Ｇｒｐ１にプロセス切り換えを行なうとして説明する。
プロセス切り換え命令がデータキャッシュメモリ及び命
令キャッシュメモリから出力される。そして、上記デー
タキャッシュメモリはデータバスを介してレジスタのア
ドレス指定を行い、上記命令キャッシュメモリはフェッ
チ回路を介してプロセッサ内部へプロセス切り換え命令
をフェッチする。そして、上記フェッチ回路によってフ
ェッチされた命令はデコード回路ＤＣＲに転送され、命
令解読が行われるとともに演算器ＡＬＵの演算内容を選
択し、上記演算器ＡＬＵへその演算内容のデータを転送
する。さらに、上記デコード回路ＤＣＲから出力された
データはプロセス切り換え回路に入力される。

【００１０】つぎにこのプロセス切り換え回路における
処理方法について以下に説明する。まず、退避ブロック
においては、切り換え制御線を介してレジスタ制御線と
アクセスし、実行中の管理レジスタａを選択する。そし
て、プログラムカウンタＰＣに上記プログラムカウンタ
の値ＰＣ＊を保持し、さらに入力用データバスを介して
上記プログラムカウンタの値ＰＣ＊を上記管理レジスタ
ａに上書きする。そして、上記管理レジスタａに格納さ
れた実行状態フラグを上記レジスタ制御線を介して上記
切り換え制御線上に読み出し、上記実行状態フラグを待
機状態に切り換える。次に選択アルゴリズムブロックに
おいては、実行待ち状態フラグから次に実行するプロセ
スを選択し、そのプロセスと対応した汎用レジスタグル
ープを指定するためにレジスタグループ信号Ｇｒｐ＃を
発生する。そして、ラッチ回路にて上記選択アルゴリズ
ムブロックから発生したレジスタグループ信号Ｇｒｐ＃
を保持しつつ、汎用レジスタグループＧｒｐ１を選択
し、このことにより上記管理レジスタｂが指定される。
さらに、復帰ブロックにおいて、上記切り換え制御線を
介してアクセスされるレジスタ制御線により、上記管理
レジスタｂを指定し、この管理レジスタｂに格納された
プログラムカウンタの値ＰＣ＊を上記出力用データバス
を介して読み出すとともに、このプログラムカウンタの
値ＰＣ＊を上記プログラムカウンタＰＣにセットする。
そして、上記選択アルゴリズムブロックにてビット番号
により読み出されたレジスタグループ番号から上記管理
レジスタｂを割り出し、上記管理レジスタｂに格納され
た待機状態のフラグを実行状態フラグの実行中にそれと
同一ビットに切り換える。そして、選択されたプロセス
の最初の命令が上記命令キャッシュメモリよりフェッチ
回路に読み込まれることによって、プロセス切り換え動
作が終了し、次のプロセスの実行が行われる。また、全
てのプロセスは、上記プロセス切り換え回路及び管理レ
ジスタのみで管理される必要はなく、メインメモリで管
理することもできる。実際、ＯＳで管理しているプロセ
スは莫大であり、プロセッサＣＰＵ内の管理レジスタ等
で全てのプロセスを管理することはできない。よって、
本発明をＯＳ上で利用する場合は、最も使用頻度の多い
実行待ち状態のプロセスを管理レジスタに保管してお
き、実行を終了もしくは中断したプロセスは管理レジス
タデータをメインメモリへ保存する。ここで、ＯＳが行
なう処理は、上記管理レジスタから上記メインメモリへ
退避する処理と、上記メインメモリ上にある実行待ち状
態のプロセスのデータを上記管理レジスタへコピーをす
る処理と、上記管理レジスタへコピーすべきプロセスを
選択する処理を含む。ところで、メモリ上にデータがあ
るときは、上記管理レジスタ及び汎用レジスタグループ
Ｇｒｐ０〜１５のうちで使用頻度の少ないデータをプロ
グラム制御あるいは自動制御により上記データキャッシ
ュメモリから管理レジスタ群へ必要なデータを転送す
る。この切り換え作業が終了するまでプロセッサＣＰＵ
は次の命令を実行しないことを前提とする。この切り換
え方法はソフトウェアとハードウェア両方による実現が
可能であるが、ソフトウェアの場合は切り換えプロセス
を起動することにより少なくとも１つの管理レジスタを
占有する。また、従来は１つのプロセスで汎用レジスタ
ファイルを占有することによって、退避作業に数１０サ
イクルが消費されていたので、本方式を用いて高速化を
図るためにはハードウェアで組み込む方が望ましい。し
かし、この場合、汎用レジスタファイル自身に分割のた
めのハードウェアを付加するものではなくプロセス単位
に割り当てたレジスタアドレスを汎用レジスタファイル
のアドレスに変換するものである。ここで、本実施例で
は演算器としてＡＬＵを記載したが、かわりにＦｌｏａ
ｔｉｎｇ Ｐｏｉｎｔ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎ
ｉｔを使用することによりさらにシステム全体のソフト
ウェアの負担が軽減できる。

【００１１】（実施例２）管理レジスタの数と汎用レジ
スタグループの数が一致していない場合でも、上記管理
レジスタに任意に汎用レジスタグループを選択させる機
能をもたせたプロセッサを図５に示す。本実施例におい
ては、実施例１における管理レジスタ群のそれぞれの管
理レジスタに汎用レジスタのグループ番号に関するデー
タも格納させたものである。本実施例においては、管理
レジスタａ，管理レジスタｂに格納された汎用レジスタ
グループ番号に関するデータｇｒｐ＊は、それぞれ汎用
レジスタグループＧｒｐ０，Ｇｒｐ２のデータであるも
のとして以下に説明する。まず、実施例１と同様にして
Ｇｒｐ０，Ｇｒｐ２のように汎用レジスタのグルーピン
グを行ない、ＯＳ上でプログラムカウンタＰＣの値ＰＣ
＊をそれぞれの上記管理レジスタにそれぞれ設定すると
ともに、実行状態フラグデータ，グループ番号データｇ
ｒｐ＊を格納させる。そして、起動アドレス入力で上記
管理レジスタ群の管理レジスタ指定を行ない、上記汎用
レジスタグループと対応したプロセスを上記管理レジス
タと対応した上記汎用レジスタグループへ転送し実行す
る。

【００１２】次に本実施例によるプロセッサのプロセス
の切り換え方法について説明する。ここでは、上述した
ように汎用レジスタファイルを任意の数のグループに分
割し、グループ番号データｇｒｐ＊として汎用レジスタ
グループＧｒｐ０のデータが格納された管理レジスタａ
が実行状態であって、グループ番号データｇｒｐ＊とし
て汎用レジスタグループＧｒｐ２のデータが格納された
管理レジスタｂへプロセスを切り換えるとして説明す
る。命令キャッシュメモリから切り換え命令が発生し、
上記命令キャッシュメモリはフェッチ回路を介してプロ
セッサ内部へ切り換え命令をフェッチする。そして、上
記フェッチ回路によってフェッチされた命令はデコード
回路ＤＣＲに転送され、データはプロセス切り換え回路
に入力される。 つぎに、このプロセス切り換え回路に
おけるデータ転送方法について以下に詳細に説明する。
まず、退避処理ブロックにおいては、切り換え制御線を
介してレジスタ制御線とアクセスし、実行中の管理レジ
スタａを選択する。そして、プログラムカウンタの値Ｐ
Ｃ＊をプログラムカウンタＰＣに保持し、さらに入力用
データバスを介して上記プログラムカウンタの値ＰＣ＊
を上記管理レジスタａに上書きする。そして、上記管理
レジスタａに格納された実行状態フラグをレジスタ制御
線を介して切り換え制御線上に読み出し、上記実行状態
フラグを待機状態に切り換える。次に選択アルゴリズム
ブロックにおいて次に実行するプロセスを選択し、その
データを復帰ブロックに転送する。そして、この復帰ブ
ロックにおいては、管理レジスタｂを上記切り換え制御
線と接続された上記レジスタ制御線を介してアクセスす
ることにより指定する。そして、上記管理レジスタｂに
格納されたグループ番号データｇｒｐ＊の汎用レジスタ
グループＧｒｐ２のデータを上記レジスタ制御線を介し
て上記切り換え制御線上に読み出す。そして、上記管理
レジスタｂから読み出されたグループ番号データｇｒｐ
＊としての汎用レジスタグループデータとしてのＧｒｐ
２のデータを選択するためにレジスタグループ信号Ｇｒ
ｐ＃を発生するとともにラッチ回路にてその信号を保持
しつつ、汎用レジスタグループＧｒｐ２を指定する。こ
のとき、さらにこの管理レジスタｂに格納されたプログ
ラムカウンタの値ＰＣ＊を上記出力用データバスを介し
て読み出すとともに、このプログラムカウンタの値ＰＣ
＊を上記プログラムカウンタＰＣにセットする。そし
て、上記選択アルゴリズムブロックにてビット番号によ
り読み出されたレジスタグループ番号から上記管理レジ
スタｂを割り出し、上記管理レジスタｂに格納された待
機状態のフラグを実行状態フラグの実行中にそれと同一
ビットに切り換える。そして、選択されたプロセスの最
初の命令が上記命令キャッシュメモリよりフェッチ回路
に読み込まれることによって、プロセス切り換え動作が
終了し、次のプロセスの実行が行われる。ここで、実施
例１と同様に、全てのプロセスは、上記プロセス切り換
え回路及び管理レジスタのみで管理される必要はなく、
メインメモリで管理することもできる。実際、ＯＳで管
理しているプロセスは莫大であり、プロセッサＣＰＵ内
の管理レジスタ等で全てのプロセスを管理することはで
きない。よって、本発明をＯＳ上で利用する場合は、最
も使用頻度の多い実行待ち状態のプロセスを管理レジス
タに保管しておき、実行を終了もしくは中断したプロセ
スは管理レジスタデータをメインメモリへ保存する。こ
こで、ＯＳが行なう処理は、上記管理レジスタから上記
メインメモリへ退避する処理と、上記メインメモリ上に
ある実行待ち状態のプロセスのデータを上記管理レジス
タへコピーをする処理と、上記管理レジスタへコピーす
べきプロセスを選択する処理を含む。また、従来は１つ
のプロセスで汎用レジスタファイルを占有することによ
って数１０サイクルが消費されていたので、本方式を用
いて高速化を図るためにはハードウェアで組み込む方が
望ましい。しかし、この場合、汎用レジスタファイル自
身に分割のためのハードウェアを付加するものではなく
プロセス切り換えを行うものである。また、ここで本実
施例では演算器としてＡＬＵを記載したが、かわりにＦ
ＰＵを使用することによりさらにソフトウェアの負担が
軽減できる。さらに、汎用レジスタグループの数の方が
管理レジスタの数よりも多く、上記汎用レジスタグルー
プに対応する数の管理レジスタが不足した場合にはソフ
トウェアによって対応する管理レジスタ群を分割してメ
モリ上に新たな管理レジスタをつくることによって対処
する。この実施例においては、ソフトウェアで汎用レジ
スタ上にあるプロセスデータの参照を行なうことができ
るため、実施例１と比較してユーザの使い勝手が非常に
良くなる。

【００１３】（実施例３）図６に本発明を応用して、フ
ェッチ回路，デコード回路，演算器を複数設け、上記演
算器と同数のプログラムカウンタを設けることにより、
１つのＬＳＩの中に形成したマルチプロセッサを示す。
本実施例では、１つの管理レジスタ群と汎用レジスタフ
ァイルが全てのプロセッサごとに共通にアクセスできる
ように設けられ、上記管理レジスタ群と上記汎用レジス
タファイルを分割してプロセッサ別に対応させて命令を
受けるようにしたもので、図６では一例としてプロセッ
サＣＰＵを２つつくったマルチプロセッサであるものと
して説明する。つまり、本実施例は複数のプロセッサ要
素で１つの汎用レジスタグループを専有しないように、
それぞれプロセッサごとに番号が決められており、管理
レジスタの実行状態フラグへ割り当てられたプロセッサ
の番号を登録するものである。そのため、ここではプロ
セッサＣＰＵ１はプログラムカウンタＰＣ１と演算器Ａ
ＬＵ１により構成されるプロセッサ要素ＰＥ１を含み、
同様にプロセッサＣＰＵ２はプロセッサ要素ＰＥ２を含
むものとなる。さらに、本実施例においては、図６に示
すようにデータキャッシュメモリおよび命令キャッシュ
メモリが上記プロセッサＣＰＵ１，ＣＰＵ２に対して共
通に設けられている。これに対し、従来は上述した図２
のようにそれぞれのプロセッサＣＰＵ毎に専用の内蔵キ
ャッシュメモリが設けられ、上記それぞれのプロセッサ
ＣＰＵ同志をアクセスさせる共有のバスを設けて、２次
キャッシュメモリをプロセッサ毎に共通にアクセスして
いた。このため、上記プロセッサＣＰＵ同志が別チップ
であっても別プロセスで同一データ領域から読まれ、そ
れぞれの結果が異なるとき、２次キャッシュメモリに退
避されるデータはどちらか一方のプロセスの結果であ
り、他のプロセスの結果が消されてしまう。さらに、そ
の同一データに依存する別のプロセスを起動すると誤っ
たデータを読み込む可能性があるため、そのようなデー
タのアクセスはＯＳにより禁止されている。しかし、本
実施例においては、図６に示すように上記プロセッサＣ
ＰＵ１と上記プロセッサＣＰＵ２に対応するデータキャ
ッシュメモリおよび命令キャシュメモリが共通に設けら
れ実行すべきプロセスを管理レジスタにおいてプロセッ
サ番号をチェックすることにより、上記プロセス間のデ
ータ衝突をさけることができ、内蔵キャッシュメモリで
データ転送を行なうため、ＯＳによるデータ領域のチェ
ックにかかる時間を軽減でき、高速処理を行なうという
ことが容易に達成できる。ここで、特に限定しないが、
本実施例の上記データキャシュメモリおよび上記命令キ
ャッシュメモリは上記プロセッサ数分の命令コードを発
生するため、マルチポートメモリが使用される。また、
本実施例においてはそれぞれのプロセッサＣＰＵごとに
フェッチ回路，デコード回路，データバス，アドレスバ
ス等が設けられるが、プロセス切り換え回路は上記デー
タキャッシュメモリ，上記命令キャッシュメモリと同様
にプロセッサの数に関係なく共通にアクセスできるよう
に設けられる。

【００１４】以下に本実施例のマルチプロセッサのプロ
セス切り換え方法について説明する。まず、実施例１と
同様にしてＧｒｐ１ａ，Ｇｒｐ２ａのように汎用レジス
タのグルーピングを行ない、ＯＳ上でプログラムカウン
タＰＣ１，ＰＣ２のそれぞれの値ＰＣ＊をそれぞれの上
記管理レジスタにそれぞれ設定するとともに実行状態の
フラグデータとともに格納されたプロセッサエレメント
データＰＥ＊を格納させる。そして、起動アドレス入力
で上記管理レジスタ群の管理レジスタ指定を行ない、上
記汎用レジスタグループと対応したプロセスを上記管理
レジスタと対応した上記汎用レジスタグループへ転送し
実行する。

【００１５】次に、プロセス切り換え時の本実施例のマ
ルチプロセッサのデータ転送手順を説明する。本実施例
では一例として、一方のプロセッサＣＰＵと対応する汎
用レジスタグループでプロセス切り換えを行なう場合の
処理方法について以下に説明する。ここでは、プロセッ
サＣＰＵ１，２をそれぞれプロセッサ要素ＰＥ１，ＰＥ
２と対応させるとともに、汎用レジスタファイルを管理
レジスタと同数のグループに分割するものである。その
ため、プロセッサＣＰＵ１においては汎用レジスタグル
ープＧｒｐ１ａが実行状態，プロセッサＣＰＵ２におい
ては汎用レジスタグループＧｒｐ２ａが実行状態であ
り、プロセッサＣＰＵ１において汎用レジスタグループ
Ｇｒｐ１ｂにプロセス切り換えを行なうものとして以下
に説明する。上記プロセッサＣＰＵ１へのプロセス切り
換え命令がデータキャッシュメモリ及び命令キャッシュ
メモリから発生されるとともに、上記プロセッサＣＰＵ
２はプロセス切り換え命令が発生されていない状態とさ
れている。そして、上記命令キャッシュメモリはフェッ
チ回路１を介して上記プロセッサＣＰＵ１内部へプロセ
ス切り換え命令をフェッチする。そして、それぞれ上記
フェッチ回路１によってフェッチされた命令はそれぞれ
デコード回路ＤＣＲ１に転送され、上記デコード回路Ｄ
ＣＲ１から出力されたデータはプロセス切り換え回路に
入力される。一方、フェッチ回路２には、上記命令キャ
ッシュメモリから上記プロセッサＣＰＵ２におけるプロ
セス切り換え命令が発生されていない。このため、デコ
ード回路ＤＣＲ２を介してプロセッサ要素ＰＥ２と対応
する演算器ＡＬＵ２において指定された演算内容を実行
するための命令が保持され、プロセス切り換え回路には
データが入力されず、命令実行中のプロセッサ要素ＰＥ
２および管理レジスタ２ａにおけるプロセスが保持され
て実行される。このようにして、上記デコード回路ＤＣ
Ｒ１のようにプロセス切り換え命令が解読されたデコー
ド回路からのみプロセス切り換え回路への命令が取り込
まれる。

【００１６】次に、このプロセス切り換え回路における
処理方法について以下に説明する。まず、退避ブロック
においては、切り換え制御線を介してレジスタ制御線と
アクセスし、実行中の管理レジスタ１ａを選択する。そ
して、プロセッサ要素ＰＥ１におけるプログラムカウン
タＰＣ１に上記プログラムカウンタの値ＰＣ＊を保持
し、さらに入力用データバス１を介して上記プログラム
カウンタの値ＰＣ＊を上記管理レジスタ１ａに上書きす
る。そして、上記管理レジスタ１ａに格納された実行状
態フラグを上記レジスタ制御線を介して上記切り換え制
御線上に読み出し、上記実行状態フラグおよびそこに保
持されたプロセッサエレメントデータＰＥ＊としてのプ
ロセッサ要素ＰＥ１のデータを待機状態に切り換える。
次に選択アルゴリズムブロックにおいては、実行待ち状
態フラグから次実行プロセスを選択し、そのプロセスと
対応した汎用レジスタグループを指定するために、レジ
スタグループ信号Ｇｒｐ＃を発生する。そして、ラッチ
回路にて上記選択アルゴリズムブロックから発生したレ
ジスタグループ信号Ｇｒｐ＃を保持しつつ、汎用レジス
タグループＧｒｐ１ｂを選択し、このことにより上記管
理レジスタ１ｂが指定される。さらに、復帰ブロックに
おいて、上記切り換え制御線を介して上記管理レジスタ
１ｂを指定し、この管理レジスタ１ｂに格納されたプロ
グラムカウンタＰＣ１の値ＰＣ＊を上記プログラムカウ
ンタＰＣ１にセットする。そして、上記選択アルゴリズ
ムブロックにてビット番号により読み出されたレジスタ
グループ番号から上記管理レジスタ１ｂを割り出し、上
記管理レジスタ１ｂに格納された待機状態のフラグを実
行状態フラグ，プロセッサ要素ＰＥ１の実行中にそれと
同一ビットに切り換える。また、上記管理レジスタ１ｂ
及び上記汎用レジスタグループＧｒｐ１ｂから読み出さ
れたデータは演算器ＡＬＵ１によって演算が行われる。
そして、実行再開命令が上記命令キャッシュメモリより
発生されることによって、プロセス切り換え動作が終了
し、プロセスの実行が行われる。ここで、ＯＳ上にデー
タがあるときは、上記管理レジスタ及び上記汎用レジス
タグループのうちで使用頻度の少ないデータをプログラ
ム制御あるいは自動制御により上記データキャッシュメ
モリあるいは上記命令キャッシュメモリへ退避し、その
キャッシュメモリから管理レジスタ群へ必要なデータを
転送する。この切り換え方法はソフトウェアとハードウ
ェア両方による実現が可能であるが、ソフトウェアだと
切り換えプロセスが必要となる。また、従来は１つのプ
ロセス汎用レジスタファイルを占有することによって数
サイクルが消費されていたので、本方式を用いて高速化
を図るためにはハードウェアで組み込む方が望ましい。
しかし、この場合、汎用レジスタファイル自身に分割の
ためのハードウェアを付加するものではなくプロセス切
り換えを行うものである。ここで、本実施例では演算器
としてＡＬＵを記載したが、かわりにグラフィックアク
セラレータを使用する、あるいは上記ＡＬＵとグラフィ
ックアクセラレータを並列して使用することによりさら
にソフトウェアの負担が軽減できるとともに、１サイク
ルで命令実行でき、高性能な演算処理が可能となる。グ
ラフィックアクセラレータの場合は、グラフィック命令
をそれぞれプロセスとみなすことにより、通常のＣＰＵ
でのプロセスと異なり、プロセス毎の依存性がないこと
から高速処理が可能である。また、本実施例ではプロセ
ッサエレメントデータＰＥ＊が実行中の各管理レジスタ
に格納されているために、他のプロセッサ要素を共有す
ることもできる。

【００１７】（実施例４）図７に本発明を応用して、１
つのプロセッサに対して複数のプログラムカウンタを設
け、それを１サイクル単位の高速プロセス切り換えに対
応できるようにしたプロセッサを示す。従来、ＲＩＳＣ
プロセッサのような１サイクルごとにパイプライン処理
を行うプロセッサに対して、条件分岐命令による評価遅
延や、メモリのロードストアによる遅延が原因となり、
パイプラインに入らない命令は大抵ディレイスロットと
して実行されずに１サイクルが消費されるという問題点
があった。本実施例はこれを低減するための方式であ
り、プログラムカウンタＰＣ１，ＰＣ２のように、１つ
のプロセッサに対して複数のプログラムカウンタを設
け、実行中のプロセスおよび非実行中のプロセスを示す
アドレスを保持し、サイクル単位でプログラムカウンタ
を切り換えるとともに、命令コードを使いわけるもので
ある。そして、実行中のプロセス，非実行中のプロセス
を切り換えるプログラムカウンタＰＣ１，ＰＣ２のうち
どちらかを選択するためのセレクタを設けるとともに、
上記プログラムカウンタＰＣ１，ＰＣ２のそれぞれに対
応する汎用レジスタグループと対応した管理レジスタに
おけるプログラムカウンタの値ＰＣ＊を選択するＰＣ＊
セレクタを設ける。そして、上記プログラムカウンタＰ
Ｃ１，ＰＣ２へのプログラムカウンタの値ＰＣ＊のセッ
ト，上記管理レジスタおよび上記汎用レジスタグループ
の制御を行なうものである。さらに、外部からの命令と
してディレイスロットが入力されたときに、その命令を
検出するためのディレイスロット検出回路が上記命令キ
ャッシュメモリと上記フェッチ回路との間に設けられ
る。そして、上記ディレイスロット検出回路はディレイ
スロットを検出したときに上記セレクタを動作させる必
要があるため、上記ディレイスロット検出回路と上記セ
レクタとは接続される。また、上記実施例におけるパイ
プラインステージ用のラッチ回路はＰＣ１用，ＰＣ２用
にそれぞれ分けることも可能である。

【００１８】ここで、図８（ａ）は命令キャッシュメモ
リに格納された命令内容を示すものであり、図８（ｂ）
は命令実行のダイアグラムを示すものである。この図８
（ａ），図８（ｂ）について以下に説明する。図８
（ａ）でプログラムカウンタＰＣ１で実行されるデータ
の中でＤＳ１とＤＳ２はディレイスロットであり、なに
もしないということを実行する同じ命令コードが入って
いる。また、プログラムカウンタＰＣ２は実行待ちのプ
ロセスの中から選択されたものであり、いつ実行されて
も良い実行状態プロセスであり、特に限定しないが、Ｐ
Ｃ１のプロセス終了後、ＰＣ２がメインの実行プロセス
となる。命令をフェッチする前に上記プログラムカウン
タＰＣ１の示すアドレスが上記ディレイスロットＤＳ１
を示したときに、ディレイスロットの命令を検出してセ
レクタを上記プログラムカウンタＰＣ２に切り換え、デ
ィレイスロットではない命令コードをフェッチデータと
して読み込む。同様にしてディレイスロットＤＳ２も上
記プログラムカウンタＰＣ２で実行する命令コードをフ
ェッチデータとして読み込む。また、上記プログラムカ
ウンタＰＣ１の命令コードを実行するときに、演算器Ａ
ＬＵは汎用レジスタグループの間で演算を行い、上記プ
ログラムカウンタＰＣ２の命令コードを実行するときに
は、汎用レジスタグループの間で演算を行う。このよう
にして、上記プログラムカウンタＰＣ１をパイプライン
に命令を埋める補助プログラムとして使用することによ
って１プロセッサに対し、１サイクルあたり１命令の実
行が可能となる。しかしながら、上記プログラムカウン
タＰＣ２の命令コードにも例外なくディレイスロットが
入っているため、上記プログラムカウンタＰＣ２もディ
レイスロットの検出が必要である。これは、上記プログ
ラムカウンタＰＣ１の実行中にディレイスロットのサイ
クルを検出し、消費すれば良いのでフェッチサイクルの
中にディレイスロットが入ることはほとんどない。

【００１９】次に、図７，図８（ａ），図８（ｂ）を用
いて本実施例におけるプロセッサのプログラムカウンタ
の切り換え方法についてのデータ転送手順を説明する。
また、プロセス切り換え動作は実施例１と同様のため、
説明を省略する。上記プログラムカウンタＰＣ１が図８
（ａ）におけるＰＣ１のディレイスロットＤＳ１からオ
ペランドＯＰ２２へ命令を切り換えるものとして以下に
説明する。まず、なにもしないということを実行するＮ
ＯＰ命令が命令キャッシュメモリから出力される。そし
て、上記命令キャッシュメモリを介してＮＯＰ命令がデ
ィレイスロットＤＳ検出回路に読み込まれ、上記命令キ
ャッシュメモリからの命令がディレイスロットＤＳ１で
あることを検出する。そして、セレクタへプロセス切り
換えを指定し、プログラムカウンタを切り換えるための
データを転送し、実行中のプログラムカウンタＰＣ１を
ＰＣ２に切り換える。そして、それぞれ上記フェッチ回
路によってフェッチされた命令はそれぞれデコード回路
ＤＣＲに転送され、命令解読が行われるとともに演算器
ＡＬＵの演算内容を選択し、上記演算器ＡＬＵへその演
算内容データを転送する。さらに、上記デコード回路Ｄ
ＣＲから出力されたデータは管理レジスタ並びに汎用レ
ジスタに取り込まれ、管理レジスタ２ａにてＯＰ２２を
実行し、次の命令を命令キャッシュメモリから発生する
ことにより、上記プログラムカウンタＰＣ１に切り換え
られる。

【００２０】ここで、本実施例では演算器としてＡＬＵ
を記載したが、かわりにグラフィックアクセラレータを
使用する、あるいは上記ＡＬＵとグラフィックアクセラ
レータを並列して使用することによりさらにソフトウェ
アの負担が軽減できるとともに、高性能な処理が可能と
なる。本実施例は、汎用レジスタグループの数が少ない
ときや特殊レジスタとして扱われる場合は、汎用レジス
タとそれに対応するプログラムカウンタとの対応がとれ
ていれば管理レジスタは必ずしも必要とされないもので
あって、プログラムカウンタは２つ以上設定することも
できる。そして、必ず１つのプログラムカウンタを実行
用に使用し、その他のプログラムカウンタはディレイス
ロット置き換え用に使用する。

【００２１】（実施例５）図９に本発明のマイクロプロ
セッサを適用したワークステーションの機能ブロック図
を示す。システムバスにより、本発明を適用した複数の
プロセッサＣＰＵ，メモリマネージメントユニットＭＭ
Ｕ，メインメモリ，グラフィックアクセラレータ，入出
力装置Ｉ／Ｏ，２ｎｄキャッシュメモリが接続されてい
る。そして、上記グラフィックアクセラレータとＣＲＴ
が接続され、上記入出力装置Ｉ／Ｏとネットワーク，キ
ーボード，ハードディスクとが接続されている。ここ
で、上記メモリマネージメントユニットＭＭＵは、階層
化したメモリと実メモリとを変換するためのものであっ
て、上記グラフィックアクセラレータは点，線，塗り潰
し，文字等の高速描画を命令により読み込み実行するも
のであり、上記グラフィックアクセラレータによる演算
結果はＶＲＡＭへドットデータ出力として書き込み、Ｃ
ＲＴに出力されて表示される。そして、上記入出力装置
Ｉ／Ｏは基本的に本発明のプロセッサＣＰＵからの命令
にしたがってワークステーション外部とのデータの入出
力を行なうが、ＤＭＡ転送の際にはメモリ−Ｉ／Ｏ間の
データ転送を行なう。さらに、上記入出力装置Ｉ／Ｏは
上記キーボードから入力された外部からの命令を取り込
むとともに、上記ネットワークにより他のワークステー
ション上との通信を行なう。そして、上記ハードディス
クは本発明のプロセッサから発生された図示していない
上記ハードディスクのハードディスクドライバに対して
このハードディスクの内容を取り出す量とそのメインメ
モリへの格納場所を指定する。ここで、本発明のプロセ
ッサは１つの１次キャッシュメモリを複数のプロセッサ
要素ＰＥ１〜ＰＥｎで共用できるために、従来ソフトウ
ェアで切り換えを行なっていたマルチスレッドの一部を
ハードウエアで切り換えることが可能となるので、メモ
リアクセス回数が低減でき、高速切り換えが可能とな
る。また、従来は内容を認識するまで他のプロセッサＣ
ＰＵを動作させることが不可能であったが、内部バスで
対応させることが可能となるので、プロセッサＣＰＵ内
で演算可能となるためにスケジューリングが高速に行な
える。さらに、外部割込みの時の実行プロセスを管理レ
ジスタの中に格納すると、割込み要求後のプロセス切り
換えを高速化することができる。

【００２２】

【発明の効果】大容量の汎用レジスタファイルをもつ論
理集積回路において、汎用レジスタファイルをプロセス
ごとに分割することにより、プロセス切り換えの時間を
大幅に短縮し、マルチプロセッサへの拡張を容易にし、
パイプライン処理に割り当てる命令コードの最適化によ
り、処理速度を大幅に短縮することができる。

【図面の簡単な説明】

【図１】本発明を適用したプロセッサの機能ブロック
図。

【図２】従来のＲＩＳＣプロセッサの機能ブロック図。

【図３】一般的なＲＩＳＣプロセッサのパイプライン処
理の概念図。

【図４】本発明のプロセッサにおいて実行状態フラグを
読み書きするための方法を示す図。

【図５】実施例２の管理レジスタに汎用レジスタグルー
プのデータを格納したプロセッサの機能ブロック図。

【図６】実施例３の複数の演算器と複数のプログラムカ
ウンタを設けたマルチプロセッサの機能ブロック図。

【図７】実施例４の１つのプロセッサに対して複数のプ
ログラムカウンタを設けたプロセッサの機能ブロック
図。

【図８】実施例４の１つのプロセッサに対して複数のプ
ログラムカウンタを設けたプロセッサの命令キャッシュ
メモリの命令内容とパイプライン処理を示す図。

【図９】実施例５の本発明を適用したワークステーショ
ンシステムの機能ブロック図。

【符号の説明】

ＰＣ・・・プログラムカウンタ，Ｒｅｇ・・・汎用レジスタ，
ＤＣＲ・・・デコード回路，ＢＬＫ・・・ブロック，Ｇｒｐ・・
・汎用レジスタグループ，ＰＣ＊・・・プログラムカウンタ
の値，ＡＬＵ・・・演算器，Ｇｒｐ＃・・・レジスタグループ
信号，ＣＰＵ・・・プロセッサ，ｇｒｐ＊・・・汎用レジスタ
グループデータ，ＰＥ＊・・・プロセッサエレメントデー
タ，ＰＥ・・・プロセッサ要素，ＭＭＵ・・・メモリマネージ
メントユニット，Ｉ／Ｏ・・・入出力装置。

Claims (6)

【特許請求の範囲】
1. 【請求項１】複数の汎用レジスタから成る汎用レジスタ
   グループによって構成される汎用レジスタファイルと、
   上記汎用レジスタ夫々に割り当てられるプロセスの情報
   と該プロセスの切り換えに関する情報を格納する複数の
   管理レジスタから成る管理レジスタ群と、メモリとを１
   チップ内に有する論理集積回路であって、上記管理レジ
   スタは上記汎用レジスタファイル内の汎用レジスタおよ
   び上記メモリとの間で読み出し動作及び書き込み動作を
   行なわせる命令を保持しているとともに、上記管理レジ
   スタはプロセスごとに分割される機能を有するものであ
   って上記汎用レジスタは実行プロセスごとに上記管理レ
   ジスタによって割当てられ、実行プロセスが異なった場
   合かつ命令入力時に同一の汎用レジスタを指定すること
   により夫々の実行プロセスに割り当てられた汎用レジス
   タに指定され、命令入力時のレジスタ指定から上記管理
   レジスタ内に格納されたデータを参照して、夫々のプロ
   セスごとに上記汎用レジスタの使用範囲を限定すること
   を特徴とする論理集積回路。
2. 【請求項２】上記汎用レジスタファイル内の夫々の汎用
   レジスタに、実行状態のプロセスと、実行待ち状態のプ
   ロセスに関する情報を格納することを特徴とする特許請
   求の範囲第１項記載の論理集積回路。
3. 【請求項３】上記論理集積回路は、プロセッサを複数所
   有し、上記汎用レジスタにて複数のプロセスを同時に実
   行することを特徴とする特許請求の範囲第１項記載の論
   理集積回路。
4. 【請求項４】上記論理集積回路は、実行プロセスの命令
   コードを示すプログラムカウンタと、実行待ち状態にあ
   る実行プロセス以外のプロセスの命令コードを示すプロ
   グラムカウンタと、該命令コードを検出するための回路
   とを有し、通常処理では上記実行プロセスのプログラム
   カウンタを使用するとともに、命令を読み込む前に上記
   命令コード検出回路によってパイプラインで実行されな
   い命令コードを検出し、上記実行待ち状態のプロセスの
   命令コードを示すプログラムカウンタに切り換えるとと
   もに別のプロセスの命令コードを代わりに挿入して、命
   令入力時にパイプラインで実行可能な命令コードに置き
   換えるプログラムカウンタ切り換え回路を備えてなるこ
   とを特徴とする特許請求の範囲第１項記載の論理集積回
   路。
5. 【請求項５】上記プロセスの切り換えを、管理レジスタ
   を選択しプログラムカウンタにその値を保持するととも
   に上記管理レジスタに上書きし実行状態フラグを実行待
   ち状態フラグに切り換える機能と、上記実行待ち状態フ
   ラグから次実行プロセスを選択しそのプロセスと対応し
   た汎用レジスタグループを指定する選択アルゴリズムに
   従ってデータを授受する機能と、次に実行する管理レジ
   スタを指定しそこに格納されたプログラムカウンタの値
   を読み出すとともに上記プログラムカウンタにセットす
   るデータ復帰機能とを有するプロセス切り換え回路によ
   り行なうとともに、上記選択アルゴリズムにおいてはビ
   ット番号により読み出された汎用レジスタグループから
   次実行プロセスの情報を有する管理レジスタを割り出し
   上記管理レジスタに格納された待機状態のフラグを実行
   状態フラグの実行中に同一ビットに切り換えることを特
   徴とする特許請求の範囲第１項記載の論理集積回路。
6. 【請求項６】システムバスにより、複数のプロセッサ，
   メモリマネージメントユニット，メインメモリ，グラフ
   ィックアクセラレータ，入出力装置，キャッシュメモリ
   が接続されているとともに、上記グラフィックアクセラ
   レータとＣＲＴ、上記入出力装置とネットワーク，キー
   ボード，ハードディスクとが接続され、上記メモリマネ
   ージメントユニットにて階層化したメモリと実メモリと
   を変換し、上記グラフィックアクセラレータにて高速描
   画を命令により読み込み実行し、上記グラフィックアク
   セラレータにて演算結果をＶＲＡＭへドットデータ出力
   として書き込み上記ＣＲＴに出力，表示を行ない、上記
   入出力装置にて上記プロセッサからの命令にしたがって
   外部とのデータの入出力を行なうとともにＤＭＡ転送の
   際にはメモリ−入出力装置間のデータ転送を行ない、上
   記入出力装置にて上記キーボードから入力された外部か
   らの命令を取り込むとともに、上記ネットワークにて他
   のシステムとの通信を行ない、上記ハードディスクにて
   上記プロセッサから発生されたハードディスクドライバ
   に対して該ハードディスクの内容を取り出す量とそのメ
   インメモリへの格納場所を指定するデータ処理システム
   であって、複数の汎用レジスタから成る汎用レジスタグ
   ループによって構成される汎用レジスタファイルと、上
   記汎用レジスタ夫々に割り当てられるプロセスの情報と
   該プロセスの切り換えに関する情報を格納する複数の管
   理レジスタから成る管理レジスタ群と、メモリとを１チ
   ップ内に有する論理集積回路であって、上記管理レジス
   タは上記汎用レジスタファイル内の汎用レジスタおよび
   上記メモリとの間で読み出し動作及び書き込み動作を行
   なわせる情報を保持しているとともに、上記管理レジス
   タはプロセスごとに分割される機能を有するものであっ
   て上記汎用レジスタは実行プロセスごとに上記管理レジ
   スタによって割当てられ、実行プロセスが異なった場合
   かつ命令入力時に同一の汎用レジスタを指定することに
   より夫々の実行プロセスに割り当てられた汎用レジスタ
   に指定され、命令入力時のレジスタ指定から上記管理レ
   ジスタ内に格納されたデータを参照して、夫々のプロセ
   スごとに上記汎用レジスタの使用範囲を限定するもので
   あることを特徴とするデータ処理システム。