JPH08509101A - 極微バイアのプレナ化の方法および半導体集積回路の製造 - Google Patents

極微バイアのプレナ化の方法および半導体集積回路の製造

Info

Publication number
JPH08509101A
JPH08509101A JP6523207A JP52320794A JPH08509101A JP H08509101 A JPH08509101 A JP H08509101A JP 6523207 A JP6523207 A JP 6523207A JP 52320794 A JP52320794 A JP 52320794A JP H08509101 A JPH08509101 A JP H08509101A
Authority
JP
Japan
Prior art keywords
temperature
conductor
vias
substrate
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6523207A
Other languages
English (en)
Other versions
JP3400454B2 (ja
Inventor
ヘンデル,ルディ
レビンスティン,ハイマン
Original Assignee
マティリアルズ リサーチ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マティリアルズ リサーチ コーポレイション filed Critical マティリアルズ リサーチ コーポレイション
Publication of JPH08509101A publication Critical patent/JPH08509101A/ja
Application granted granted Critical
Publication of JP3400454B2 publication Critical patent/JP3400454B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/059Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by reflowing or applying pressure
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/046Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3492Variation of parameters during sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • C23C14/541Heating or cooling of the substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/04Planarisation of conductive or resistive materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 極微バイア(12〜14)はシリコンまたは酸化シリコンのような基体(11)上にアルミニウム(15)のような導電体をスパッタ付着することで充填される。アルミニウムフィルム(15)は低温の第1温度で付着され、次にその温度を高められる。金属(15)導電体に対する基体(11)の相対的な熱膨張係数の相違が導電体を膨張させてバイア(12〜14)の内部に押し込める。有効厚さを保持し、第1温度から第2温度までの温度上昇を制御することで、4までのアスペクト比を有する極微バイアを効果的且つ信頼性を有して充填する。本発明は20°までの窪み角を有するバイアの充填に特に有用である。

Description

【発明の詳細な説明】 極微バイアのプレナ化の方法および半導体集積回路の製造 発明の背景 集積回路のアクティブスイッチ要素は物理蒸着法、化学蒸着法および蒸着(e vaporation)などの様々な方法で付着された金属ライン即ち金属線( metal line)で相互に接続される。典型的には、数段の金属ラインが クロスオーバー即ち交叉(crossover)を可能とするように集積回路に 使用される。ある位置にて、異なる段(level)のラインの間に電気接点が 形成される。そのような位置がバイア(vias)と称される。 集積回路を極微の幾何形状となすことは極端なアスペクト比(aspect ratio)と寸法のバイアを生じる。これらのバイアを形成するために使用さ れる方法は、バイア側壁の信頼性のある制御をすることができない。アンダーカ ットや傾斜した窪み(re−entrant)形状がしばしば観察される。この ような形状を示すウェーハは、バイアを通じた信頼性のある相互接続が不可能に なるので廃棄されねばならず、この結果ウェーハ製造ラインの歩留りに影響する 。 高アスペクト比のバイアのための相互接続に最も一般的に使用される金属は、 六フッ化タングステンの分解によってバイア側壁に付着されるタングステンプラ グ(tungsten plug)である。このようなプラグは、製造目的とし て使用されるには十分な信頼性を有していない選択的な付着、または連続するエ ッチバック(etch back)を伴うフィルムのブランケット付着(bla nket deposition)の何れかによって形成されている。全てのタ ングステン付着は、典型的にはプラズマ蒸着された窒化チタンの層である接着層 の事前付着を必要とする。この窒化チタンの付着は、特に高アスペクト比の幾何 形状に関して窪み形状を生じることになり得る。形成される化学蒸着は良く知ら れたキーホール(keyhole)を示すことになり、これは信頼性に係わる問 題を集積回路に生じるとともに、0.5ミクロンより大きい回路形状に対するタ ングステンの化学蒸着法の使用を制限する。 この方法の難しさに加えて、タングステンの化学蒸着法は複雑で高価である。 タングステンは抵抗が大きいことから、材料の接触抵抗およびバイア抵抗が大き くなり、集積回路の性能を制限する。 集積回路の金属ライン間、および第1の金属層と半導体表面との間の相互接続 バイアを充填する材料としてアルミニウムを使用することが提案されており、こ れは材料をバイアの内部へ移動させるために約450°Cの温度での表面拡散を 使用する。これは例えばアームストロング氏の米国特許第4994162号明細 書に開示されている。この方法は、連続した高品質の拡散路を形成する低温シー ド層を使用して、その後に付着材料を拡散させるようになす。特徴とする形状に 効率的に表面拡散させるために高温の低速付着段階が使用され、これに続いて付 着を完結させるために高温の高速付着段階が使用される。 この方法はバイア側壁に沿う連続した拡散路を必要とし、また同時にある処理 条件の達成に依存する。これらの条件はしばしば達成且つ制御が困難である。 バイア充填のための技法としての容積(bulk)拡散は1992年VMIC ・コンフェレンス・プロシーディングスの「SiN側壁を有する4分の1ミクロ ンの孔をアルミニウムの高温スパッタリングで充填する方法」でスガノ氏他によ り提案された。スガノ法によれば、バイア充填のための駆動力はチタン表面層と 付着アルミニウムとの境界面に生じる。この方法は、バイア側壁に連続した高品 質のチタン表面層が存在することを必要とする。 トレーシー氏の米国特許第4970176号明細書は、第1の温度での比較的 厚いアルミニウム層の付着と、その後の高温での薄いアルミニウム層の付着とを 開示している。その明細書は、温度の上昇が粒子の成長および再結晶化を通じて アルミニウムを再流動させるように作用することを示している。その明細書に示 されるように、バイアの充填はバイア底部から開始され、頂部へ到るように作業 が上方へ向けて進む。ここで、トレーシー氏の特許は典型的にはバイアが1ミク ロンより大きい寸法のものであるとして出願されている。 イノウエ氏の米国特許第5071791号明細書は、アルミニウム付着の間は ウェーハ基体を加熱し、その後アルミニウムから析出することのあるシリコン形 成を回避するために急冷することを開示している。基本的にこの方法は容積拡散 方法である。更に、カモシダ氏の米国特許第4816126号はアルミニウムフ ィルムのバイア付着を開示している。また、ワン氏の米国特許第4108570 号は、2000オングストロームの初期層をスパッタ被覆し、その後に約30〜 45秒間ほど高い温度の下で層をスパッタ被覆することを開示している。その背 景は、バイアが1.5ミクロンほどの小さいものであり得ることを示している。 これらの特許の何れも1より大きなアスペクト比を有する極微バイアを充填する ことに有効である方法を開示していない。更に、これらの方法は一般に比較的複 雑で、反応条件の限界制御を必要とする。発明の概要 本発明は極微バイアが効果的且つ信頼性を有してアルミニウムのスパッタ付着 で充填できることの実現を前提とする。 更に詳しくは、本発明は押出しによるバイアの充填を利用する。この方法によ れば、アルミニウムは第1の温度においてバイア上にスパッタ付着される。その 後熱エネルギーを加えて圧縮状態とされる。フィルムが十分に加熱されると、有 効な厚さの初期アルミニウムが付着されたと仮定すれば、このアルミニウムは塑 性変形を生じてバイア内部に押し込められる。塑性変形温度は付着された合金、 その熱膨張係数、ならびに基体およびその熱膨張係数に関して特有である。 バイア上に有効厚さの金属層を付着し、その金属を押出しによってバイアに充 填させるのに十分な高温にまで温度を高めることで、信頼性のある完全なバイア の充填が達成できる。 本発明は以下の詳細な説明および図面に鑑みて一層認識されよう。図面の簡単な説明 第1図〜第14図はバイア内部にスパッタ付着されたアルミニウムを有する半 導体の横断面の走査電子顕微鏡写真; 第15図は複数のバイアを有する集積回路の頂面図;および 第16図は第15図の線16−16に沿う横断面図である。詳細な説明 本発明はバイア(via)特に極微径を有するバイアの充填方法であり、この バイアのアスペクト比すなわち高さ対直径は約1〜約4である。本発明の実施に おいて、アルミニウムは0.7〜約0.1ミクロン、好ましくは0.5〜0.2 5ミクロンの直径を有するバイアの内部に付着される。この方法によれば、1以 上のバイアを含む基体は、先ず最初にアルミニウムまたはアルミニウム合金の層 を被覆される。このアルミニウム層はウェーハ温度を高めることで圧縮状態とさ れる。基体とアルミニウムとの間の熱膨張係数の違いがアルミニウムを圧縮状態 にする。この圧縮力がアルミニウムをバイア内部に流動させて充填する。 典型的に本発明にて使用される基体はシリコン層、ボロンおよびリンをドープ 付けされたシリカ、熱酸化物およびTEOS酸化物を含む。これらの物質の熱膨 張係数は表1に示されている。 使用されるほとんど全てのガラスの熱膨張係数は、石英のそれにほぼ等しい。 アルミニウムまたはアルミニウム合金は基体にスパッタ付着される。アルミニ ウムに加えて、AlSi(1%)、AlSi(1%)−Cu(0.5%)、およ びAl−Ti(0.15%)のようなアルミニウム合金が使用できる。アルミニ ウム濃度が高いので、これらの合金は全て約24〔ppm/゜C〕の熱膨張係数 を有する。 有効な厚さのアルミニウムまたはアルミニウム合金の層を低温度で付着するこ とが、本発明の実施のために重要である。第15図および第16図に示されるよ うに、3つのバイア12,13,14を有する基体11は厚さすなわち高さHの アルミニウム層15で被覆される。バイアの容積12(a),13(a)および 14(a)は斜線を付されている。各バイアはアルミニウムの利用可能半径を有 しており、その半径とは中心から中心までの測定による隣接バイアまでの距離の 半分にほぼ等しい。これは第15図にR1,R2およびR3として示されている 。したがって、この半径と厚さHとで画成されるアルミニウムの筒体が規定され 、これは2πR2Hに等しく、バイアの容積を充填するために必要なアルミニウ ムの押出しに要する不可欠な圧縮応力を発生させることに利用できる。 ウェーハ上にアルミニウムを付着した後、温度が高められる。バイアを充填す るために、筒体×基体とアルミニウム層との熱膨張の差がバイア容積に少なくと も等しくなされねばならない。付着されたアルミニウムを加熱して、温度変化に より生じる利用可能なアルミニウム容積の増大がバイアの空間容積に等しくされ ねばならない。0.8立方ミクロンの容積を有するバイア充填を完了するために は、フィルムの厚さが1ミクロンであり、温度変化が100°Cであるならば、 7ミクロンの利用可能半径でなければならない。これは、基体がシリコンで、金 属はアルミニウムであることを仮定する。充填されるべきこのバイアがたったの 0.2立方ミクロンの容積しか有していないならば、1ミクロンの厚さのフィル ムに対して3ミクロンの利用可能半径が必要である。温度が200°Cほど上昇 するならば、それぞれの半径は3.7ミクロンおよび1.5ミクロンとなる。 利用可能半径は押出しでバイアを充填するのに利用できる物質を制限するので あり、したがってこの方法が適用可能なバイア密度を制限する。示した値はほと んどの、そうでなければ全ての実際的な集積回路に適合される。より高い密度が 必要とされるならば、付着アルミニウムのフィルムの厚さが増大できる。この増 大は押出しでバイアを充填するのに利用できる物質量を増大し、したがって半径 を反比例して減少させる。大容積バイア孔の高密度配列は厚い層を付着すること によって充填することができ、この層は押出し処理後に正規の厚さにまでエッチ ングして戻される。 これらの制限を心に留めて、以下は実際の付着処理の詳細な説明である。 本発明はマルチチャンバーのスパッタリングユニットにて行われ、これらのチ ャンバーにはエッチングチャンバーと、2以上のスパッタリングチャンバーが含 まれることが好ましい。このような1つの機械はマテリアルズ・リサーチ・コー ポレーションにより販売されているエクリプスのブランドのスパッタリング装置 である(米国特許第4994162号も参照される)。他の市販されて購入可能 な装置も等しく適当とされる。 第1チャンバー内で基体は先ずエッチングされて表面の不純物を除去される。 基体の加熱もまたガス抜き除去を助成する。これは任意であるが好ましい。基体 は次に第2のチャンバーへ移動される。 第2チャンバーにおいて、望まれるならばバリヤ層(barrier lay er)を付与できる。好ましいバリヤ層は、TiNであるが、ZrNおよびRu O2のバリヤ層も使用できる。しかしながら、バリヤ層はあらゆる応用例で要求 されることはない。一般にバリヤ層の厚さは約1000〜約2000オングスト ロームである。本来のバイア側壁がウェーハ表面に鉛直であれば、これは僅かに 内方(負)へ傾斜した窪み形状(re−entrant profile)をバ イアに形成する。この傾斜した、すなわちアンダーカットされた窪み形状は、圧 縮状態でアルミニウムがバイア内部に移動し易くする。基本的にこれは開口を小 さくするのであり、これにより初期のアルミニウム層は充填しないでその開口を 被覆するようになされる。バイアが大きくなればバリヤ層および初期アルミニウ ム層が厚くされねばならない。しかし、開口は0.1ミクロンより小さい半径を 有してはならない。更に、0〜20°、好ましくは5〜10°の内方へ向かう窪 み形状を有することが好ましい。バリヤ層はこの形成を助成する。 第3チャンバーにおいて、基体はほぼ室温にまで冷却される。基体はその後に 最終チャンバーへ送られ、そこでアルミニウムが付着される。 この装置を使用して、約3〜15kwのスパッタ出力により約20〜50°C の温度で初期アルミニウムの2000〜5000オングストロームの厚い層を付 着することが好ましい。望まれるならばバイアス電圧を付与できるが、これは必 須ではない。一旦この第1の厚さのアルミニウム層が付着されたならば、基体お よびアルミニウムは引き続き、アルミニウムを基体に対して膨張させるように強 制する温度にまで加熱される。比較的滑らかな表面を形成するために、加熱段階 時にアルミニウム付着を継続することが望ましい。この加熱は加熱面とウェーハ との間にガスを受入れることで完結される。このガスは背面からウェーハへ熱を 伝達して、ウェーハ温度を上昇させる。更に、ウェーハは付着された付加的なア ルミニウムの凝固熱によって加熱される。 更に重要なことは、温度上昇によって生じた応力を解放させるために十分な時 間を与えることである。一般に、1〜10分間におよぶ高温保持が適当な応力解 放を可能にする。 第1図〜第12図は、成功例および失敗例を示すために様々なパラメータで充 填されたバイアを示している。第1図は明確に空間を残した密閉空間パターンを 示している。失敗した平坦化すなわちプレナ化(planarization) を示すこの図は2つの事実、すなわち1)バイア充填が側壁に沿う連続フィルム を通らず、底部より上方に位置するが、既に存在している空間を充填するように 頂部から下方へ延びている、および2)非常に高いパターン密度がバイアの完全 な充填を行わせるために十分大きな応力を発生させていない、ことを示している 。しかしながら第2図および第3図は一層隔てられたバイアにおける成功したプ レナ化を示している。 第2図に示されるように、基体のバイアはアルゴンガス(50SCCM)(ガ ス圧は4.7ミリトリチェリー)による120秒間におよぶ500°Cでのウェ ーハ表面の初期エッチングによって充填されている。表面洗浄に加えて、この段 階はフィルムに存在する水分の脱水を意図する。第2チャンバーにおいては、ウ ェーハはTiNバリヤ被覆を被覆された。300°Cの背面温度状態で、350 オングストロームのフィルムが、50SCCMのアルゴンガス流、および2.2 SCCMの窒素ガス流(3kVの電圧を印加される)を付与された。この最後の 5秒間に20SCCMのアルゴンが導入され、この間、背面ガスが保持されて2 7SCCMの窒素ガスが受入れられた。最後に、第3段階において、800オン グストロームのTiNが6kVのDC電力で33秒間にわたり付与された(アル ゴンは20SCCMで受入れられた)。 第3チャンバーにおいて、このウェーハは120秒間にわたって室温である背 面それ故に背面ガスによって冷却された。ウェーハは冷凍ガスを使用してこのチ ャンバー内で積極的に冷却できた。120秒間におよぶ0+−40°Cへのウェ ーハの急冷は最終製品を向上させることができる。最後に、第4チャンバーにお いて、2500オングストロームの初期アルミニウム層がスパッタガスとして供 給された100SCCMのアルゴンガス流で、12秒間におよび11.0kVの DC電力で付与された。それ故にウェーハ温度は約50°Cに留まった。次の8 8秒間にわたり、1.7kVのDC出力で背面ガスが550°Cの温度で付与さ れた。この時間中、アルミニウムの3000オングストロームフィルムが付着さ れた。この結果が第2図に示されている。 第3図に示された結果は同様な方法で得られた。最初に基体はエッチングされ 、500°Cで焼かれた。ウェーハは次に約1500オングストロームの窒化チ タン層で被覆され、その後第3チャンバーでの冷却段階が行われた。最終チャン バーにおいて、5000オングストロームのアルミニウムフィルムが11.0k VのDC電力で室温(50°Cを超えない)のもとで基体に付与(14秒間にわ たり)された。次の43秒間にわたり、3000オングストロームのアルミニウ ムが550°Cで付与される背面ガスにより付与された。次の段階において、D C出力は3.7kVに変化され、36秒間(100SCCMのアルゴンガス)に わたり背面ガスが550°Cの温度で付与された。この時間中、3500オング ストロームのアルミニウムが付着された。 第4図は二酸化シリコンのパターンを示しており、本発明の方法で充填された 負の傾斜(内方へ向かう)窪み角度を示している。このような構造は従来技術の 何れの方法でも完全に充填することは不可能である。 第5図は窪みバイア角度を有する特徴形状をプレナ化する第1の失敗例を示し ている。このパターンは高密度のもので、最終温度は500°Cに達している。 最初の冷却段階の温度は約100°Cであり、400°Cの全温度上昇を示して いる。パターンの厳しさ、特に密接な間隔は、バイアを効果的に充填するために 十分な応力を発生させることができず、バイアは半分だけしか充填されない。一 方において、第6図は最終温度が550°C(450°Cの温度上昇)の同様な 密度のパターンを示している。頂部からのバイアの充填は明確に進展しており、 やく2/3ほど充填されたように見られる。最終的に、600°Cまでの温度上 昇により、したがって500°Cの温度差による、第7図および第8図に示され た高密度構造におけるバイア充填を示している。注目されることは、第7図に示 されたバイアが16°(基体平面に直角な線から測定して)より大きな窪み角度 を有していて、連続フィルムの側壁に沿う付着を阻止していることである。この ような側壁に沿う拡散は、フィルムの断続箇所で分断され、したがって従来技術 を使用しては不可能である。この技術はあらゆる窪み形状を有するバイアに適用 される。しかしながら、一般には、5°〜10°の窪み形状を有することが好ま しい。 第9図〜第11図、および第12図〜第14図は本発明の他の要素を周示して いる。第9図〜第11図は、第5図〜第7図に示されるよりも低密度に間隔を隔 てられた小さなバイア(0.6ミクロン)を示しており、したがって一層低い温 度(540°C)でプレナ化されることができる。応力解放の時間の増大がこれ らの条件では必要となる。第9図に示されたバイアの充填において、50秒間の スパッタ時間が使用され、空間はバイアの極く底部に残された。しかしながら、 第10図に示されたバイアは1分間にわたりスパッタを受け、完全に充填されて いる。同様に、第11図に示されるように2分間のスパッタリングがバイアの充 填を完結させる。 最後に、第12図〜第14図は大きなバイア、すなわち同じウェーハにおける 0.8ミクロンのバイアを示している。第9図および第12図に示されたバイア は、第10図と第13図および第11図と第14図に示されたバイアと同様に、 同じ条件の下で処理された。大きなバイアに関しては、50秒および1分間の応 力解放時間では空間が全くないバイア充填には不十分である。2分間の応力解放 時間がバイアを完全に充填する。集積回路におけるパターン密度は典型的にこれ らのテストしたパターンで示されるよりも実質的に低密度である。それ故に、低 温度および短い熱サイクルでの適当な応力場の設定を可能にする。 したがって、これらの例で示されるように、本発明は多数のパラメータの極端 な制御を必要とせずにバイアをスパッタ付着アルミニウムで充填する方法を提供 する。これは、0.1〜0.8ミクロンのおよび1.0〜4.0のアスペクト比 を有し、0°から20°までの窪み形状を有するバイアに広く適用できる。本発 明は多目的な信頼性の高い安価なものである。勿論、これは本発明を実現した発 明者が現在知る最良態様と同様に本発明で説明された。しかしながら、本発明は それ自体、添付の請求の範囲でのみ定められねばならない。
【手続補正書】特許法第184条の8 【提出日】1994年11月9日 【補正内容】 請求の範囲 5. 前期バイアが5°〜10°の窪み形状を有する請求項4に請求された 方法。 6. 前記金属導電体がアルミニウム、AlSi、Al−Cu、Al−Si CuおよびAl−Tiを含む群から選択された請求項1に請求された方法。 7. 前記基体がシリコン、ボロンおよびリンをドープ付与されたシリカ石 英、TEOS、スピンオンガラス、Si3Ni4を含む群から選択された請求項1 に請求された方法。 8. バリヤ層をスパッタ付着して前記金属導電体を付着するより先に、バ イア内で窪み形状が形成される請求項1に請求された方法。 9. 前記バリヤ層がTiN、ZrN、およびRuOで構成される群から選 択された請求項8に請求された方法。 10. 前記導電体の加熱時に付加的な金属がスパッタ付着される請求項1に 請求された方法。 11. 前記第2の温度が1〜10分間継続されて前記導電体の応力解放を行 う請求項1に請求された方法。 12. 第2の温度は、第1の温度よりも約300°だけ高い温度である請求 項1に請求された方法。 13. 金属導電体の層は、2,000−5,000オングストロームである 請求項1に請求された方法。 【手続補正書】特許法第184条の8 【提出日】1995年2月13日 【補正内容】 請求の範囲 1. 基体の極微バイアを充填する方法であって、 ある熱膨張係数を有する金属導電体の層を該金属導電体よりも小さい熱膨張係 数を有する前記基体上に第1の温度で付着し、該層は該バイアを被覆し且つ該バ イア内に空所を残存させ、また基体および付着導電体を第2温度にまで加熱する ことを含み、第1温度から第2温度までの温度上昇で発生する熱応力と付着導電 体および基体の相対熱膨張係数とによって付着導電体が膨張されて極微バイア内 の空所を均一に充填するように、付着金属導電体の層が有効な厚さとなされてい る、上記基体の極微バイアを充填する方法。 2. 前記バイアが約0.8〜約0.1ミクロンの直径を有する請求項1に 請求された方法。 3. 前記バイアが約1〜約4のアスペクト比を有する請求項2に請求され た方法。 4. 前記バイアが前記基体平面に直角な線から測定して約0°〜約20° の窪み形状を有する請求項2に請求された方法。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AT,AU,BB,BG,BR,BY, CA,CH,CN,CZ,DE,DK,ES,FI,G B,GE,HU,JP,KG,KP,KR,KZ,LK ,LU,LV,MD,MG,MN,MW,NL,NO, NZ,PL,PT,RO,RU,SD,SE,SI,S K,TJ,TT,UA,UZ,VN

Claims (1)

  1. 【特許請求の範囲】 1. 基体の極微バイアを充填する方法であって、 ある熱膨張係数を有する金属導電体の層を該金属導電体よりも小さい熱膨張係 数を有する前記基体上に第1の温度で付着し、また基体および付着導電体を第2 温度にまで加熱することを含み、第1温度から第2温度までの温度上昇で発生す る熱応力と付着導電体および基体の相対熱膨張係数とによって付着導電体が膨張 されてバイアを均一に充填するように、付着導電体フィルムが有効な厚さとなさ れている、上記基体の極微バイアを充填する方法。 2. 前記バイアが約0.8〜約0.1ミクロンの直径を有する請求項1に 請求された方法。 3. 前記バイアが約1〜約4のアスペクト比を有する請求項2に請求され た方法。 4. 前記バイアが前記基体平面に直角な線から測定して約0゜〜約20゜ の窪み形状を有する請求項2に請求された方法。 5. 前記バイアが5゜〜10゜の窪み形状を有する請求項4に請求された 方法。 6. 前記金属導電体がアルミニウム、AlSi、Al−Cu、Al−Si CuおよびAl−Tiを含む群から選択された請求項1に請求された方法。 7. 前記基体がシリコンボロンおよびリンをドープ付与されたシリカ石英 、TEOS、スピンオンガラス、Si3Ni4を含む群から選択された請求項1に 請求された方法。 8. バリヤ層をスパッタ付着して前記金属導電体を付着するより先に、窪 み形状が形成される請求項1に請求された方法。 9. 前記バリヤ層がTiN、ZrN、およびRuOで構成される群から選 択された請求項8に請求された方法。 10. 前記導電体の加熱時に付加的な金属がスパッタ付着される請求項1に 請求された方法。 11. 前記第2の温度が1〜10分間継続されて前記導電体の応力解放を行 う請求項1に請求された方法。
JP52320794A 1993-04-13 1994-03-25 基体の極微バイアを充填する方法 Expired - Lifetime JP3400454B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/047,265 US5360524A (en) 1993-04-13 1993-04-13 Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits
US08/047,265 1993-04-13
PCT/US1994/003286 WO1994024330A1 (en) 1993-04-13 1994-03-25 Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits

Publications (2)

Publication Number Publication Date
JPH08509101A true JPH08509101A (ja) 1996-09-24
JP3400454B2 JP3400454B2 (ja) 2003-04-28

Family

ID=21947981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52320794A Expired - Lifetime JP3400454B2 (ja) 1993-04-13 1994-03-25 基体の極微バイアを充填する方法

Country Status (9)

Country Link
US (1) US5360524A (ja)
EP (1) EP0694086B1 (ja)
JP (1) JP3400454B2 (ja)
KR (1) KR100308467B1 (ja)
AU (1) AU6525294A (ja)
CA (1) CA2159648A1 (ja)
DE (1) DE69428113T2 (ja)
TW (1) TW272305B (ja)
WO (1) WO1994024330A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device with a multilayer connection structure.
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
US5668055A (en) * 1995-05-05 1997-09-16 Applied Materials, Inc. Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer
JPH0936230A (ja) * 1995-05-15 1997-02-07 Sony Corp 半導体装置の製造方法
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5851920A (en) * 1996-01-22 1998-12-22 Motorola, Inc. Method of fabrication of metallization system
US5789317A (en) * 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US5891803A (en) * 1996-06-26 1999-04-06 Intel Corporation Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
EP0867940A3 (en) 1997-03-27 1999-10-13 Applied Materials, Inc. An underlayer for an aluminum interconnect
US5882399A (en) * 1997-08-23 1999-03-16 Applied Materials, Inc. Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
FR2769923B1 (fr) * 1997-10-17 2001-12-28 Cypress Semiconductor Corp Procede ameliore de metallisation a chaud
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4865712A (en) * 1984-05-17 1989-09-12 Varian Associates, Inc. Apparatus for manufacturing planarized aluminum films
US4661228A (en) * 1984-05-17 1987-04-28 Varian Associates, Inc. Apparatus and method for manufacturing planarized aluminum films
US4657628A (en) * 1985-05-01 1987-04-14 Texas Instruments Incorporated Process for patterning local interconnects
DE3650612T2 (de) * 1985-05-13 1997-08-21 Nippon Telegraph & Telephone Verfahren zur Planarisierung einer dünnen Al-Schicht
JPS63162854A (ja) * 1986-12-25 1988-07-06 Fujitsu Ltd 金属膜形成方法
US4994162A (en) * 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US5108570A (en) * 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
KR920010620A (ko) * 1990-11-30 1992-06-26 원본미기재 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
JPH07109030B2 (ja) * 1991-02-12 1995-11-22 アプライド マテリアルズ インコーポレイテッド 半導体ウェーハ上にアルミニウム層をスパッタする方法

Also Published As

Publication number Publication date
JP3400454B2 (ja) 2003-04-28
US5360524A (en) 1994-11-01
EP0694086B1 (en) 2001-08-29
KR100308467B1 (ko) 2001-11-30
CA2159648A1 (en) 1994-10-27
EP0694086A1 (en) 1996-01-31
KR960702014A (ko) 1996-03-28
EP0694086A4 (en) 1998-03-04
WO1994024330A1 (en) 1994-10-27
AU6525294A (en) 1994-11-08
DE69428113T2 (de) 2002-01-24
TW272305B (ja) 1996-03-11
DE69428113D1 (de) 2001-10-04

Similar Documents

Publication Publication Date Title
JP3400454B2 (ja) 基体の極微バイアを充填する方法
JP5132400B2 (ja) 軟金属導体およびその形成方法
KR100291284B1 (ko) 알루미늄금속층배선방법
US6399486B1 (en) Method of improved copper gap fill
US5063175A (en) Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
US5847461A (en) Integrated circuit structure having contact openings and vias filled by self-extrusion of overlying metal layer
JP2001516146A5 (ja)
US7700478B2 (en) Intermediate anneal for metal deposition
US5318923A (en) Method for forming a metal wiring layer in a semiconductor device
US20020020922A1 (en) Ohmic contact plug having an improved crack free TiN barrier metal in a contact hole and method of forming the same
KR20010034151A (ko) 금속화 방법 및 장치
US5960314A (en) Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node
US5747879A (en) Interface between titanium and aluminum-alloy in metal stack for integrated circuit
JP4799715B2 (ja) 多層メタリゼーション用低温アルミニウムリフロー
US6716733B2 (en) CVD-PVD deposition process
US5200030A (en) Method for manufacturing a planarized metal layer for semiconductor device
US6200894B1 (en) Method for enhancing aluminum interconnect properties
EP0262719A2 (en) Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
US6605531B1 (en) Hole-filling technique using CVD aluminum and PVD aluminum integration
JPH11511593A (ja) 専用チャンバによる2層のチタン薄層を有する集積回路用金属スタック
US6982226B1 (en) Method of fabricating a contact with a post contact plug anneal
JP3518110B2 (ja) 多層配線形成方法
KR950015606A (ko) 반도체 소자의 금속배선 형성방법
JPH09186158A (ja) 軟金属導体およびその形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150221

Year of fee payment: 12

EXPY Cancellation because of completion of term