JPH08509332A - 高速の差動ラインドライバ - Google Patents

Abstract

(57)【要約】 データトランシーバには、データ伝送線の一端に接続される送信機、及びデータ伝送線の他端に接続される受信機が含まれる。トランシーバの少なくとも幾つかの部分は、ＣＭＯＳで形成される。温度補償回路が、トランシーバの選択された構成要素に接続されて、それら構成要素を介する電流の温度誘導の変動を補正する。温度補償回路には、並列伝導経路にそれぞれ接続される、一対のトランジスタが含まれる。該トランジスタは、等しくないエミッタ領域を有し、それらのゲートが共に連結される。より大きなトランジスタを介する電流は、温度と比例して変化し、この電流は、トランジスタ対の短絡されたゲートに接続される、電流ミラー・トランジスタに反映される。ＣＭＯＳ技術において、電流は、温度と反比例して変化するので、ミラー・トランジスタを介する電流は、トランシーバの選択された構成要素に対して、温度補償をもたらす手段として使用され得る。

Description

【発明の詳細な説明】 高速の差動ラインドライバ 発明の分野 伝送線へとデータを供給し、伝送線からデータを受信するトランシーバに関し 、特に、高速、低電圧の差動スイング伝送線と関連した用途のトランシーバに関 する。 発明の背景 データ伝送線、又はバスは、コンピュータの構成要素と他のデジタルデータシ ステム間でデータを転送するために使用される。例えば、コンピュータの構成要 素は、一般に「シングルエンド」形式、すなわち単一の導体が「ハイ（high）」 か「ロー（low）」のどちらかでデータを処理するが、差動スイング伝送線が、 ＣＰＵとコンピュータの他の構成要素間でデータを伝送するために通常使用され る。その理由は、シングルエンド線は、コモンモード雑音に対して受容可能であ るが、差動スイングの二重ワイヤ線はそうではないということである。差動スイ ングシステムにおいて、データは２線間の電圧差（例えば、＋Ｖと−Ｖ）により 表され、この差は、両方の線が外部の影響にさらされた場合、同じままである。 これには、シングルエンドから差動形式にデータを変換するために、伝送線へ の入力において送信機が設けられ、差動からシングルエンド形式にデータを変換 するために、伝送線の出力において受信機が設けられる必要がある。伝送線の入 ／出力における送信機／受信機の対は、組み合わせてトランシーバと言われる。 送信機は、シングルエンドの入力データを受信して、それを公称スキューを有 する差動パルスに変換しなければならない。すなわち、伝送線対での対応する立 ち上がり、及び立ち下がりが、同時に発生しなければならない。受信機は、差動 入力を受信して、対称的な出力パルスを生成しなければならない。ＣＭＯＳ素子 の特性が温度で変動するので、素子がＣＭＯＳで形成される場合、特定の問題に 直面する。従って、温度変化により、伝送線上のデータがスキューさせられ、こ のことは、受信機のシングルエンド出力の対称性に影響を与える可能性がある。 発明の摘要 本発明によるトランシーバにおいて、送信機には、シングルエンド入力データ が向けられる、一対の伝導経路が含まれる。並列経路の各々は、データ経路の出 力でのそれぞれの信号が、逆の関係にある、すなわちそれらの一方が入力を反映 し、他方は入力とは反対であるように、選択された数のインバータ、及び伝送ゲ ートを含む。各並列経路の出力は、電流が、「１」が入力に出現した場合には、 終端抵抗を介して第１の方向に流れ、「０」が入力に出現した場合には、反対方 向に流れるようにして接続される、好適にはＣＭＯＳで形成される、トランジス タ・スイッチに接続される。差動伝送線の２つの側は、終端抵抗のそれぞれの端 子に接続される。 受信機には、並列に接続され、電流源により共通に供給される、一対のトラン ジスタが含まれる。伝送線のワイヤはそれぞれ、トランジスタの他方をオフに切 り換えた場合、トランジスタの一方をオ ンに切り換えるように、これら２つのトランジスタの制御端子に接続される。電 圧が、並列伝導経路の一方における点で検出され、１つ以上のインバータを介し て、受信機の出力に供給される。 温度補償回路が、ＣＭＯＳ素子の温度依存特性に対する補償が要求される、ト ランシーバの各種の点に接続される。好適な実施例において、温度補償回路には 、共に連結され、及び並列伝導経路に接続されたゲートを備えた、一対の不整合 トランジスタが含まれる。より大きなトランジスタを介する電流は、温度変化に 比例して変動する。この電流は、温度補償が要求されるトランジスタの位置にミ ラーリングされる。通常、これは、ＣＭＯＳトランジスタと直列に電流ミラート ランジスタを接続することによりなされる。電流ミラートランジスタを介する電 流は、温度に比例して（すなわち、ＣＭＯＳ素子における通常の電流−温度関係 とは反対に）変動するので、電流ミラートランジスタは、他のトランジスタを介 する電流における温度誘導の変化を打ち消す。 トランシーバは、β段階で開発されたクイックリング伝送線のような単方向伝 送線だけでなく、双方向伝送線、すなわちバスに接続され得る。双方向伝送線、 すなわちバスの場合、送信機と受信機は、伝送線の各端部において接続され、他 方の送信機が伝送線上にデータを送っている場合に、送信機の一方を禁止にする ための手段が設けられる。 図面の簡単な説明 図１Ａは、クイックリングのような単方向伝送線で使用される、 トランシーバを示す。 図１Ｂは、双方向伝送線、すなわちバスで使用される、トランシーバを示す。 図２は、クイックリング・データ伝送線の概略図を示す。 図３は、送信機の回路図を示す。 図４は、受信機の回路図を示す。 図５は、温度補償回路の回路図を示す。 発明の説明 図１Ａは、伝送線１０３の端部に接続された、送信機１００、及び受信機１０ １を示す。伝送線１０３は、図２に示されるような、クイックリング単方向デー タ伝送システムのセグメントであり得る。図２において、コントローラ２０１− ２０５の各々は、デジタル装置２１１−２１５のそれぞれに接続され、データが 、ループ２００の回りで一方向に循環する。このことは実際、送信機１００が、 何時でも送信可能であり、送信機１００を禁止にする手段を設ける必要はないこ とを意味する。 送信機１００には、バッファとして働き、２つの並列データ経路へと供給する 、インバータ１０４が含まれる。経路の一方には、インバータ１０５、インバー タ１０６、及びインバータ１０７が含まれる。他方の並列伝導経路には、インバ ータ１０８、伝送ゲート１０９、及びインバータ１１０が含まれる。温度補償さ れた電流源１１１が、インバータ１０８の出力、及び伝送ゲート１０９の入力に おいて電流を供給する。 インバータ１０７の出力は、ＮＭＯＳトランジスタ１１２及び１１３のゲート に共通に接続され、インバータ１１０の出力は、ＮＭＯＳトランジスタ１１４及 び１１５のゲートに共通に接続される。トランジスタ１１２及び１１４のドレイ ンは、温度補償された電流源１１６、及びトランジスタ１１３及び１１５のソー スに接続され、抵抗１１８を介して、接地に接続される。トランジスタ１１２− １１５は又、伝送線１０３の他方の端部にある、終端抵抗１１７にも結合される 。伝送線１０３は、ワイヤ３２１及び３２２を含む。 図３は、送信機１００の回路図を示す。インバータ１０４は、ＰＭＯＳトラン ジスタ３００、及びＮＭＯＳトランジスタ３０１を含み、反転出力は、線３０２ 上に出現する。インバータ１０５は、ＰＭＯＳトランジスタ３０３、及びＮＭＯ Ｓトランジスタ３０４を含み、インバータ１０６は、ＰＭＯＳトランジスタ３０ ５、及びＮＭＯＳトランジスタ３０６を含み、インバータ１０７は、ＰＭＯＳト ランジスタ３０７、及びＮＭＯＳトランジスタ３０８を含む。これにより、図１ Ａに示す、上側の並列伝導経路が完了する。下側の並列伝導経路について言えば 、インバータ１０８は、ＰＭＯＳトランジスタ３０９、及びＮチャンネル・トラ ンジスタ３１０を含み、伝送ゲート１０９は、ＰＭＯＳトランジスタ３１１、及 びＮＭＯＳトランジスタ３１２を含み、インバータ１１０は、ＰＭＯＳトランジ スタ３１３、及びＮＭＯＳトランジスタ３１４を含む。伝送ゲート３１１、及び これらのインバータの各々は、当業者には周知の、慣用的なＣＭＯＳ構造である 。温度補償された電流源１１１に含まれ る、ＰＭＯＳトランジスタ３２３は、トランジスタ３０９及び３１０のドレイン に共通に接続される。 この記述から明らかなように、線３１５上に出現する、インバータ１０７の出 力は、線３１６上に出現する、インバータ１１０の出力とは反対極性である。イ ンバータ１０７の出力は、図１Ａで同様に符号づけられたトランジスタと同じで ある、ＮＭＯＳトランジスタ１１２及び１１３のそれぞれのゲートに向けられる 。同様に、インバータ１１０の出力は、ＮＭＯＳトランジスタ１１４及び１１５ のそれぞれのゲートに向けられる。線３１５及び３１６上の信号は、反対極性で あるので、トランジスタ１１４及び１１５をオフにした場合、トランジスタ１１ ２及び１１３はオンになり、その逆の場合も同じである。 トランジスタ１１２−１１５は、トランジスタ３１７及び３１８を介して流れ る電流により供給される。（温度補償された電流源１１６の一部であるトランジ スタ３１７及び３１８の動作を、以下に記載する。）トランジスタ１１２及び１ １３をオンにした（トランジスタ１１４及び１１５はオフにされる）場合、電流 が、トランジスタ１１２を介し、ワイヤ３２１にわたり、終端抵抗１１７（図４ ）を介し、ワイヤ３２２にわたり、トランジスタ１１３、及び抵抗１１８を介し て、接地へと流れる。従って、トランジスタ１１２及び１１３をオンにした場合 、ワイヤ３２１上の信号はハイとなり、ワイヤ３２２上の信号はローとなる。 逆に、トランジスタ１１４及び１１５をオンにした（トランジス タ１１２及び１１３はオフにされる）場合、電流が、トランジスタ１１４を介し 、ワイヤ３２２にわたり、終端抵抗１１７を介し、ワイヤ３２１にわたり、トラ ンジスタ１１５、及び抵抗１１８を介して、接地へと流れる。この状況において 、ワイヤ３２２上の信号はハイであり、ワイヤ３２１上の信号はローである。（ 伝送線１０３を共に形成する）ワイヤ３２１及び３２２は、インバータ１０４に 対するシングルエンド入力に応答して、差動出力を示す。即ち、インバータ１０ ４への入力における２進信号は、トランジスタ１１２／１１３、及び１１４／１ １５のどの対がオンになるかを決定し、これは次いで、終端抵抗１１７を横切る 信号の極性を決定する。終端抵抗１１７の出力は、伝送線１０３により供給され る、差動スイング信号を表す。 再度図１Ａを参照すると、受信機１０１には、基準電圧と接地間で並列伝導経 路に接続された、一対のＰＭＯＳトランジスタ１２０及び１２１が含まれる。ワ イヤ３２１は、トランジスタ１２０のゲートに接続され、ワイヤ３２２は、トラ ンジスタ１２１のゲートに接続される。また、そのゲートが共に連結される、Ｎ ＭＯＳトランジスタ１２２、及びＮＭＯＳトランジスタ１２３も、並列伝導経路 に接続される。トランジスタ１２３のゲートとドレインは、トランジスタ１２２ 及び１２３が電流ミラーとして働くように、短絡される。並列伝導経路は、温度 補償された電流源１２４により供給される。出力が、トランジスタ１２０と１２ ２間のノードからとられ、一連のインバータ１２５、１２６、及び１２７の入力 に供給される。 温度補償された電流源１２８が、インバータ１２５の入力に電流を供給する。受 信機１０１のシングルエンド出力は、インバータ１２７の出力において出現し、 コンピュータ、又は他のシステムの構成要素に供給される。 受信機１０１の回路図が、図４に示されている。インバータ１２５には、ＮＭ ＯＳトランジスタ４０１が含まれ、インバータ１２６には、一対のＣＭＯＳトラ ンジスタ４０２及び４０３が含まれ、インバータ１２７には、一対のＣＭＯＳト ランジスタ４０４及び４０５が含まれる。インバータ１２７の出力におけるコン デンサ４１８は、受信機１０１の出力を受信する、構成要素（不図示）の寄生イ ンピーダンスを表す。温度補償された電流源１２４には、ＰＭＯＳトランジスタ ４０６が含まれ、温度補償された電流源１２８には、ＰＭＯＳトランジスタ４０ ７、４０８、及び４０９が含まれる。抵抗４１０が、トランジスタ４０７と接地 間に接続される。トランジスタ１２０及び１２２は、ノード４１１で結合される 。ワイヤ３２１上の信号は、ＰＭＯＳトランジスタ１２０のゲートで受信され、 信号がハイの場合は、ＰＭＯＳトランジスタ１２０をオフにし、信号がローの場 合は、ＰＭＯＳトランジスタ１２０をオンにする。同様に、ＰＭＯＳトランジス タ１２１が、線３２２上の信号により制御される。ワイヤ３２１上の信号がハイ の場合、トランジスタ１２０はオフであり、トランジスタ１２１はオンである。 従って、ノード４１１における電圧がローである場合、この電圧はＮＭＯＳトラ ンジスタ４０１のゲートに供給され、そのトランジスタをオフにし て、インバータ１２６への入力においてハイの電圧が生成される。従って、イン バータ１２７の出力も又ハイである。インバータ１２６及び１２７は、当業者に は周知の、慣用的なＣＭＯＳインバータである。インバータ１２５−１２７の機 能は、受信機１０１の出力において、急峻に規定され、対称的な信号を生成する ために、ノード４１１において出現する信号を成形し、増幅することである。ト ランジスタ１２２及び１２３の対は、トランジスタ１２０及び１２１を介する電 流を等しくするために、電流ミラーとして動作する。これは、ワイヤ３２１及び ３２２上の差動入力の変化に応答して、ノード４１１での出力電流を２倍にする 効果を有する。 逆に、ワイヤ３２１上の信号がローの場合、トランジスタ１２０はオンとなり 、トランジスタ１２１はオフとなって、ノード４１１における電圧はハイとなる 。結果として、ＮＭＯＳトランジスタがオンとなり、インバータ１２６への入力 はローとなる。この状況において、ＮＭＯＳトランジスタ４０５がオンとなり、 受信機１０１の出力が接地される。従って、受信機１０１の出力は、シングルエ ンド化され、Ｖ_ddと接地間で変化する。 上述したように、ＣＭＯＳ素子の特性は温度で変動する。特に、それらのトラ ンスコンダクタンスは、温度の上昇に伴って減少する。従って、温度補償が設け られない限り、ＣＭＯＳ素子を介する電流は、温度が上昇するにつれて減少する 。 再度図４を参照すると、温度補償ユニット４１５が、送信機１００及び受信機 １０１の幾つかのトランジスタ、即ち高利得を有し、 それゆえに、温度変動を特に受けやすいそれらトランジスタの温度依存性を補償 するために使用される、基準信号を発生する。本発明の実施例において、温度補 償は、送信機１００（図３）内のトランジスタ１１２−１１５、及びトランジス タ３１０、及び受信機１０１（図４）内のトランジスタ１２０及び４０１に適用 される。 図５は、温度補償ユニット４１５の回路図を示す。一対の伝導経路５００及び ５０１が、Ｖ_ddと接地間に接続される。ＰＭＯＳトランジスタ５０２、及びＮＭ ＯＳトランジスタ５０３が、伝導経路５００に接続される。ＰＭＯＳトランジス タ５０４、ＮＭＯＳトランジスタ５０５、及び抵抗５０６が、伝導経路５０１に 接続され、トランジスタ５０４のゲートとドレインは短絡される。トランジスタ ５０２及び５０４は、整合された対であり、伝導経路５００及び５０１の電流に 対して電流ミラーを与える。 トランジスタ５０５のエミッタ領域は、トランジスタ５０３のエミッタ領域よ りも実質的に大きい。従って、トランジスタ５０３のゲート・ソース間電圧（Ｖ_GS ）は、トランジスタ５０５のゲート・ソース間電圧よりも大きい。トランジス タ５０３及び５０５のゲートは共に連結されるので、以下の関係が保たれる。 Ｖ_GS（５０３）＝Ｖ_GS（５０５）＋Ｖ_R（５０６） Ｖ_GS（５０３）−Ｖ_GS（５０５）＝Ｖ_R（５０６） ここで、Ｖ_GS（５０３）は、トランジスタ５０３のゲート・ソース間電圧であり 、Ｖ_GS（５０５）は、トランジスタ５０５のゲート・ソース間電圧であり、Ｖ_R （５０６）は、抵抗５０６を横切る電圧 である。温度が上昇するにつれて、（Ｖ_GS（５０３）−Ｖ_GS（５０５））の量が 増大し、従ってＶ_R（５０６）も又増大する。このことは、抵抗５０６を介して 流れる電流が増大することを意味する。従って、伝導経路５０１における電流（ 抵抗５０６を介する電流と同じである）は、温度の上昇に伴って増大し、このこ とは、電流が、ＣＭＯＳトランジスタの通常の変動と反比例して変化することを 意味する。 ＮＭＯＳトランジスタ５０７、及びＰＭＯＳトランジスタ５０８が、Ｖｄｄと 接地間で伝導経路に接続される。トランジスタ５０７のゲートは、トランジスタ ５０３及び５０５のゲートに結合される。従って、トランジスタ５０７は、伝導 経路５０１に流れる電流に対して電流ミラーとして働く。トランジスタ５０８の ゲートにおける電圧は、伝導経路５０９を介して流れる電流に比例して変化する 。この電圧は、温度補償ユニット４１５の出力を構成し、Ｉ_REFで表される。伝 導経路５０９を介して流れる電流は通常、伝導経路５０１において流れる電流よ りもずっと大きい（例えば、マイクロアンペアではなくミリアンペア）。トラン ジスタ５０７及び５０８の値は、以下に記載するように、温度補償の目的のため の正確なＩ_REFが得られるように、確立される。 Ｉ_REF1で表される、温度補償ユニット４１５の第２の出力が、Ｖ_ddと接地間で 抵抗５１１と直列に接続される、トランジスタ５１０のドレインにおいてとられ る。トランジスタ５１０のゲートとドレインは共に短絡される。トランジスタ５ １０は温度補償されていな いので、出力Ｉ_REF1は、通常のＣＭＯＳ素子のように、温度と反比例して変化す る。 ＮＭＯＳトランジスタ５１２が、トランジスタ５０３、５０５、及び５０７の 共通のゲート端子間に接続され、接地線（５１３で表す）上に出現する可能性の ある如何なる雑音をも濾波除去するために、コンデンサとして働く。同様に、Ｐ ＭＯＳトランジスタ５１４が、トランジスタ５０８のゲートとＶ_dd電源線（５１ ５で表す）間に接続され、ＰＭＯＳトランジスタ５１６が、トランジスタ５１０ のドレインと電源線５１５間に接続される。トランジスタ５１４及び５１６は、 電源線５１５上に発生する如何なる雑音をも濾波除去して、それにより雑音が、 それぞれ出力信号Ｉ_REF及びＩ_REF1に出現するのを防止する。 トランジスタ５１７−５２０は、温度補償ユニット４１５のためのスタートア ップ回路を形成する。ＰＭＯＳトランジスタ５１７、及び２つのＮＭＯＳトラン ジスタ５１８及び５１９が、Ｖ_ddと接地間で直列に接続される。これらのトラン ジスタのドレインとゲート端子は共に連結され、それらは共に分圧器を形成して 、トランジスタ５１７と５１８間の共通のノードにおける電圧が、ＮＭＯＳトラ ンジスタ５２０のゲートに印加される。トランシーバが先ずオンになると、トラ ンジスタ５２０が導通して、トランジスタ５０３のドレインをＶ_ddに結合する。 これにより、トランジスタ５０３を介して電流が流れ始め、次いでトランジスタ ５０５において電流を流れさせる。トランジスタ５１８及び５１９は、トランジ スタ５２０の ゲートをクランプし、電流が伝導経路５００及び５０１において流れ、回路が動 作している場合、トランジスタ５２０はオフとなる。 要約すると、温度補償ユニット４１５は、２つの電圧出力、すなわち温度に比 例して変化する第１の電圧出力Ｉ_REF、及び温度と反比例して変化する第２の電 圧出力Ｉ_REF1を生成する。 もう一度図４を参照すると、Ｉ_REFは線４１６上に出現して、トランジスタ４ ０６及び４０９のゲートに供給される。先ず、トランジスタ４０６を考えると、 Ｉ_REFは温度と比例して変化するので、それによりトランジスタ４０６を介する 電流が、同様にして温度と比例して変化させられ、これによって、トランジスタ １２０及び１２１における温度誘導の影響が補償される。換言すると、温度が上 昇するにつれて、トランジスタ１２０及び１２１のトランスコンダクタンスが減 少して、これにより、これらのトランジスタを介する温度の流動が削減される。 しかし、トランジスタ４０６を介する電流は、温度と共に増大して、これにより 電流削減の平衡がとられ、トランジスタ１２０及び１２１に流れる、比較的温度 依存性のある電流が維持される。ＳＰＩＣＥのようなシミュレーション・プログ ラムの手段により、トランジスタ５０３及び５０５のエミッタ領域の比率、及び トランジスタ５０７、５０８、及び４０６のサイズが、トランジスタ１２０及び １２１に対して、適切な温度補償を与えるように設定される。 同様に、Ｉ_REFは、トランジスタ４０１と直列に接続される、トランジスタ４ ０９のゲートに印加される。トランジスタ４０９を介 する電流は、トランジスタ４０１を介する電流における温度誘導の変動を補償す る。対のトランジスタ４０７及び４０８は、電流ミラーとして働き、トランジス タ４０１に加えられる補償の大きさを縮減する。これにより、確実に、トランジ スタ４０１により伝送されるパルスの立ち上がり時間は、温度に関係なく、同一 のままとなる。これらパルスの立ち下がり時間は、トランジスタ４０１のゲート における電圧により決定され、これは、次いでトランジスタ１２０及び１２１を 介して流れる電流により決定される。トランジスタ４０６によりもたらされる温 度補償によって、確実に、トランジスタ４０１により伝送されるパルスの立ち下 がり時間が同一のままとなる。従って、トランジスタ４０６によりもたらされる 温度補償（トランジスタ１２０及び１２１に対する）、及びトランジスタ４０７ −４０９の組合わさった影響（トランジスタ４０１に対する）が、共に作用して 、トランジスタ４０１により生成されるパルスが対称であるのを確実にする。 再度図３を参照すると、温度補償ユニット４１５のＩ_REF出力は、トランジス タ３１７及び３２３のゲートに向けられる。上記で注目したように、トランジス タ３２３は、図１Ａの温度補償された電流源１１１を表す。トランジスタ３２３ は、電源電圧Ｖ_ddと接地間で、トランジスタ３０９と並列に、及びトランジスタ ３１０と直列に接続される。トランジスタ３０９及び３１０は、インバータ１０ ８（図１Ａ）内に含まれる。トランジスタ３２３を介する電流は、温度と比例し て変化し、トランジスタ３１０を介して流れる電流を温 度補償する。これにより、確実に、トランジスタ３１０を介する電流の立ち上が り時間が一定となる。 トランジスタ３１７は、トランジスタ３１８と並列に接続され、共にこれら２ つのトランジスタは、電流源１１６（図１）を形成する。Ｉ_REFは、トランジス タ３１７のゲートに印加され、Ｉ_REF1は、トランジスタ３１８のゲートに印加さ れる。上記で注目したように、Ｉ_REF1は、温度と反比例して変化し、それにより 、温度における変動と、Ｖ_ddにおける揺動の両方が補償される。トランジスタ３ １７は、温度と比例して変化する電流を与え、従ってトランジスタ対１１２／１ １３、及び１１４／１１５を介する電流の、通常のＣＭＯＳの温度誘導の影響を 補償する。トランジスタ３１７と３１８の組み合わせは、Ｖｄｄにおける揺動、 及び温度に対する補償を与える。 図１Ａを参照すると、温度補償された電流源１１１、１１６、１２４、及び１ ２８は、以下の機能を実行するものと見なすことができる。 電流源１１１ 電流源１１１（トランジスタ３２３及び３０９）は、インバータ１０８の出力 の立ち上がり時間を調節して、伝送ゲート１０９に対して対称的な入力を与える 。 電流源１１６ 電流源１１６（トランジスタ３１７及び３１８）は、トランジスタ１１２／１ １３、及び１１４／１１５をスイッチングするために、温度補償され、Ｖ_ddと雑 音に無関係な電流を与える。抵抗１１８と 関連して動作すると、電流源１１６により生成された電流が、伝送線１０３に供 給されるデータパルスに対して、安定なコモンモード電圧を与え、終端抵抗１１ ７と関連して動作すると、電流は、データパルスに対して、安定な差動電圧を与 える。 電流源１２４ 電流源１２４（トランジスタ４０６）は、トランジスタ１２０及び１２１を介 する温度補償された電流を与え、それによって、入力段（トランジスタ１２０− １２３）の利得を安定化する。 電流源１２８ 電流源１２８（トランジスタ４０７−４０９）は、トランジスタ４０１を介す る温度補償された電流を与え、それによって、トランジスタ４０１（インバータ １２５）により生成されるパルスの立ち上がり時間を安定化する。電流源１２１ と関連して動作すると、電流源１２８により、確実に、トランジスタ４０１によ り生成されるパルスが対称で安定になる。 本発明のトランシーバは又、図１Ｂに示すように、双方向データ伝送線にも適 用可能である。一対のＮＯＲゲート１５２及び１５３が、インバータ１０７及び １１０と置き換わっているのを除いて、送信機１５０は、送信機１００（図１Ａ ）と同じである。イネーブル信号が、バッファインバータ１５４を介して、ＮＯ Ｒゲート１５２及び１５３の各々の入力の一方に加えられる。イネーブル信号が ハイである場合、ＮＯＲゲート１５２及び１５３のそれぞれの出力は、ゼロに凍 結され、従って送信機は禁止にされる。送信機１５１ は、送信機１５０と同一である。送信機１５０及び１５１に加えられるイネーブ ル信号は、送信機の他方が、伝送線１０３に情報を供給している場合、送信機の 一方は禁止にされるように協働する。受信機１５４及び１５５は、図１Ａの受信 機１０１と同一である。 上記の実施例は、例示を意図したものであり、限定されるものではない。本発 明による多数の付加的な、及び代替の実施例は、当業者には明白であろう。本発 明の完全なる範囲は、添付の請求の範囲でのみ規定される。

Claims (1)

1. 【特許請求の範囲】 １．シングルエンドのデジタルデータを差動データに変換するデータ送信機に おいて、 入力端子と、 第１及び第２の並列伝導経路と、 前記第１の伝導経路に接続される第１のインバータ、及び前記第２の伝導 経路に接続され、ＣＭＯＳで形成される伝送ゲートと、 前記伝送ゲートに接続され、該伝送ゲートの電流において、温度誘導の変 動を補正する温度補償手段と、 前記第１及び第２の伝導経路に接続され、２進の０が前記入力端子に出現 した場合、第１の差動出力を与え、２進の１が前記入力端子に出現した場合、第 ２の差動出力を与えるスイッチング手段と、 からなるデータ送信機。 ２．前記第１の伝導経路が更に、第２のインバータ、及び第３のインバータか らなり、前記第１のインバータは、前記第２及び第３のインバータ間に接続され 、前記第２の伝導経路が更に、第４のインバータ、及び第５のインバータからな り、前記伝送ゲートは、前記第４及び第５のインバータ間に接続される、請求項 １に記載のデータ送信機。 ３．前記スイッチング手段が、第１及び第２のトランジスタからなり、該第１ 及び第２のトランジスタのゲートは、前記第１の 伝導経路に接続され、前記スイッチング手段は又、第３及び第４のトランジスタ からなり、該第３及び第４のトランジスタのゲートは、前記第２の伝導経路に接 続され、前記第１及び第４のトランジスタ間のノードが、差動データ伝送線の第 １のワイヤに接続され、前記第２及び第３のトランジスタ間のノードが、前記差 動データ伝送線の第２のワイヤに接続される、請求項１に記載のデータ送信機。 ４．前記温度補償手段が、第３及び第４の並列伝導経路からなり、第１のトラ ンジスタが、前記第３の伝導経路に接続され、第２のトランジスタが、前記第４ の伝導経路に接続され、前記第１及び第２のトランジスタのそれぞれのエミッタ 領域は異なり、前記第１及び第２のトランジスタのゲートは、共に接続され、且 つ電流ミラー・トランジスタに接続される、請求項１に記載のデータ送信機。 ５．シングルエンドのデジタルデータを差動データに変換するデータ送信機に おいて、 入力端子と、 第１及び第２の並列伝導経路と、 前記第１の伝導経路に接続される第１のインバータ、及び前記伝導経路に 接続される伝送ゲートと、 前記第１及び第２の伝導経路に接続され、２進の０が前記入力端子に出現 した場合、第１の差動出力を与え、２進の１が前記入力端子に出現した場合、第 ２の差動出力を与え、ＣＭＯＳ 技術で形成されるスイッチング手段と、 前記スイッチング手段に接続され、該スイッチング手段の電流において、 温度誘導の変動を補正する温度補償手段と、 からなるデータ送信機。 ６．前記第１の伝導経路が更に、第２のインバータ、及び第３のインバータか らなり、前記第１のインバータは、前記第２及び第３のインバータ間に接続され 、前記第２の伝導経路が更に、第４のインバータ、及び第５のインバータからな り、前記伝送ゲートは、前記第４及び第５のインバータ間に接続される、請求項 ５に記載のデータ送信機。 ７．前記スイッチング手段が、第１及び第２のトランジスタからなり、該第１ 及び第２のトランジスタのゲートは、前記第１の伝導経路に接続され、前記スイ ッチング手段は又、第３及び第４のトランジスタからなり、該第３及び第４のト ランジスタのゲートは、前記第２の伝導経路に接続され、前記第１及び第４のト ランジスタ間のノードが、差動データ伝送線の第１のワイヤに接続され、前記第 ２及び第３のトランジスタ間のノードが、前記差動データ伝送線の第２のワイヤ に接続される、請求項５に記載のデータ送信機。 ８．前記温度補償手段が、第３及び第４の並列伝導経路からなり、第１のトラ ンジスタが、前記第３の伝導経路に接続され、第２のトランジスタが、前記第４ の伝導経路に接続され、前記第１及び第２のトランジスタのそれぞれのエミッタ 領域は異なり、 前記第１及び第２のトランジスタのゲートは、共に接続され、且つ電流ミラー・ トランジスタに接続される、請求項５に記載のデータ送信機。 ９．第２の温度補償手段からなり、該第２の温度補償手段が、前記伝送ゲート に接続され、該伝送ゲートは、ＣＭＯＳで形成される、請求項５に記載のデータ 送信機。 １０．差動データをシングルエンドのデータに変換する受信機において、 入力端子と、 第１及び第２の並列伝導経路と、 前記第１の伝導経路に接続される第１のトランジスタ、及び前記第２の伝 導経路に接続される第２のトランジスタと、 前記第１及び第２の伝導経路にそれぞれ接続される一対の電流ミラー・ト ランジスタと、 前記第１のトランジスタと、前記第１の伝導経路における電流ミラー・ト ランジスタとの間の共通のノードに接続され、ＣＭＯＳで形成される第３のトラ ンジスタからなるインバータと、 前記第１のトランジスタに接続され、該第１のトランジスタにおける電流 の、温度誘導の変動を補正する温度補償手段と、 からなる受信機。 １１．前記第１のインバータと直列に接続される、第２及び第３のインバータか ら更になる、請求項１０に記載の受信機。 １２．前記温度補償手段が、第３及び第４の並列伝導経路からなり、 第３のトランジスタが、前記第３の伝導経路に接続され、第４のトランジスタが 、前記第４の伝導経路に接続され、前記第３及び第４のトランジスタのそれぞれ のエミッタ領域は異なり、前記第３及び第４のトランジスタのゲートは、共に接 続され、且つ電流ミラー・トランジスタに接続される、請求項１０に記載の受信 機。 １３．差動データをシングルエンドのデータに変換する受信機において、 入力端子と、 第１及び第２の並列伝導経路と、 前記第１の伝導経路に接続される第１のトランジスタ、及び前記第２の伝 導経路に接続される第２のトランジスタであり、前記第１及び第２のトランジス タがＣＭＯＳで形成されることと、 前記第１及び第２の伝導経路にそれぞれ接続される一対の電流ミラー・ト ランジスタと、 前記第１のトランジスタと、前記第１の伝導経路における電流ミラー・ト ランジスタとの間の共通のノードに接続されるインバータと、 前記第３のトランジスタに接続され、該第３のトランジスタにおける電流 の、温度誘導の変動を補正する温度補償手段と、 からなる受信機。 １４．前記第１のインバータと直列に接続される、第２及び第３の インバータから更になる、請求項１３に記載の受信機。 １５．前記温度補償手段が、第３及び第４の並列伝導経路からなり、第３のトラ ンジスタが、前記第３の伝導経路に接続され、第４のトランジスタが、前記第４ の伝導経路に接続され、前記第３及び第４のトランジスタのそれぞれのエミッタ 領域は異なり、前記第３及び第４のトランジスタのゲートは、共に接続され、且 つ電流ミラー・トランジスタに接続される、請求項１３に記載の受信機。 １６．データトランシーバの組合せにおいて、 差動スイングデータ伝送線と、 前記伝送線の第１の端部に接続されるデータ送信機であり、 入力端子と、 第１及び第２の並列伝導経路と、 前記第１の伝導経路に接続される第１のインバータ、及び前記第２の伝導 経路に接続され、ＣＭＯＳで形成される伝送ゲートと、 前記伝送ゲートに接続され、該伝送ゲートの電流において、温度誘導の変 動を補正する温度補償手段と、 前記第１及び第２の伝導経路に接続され、２進の０が前記入力端子に出現 した場合、第１の差動出力を前記伝送線に与え、２進の１が前記入力端子に出現 した場合、第２の差動出力を前記伝送線に与えるスイッチング手段と、からなる データ送信機と、 前記伝送線の第２の端部に接続される受信機であり、 入力端子と、 第３及び第４の並列伝導経路と、 前記第３の伝導経路に接続される第１のトランジスタ、及び前記第４の伝 導経路に接続される第２のトランジスタと、 前記第３及び第４の伝導経路にそれぞれ接続される一対の電流ミラー・ト ランジスタと、 前記第３のトランジスタと、前記第１の導電経路における電流ミラー・ト ランジスタとの間の共通のノードに接続されるインバータと、からなる受信機と 、 から構成されるデータトランシーバの組合せ。 １７．データトランシーバの組合せにおいて、 差動スイングデータ伝送線と、 前記伝送線の第１の端部に接続されるデータ送信機であり、 入力端子と、 第１及び第２の並列伝導経路と、 前記第１の伝導経路に接続される第１のインバータ、及び前記伝導経路に 接続される伝送ゲートと、 前記第１及び第２の伝導経路に接続され、２進の０が前記入力端子に出現 した場合、第１の差動出力を与え、２進の１が前記入力端子に出現した場合、第 ２の差動出力を与え、ＣＭＯＳで形成されるスイッチング手段と、 前記スイッチング手段に接続され、該スイッチング手段の電 流において、温度誘導の変動を補正する温度補償手段と、からなるデータ送信機 と、 前記伝送線の第２の端部に接続される受信機であり、 入力端子と、 第３及び第４の並列伝導経路と、 前記第３の伝導経路に接続される第１のトランジスタ、及び前記第４の伝 導経路に接続される第２のトランジスタと、 前記第３及び第４の伝導経路にそれぞれ接続される一対の電流ミラー・ト ランジスタと、 前記第３のトランジスタと、前記第１の導電経路における電流ミラー・ト ランジスタとの間の共通のノードに接続されるインバータと、からなる受信機と 、 から構成されるデータトランシーバの組合せ。 １８．データトランシーバの組合せにおいて、 差動スイングデータ伝送線と、 前記データ伝送線の第１の端部に接続されるデータ送信機であり、 入力端子と、 第１及び第２の並列伝導経路と、 前記第１の伝導経路に接続される第１のインバータ、及び前記第２の伝導 経路に接続される伝送ゲートと、 前記第１及び第２の伝導経路に接続され、２進の０が前記入力端子に出現 した場合、第１の差動出力を前記データ伝送線に 与え、２進の１が前記入力端子に出現した場合、第２の差動出力を前記データ伝 送線に与えるスイッチング手段と、からなるデータ送信機と、 前記データ伝送線の第２の端部に接続される受信機であり、 入力端子と、 第３及び第４の並列伝導経路と、 前記第３の伝導経路に接続される第１のトランジスタ、及び前記第４の伝 導経路に接続される第２のトランジスタであり、前記第１及び第２のトランジス タがＣＭＯＳで形成されることと、 前記第３及び第４の伝導経路にそれぞれ接続される一対の電流ミラー・ト ランジスタと、 前記第１のトランジスタと、前記第３の伝導経路における電流ミラー・ト ランジスタとの間の共通のノードに接続されるインバータと、 前記第１のトランジスタに接続され、該第１のトランジスタにおける電流 の、温度誘導の変動を補正する温度補償手段と、からなる受信機と、 から構成されるデータトランシーバの組合せ。 １９．データトランシーバの組合せにおいて、 データ伝送線と、 前記データ伝送線の第１の端部に接続されるデータ送信機であり、 入力端子と、 第１及び第２の並列伝導経路と、 前記第１の伝導経路に接続される第１のインバータ、及び前記第２の伝導 経路に接続される伝送ゲートと、 前記第１及び第２の伝導経路に接続され、２進の０が前記入力端子に出現 した場合、第１の差動出力を前記データ伝送線に与え、２進の１が前記入力端子 に出現した場合、第２の差動出力を前記データ伝送線に与えるスイッチング手段 と、からなるデータ送信機と、 前記データ伝送線の第２の端部に接続される受信機であり、 入力端子と、 第３及び第４の並列伝導経路と、 前記第３の伝導経路に接続される第１のトランジスタ、及び前記第４の伝 導経路に接続される第２のトランジスタと、 前記第３及び第４の伝導経路にそれぞれ接続される一対の電流ミラー・ト ランジスタと、 前記第１のトランジスタと、前記第３の伝導経路における電流ミラー・ト ランジスタとの間の共通のノードに接続され、第３のトランジスタからなるイン バータと、 前記第３のトランジスタに接続され、該第３のトランジスタにおける電流 の、温度誘導の変動を補正する温度補償手段と、からなる受信機と、 から構成されるデータトランシーバの組合せ。