JPH0851156A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0851156A JPH0851156A JP11864895A JP11864895A JPH0851156A JP H0851156 A JPH0851156 A JP H0851156A JP 11864895 A JP11864895 A JP 11864895A JP 11864895 A JP11864895 A JP 11864895A JP H0851156 A JPH0851156 A JP H0851156A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- layer
- teos film
- teos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 50
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 claims abstract description 33
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 24
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 238000009832 plasma treatment Methods 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 abstract description 56
- 239000011229 interlayer Substances 0.000 abstract description 31
- 230000000694 effects Effects 0.000 abstract description 18
- 239000000758 substrate Substances 0.000 abstract description 16
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 239000012466 permeate Substances 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 16
- -1 silicon ions Chemical class 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 150000003377 silicon compounds Chemical class 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 125000003118 aryl group Chemical group 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 229910052704 radon Inorganic materials 0.000 description 2
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、詳しくは層間絶縁膜の製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing an interlayer insulating film.
【０００２】[0002]
【従来の技術】半導体装置において、多層配線の各配線
層間を電気的に絶縁するために設けられる層間絶縁膜に
は、以下の特性が要求される。2. Description of the Related Art In a semiconductor device, an interlayer insulating film provided for electrically insulating between wiring layers of a multilayer wiring is required to have the following characteristics.
【０００３】低誘電率、高耐圧、低リーク電流で配線
層間を電気的に分離できること。 配線層の表面に密着して完全に被覆し、機械的強度が
高いこと。 層間絶縁膜中に半導体装置への汚染物質を含まず、外
部からの水分やアルカリイオンなどの汚染物質の侵入を
阻止できること。It is possible to electrically separate wiring layers with a low dielectric constant, a high breakdown voltage, and a low leak current. Adhesion to the surface of the wiring layer, complete coverage, and high mechanical strength. The interlayer insulating film does not contain contaminants to the semiconductor device and can prevent contaminants such as moisture and alkali ions from entering from the outside.
【０００４】平坦性に優れていること。この中で、
の平坦性については、近年、半導体装置の高集積化，高
機能化に伴いますます重要になっている。すなわち、半
導体装置の高集積化，高機能化を進めるには、基板の横
方向へのスケールダウンに加えて、基板の縦方向への多
層化が必要である。しかし、多層化は、パターン段差部
の断面構造の複雑化や、コンタクトホールの高アスペク
ト比化などを引き起こし、ＥＭ耐性やＳＭ耐性を悪化さ
せて配線層の断線やショートの原因となる。そこで、平
坦性に優れた層間絶縁膜を設けることでデバイス表面を
平坦化し、その上に形成される配線層をも平坦化して上
記諸問題を回避することが求められている。Excellent flatness. In this,
The flatness of the semiconductor has become more and more important in recent years as semiconductor devices become highly integrated and highly functional. In other words, in order to achieve higher integration and higher functionality of the semiconductor device, in addition to the horizontal scale down of the substrate, it is necessary to increase the number of layers in the vertical direction of the substrate. However, the multilayer structure causes a complicated cross-sectional structure of the pattern step portion and a high aspect ratio of the contact hole, which deteriorates the EM resistance and the SM resistance and causes disconnection or short circuit of the wiring layer. Therefore, it is required to avoid the above problems by planarizing the device surface by providing an interlayer insulating film having excellent flatness and also planarizing the wiring layer formed thereon.
【０００５】このような要求を満足する層間絶縁膜とし
て、オゾンＣＶＤ法によって形成されたＴＥＯＳ（Tetr
a-Ethyl-Ortho-Silicate）膜（以下、オゾンＴＥＯＳ膜
という）やＳＯＧ（Spin On Glass ）膜が用いられてい
る。しかし、オゾンＴＥＯＳ膜やＳＯＧ膜は平坦性に優
れるものの、膜中に多量の水分が含まれている。その水
分が基板上に形成されたトランジスタのホットキャリア
耐性を劣化させる恐れがある。As an interlayer insulating film satisfying these requirements, TEOS (Tetr) formed by the ozone CVD method is used.
An a-Ethyl-Ortho-Silicate) film (hereinafter referred to as an ozone TEOS film) or an SOG (Spin On Glass) film is used. However, although the ozone TEOS film and the SOG film are excellent in flatness, a large amount of water is contained in the film. The moisture may deteriorate the hot carrier resistance of the transistor formed on the substrate.
【０００６】そこで、膜中に含まれる水分が少なく、水
分の透過を抑制する性質がある膜で、オゾンＴＥＯＳ膜
やＳＯＧ膜を挟んだ３層構造の層間絶縁膜が用いられて
いる。そのような水分含有量が少なく水分の透過を抑制
する性質がある膜としては、プラズマＣＶＤ法によって
形成されたＴＥＯＳ膜（以下、プラズマＴＥＯＳ膜とい
う）、プラズマＣＶＤ法によって形成されたシリコン酸
化膜（以下、プラズマ酸化膜という）、ＥＣＲプラズマ
ＣＶＤ法によって形成されたシリコン酸化膜（以下、Ｅ
ＣＲ酸化膜という）などが用いられる。Therefore, an interlayer insulating film having a three-layer structure sandwiching an ozone TEOS film or an SOG film is used, which is a film containing a small amount of water and having a property of suppressing the permeation of water. As such a film having a small water content and a property of suppressing the permeation of water, a TEOS film formed by a plasma CVD method (hereinafter referred to as a plasma TEOS film) and a silicon oxide film formed by a plasma CVD method ( Hereinafter, a plasma oxide film), a silicon oxide film formed by an ECR plasma CVD method (hereinafter, E)
A CR oxide film) or the like is used.
【０００７】これらの膜（プラズマＴＥＯＳ膜、プラズ
マ酸化膜、ＥＣＲ酸化膜）に水分の透過を抑制する性質
があるのは、膜中のダングリングボンドが水分を捕獲す
るためであると考えられている（信学技報SDM92-29,SDM
92-33 参照）。また、膜中のダングリングボンドだけで
は水分の透過抑制効果について十分な説明がつかないこ
とから、膜中のＳｉ−Ｈボンドが水分を捕獲するためで
あるとも考えられている（信学技報SDM93-39参照）。The reason why these films (plasma TEOS film, plasma oxide film, ECR oxide film) have a property of suppressing the permeation of water is considered to be that dangling bonds in the film trap water. (Technical Report SDM92-29, SDM
92-33). It is also considered that this is because the Si—H bond in the film captures the water, because the effect of suppressing the permeation of water cannot be sufficiently explained only by the dangling bond in the film. See SDM93-39).
【０００８】[0008]
【発明が解決しようとする課題】プラズマＴＥＯＳ膜や
プラズマ酸化膜は、ＥＣＲ酸化膜に比べると、水分の透
過を抑制する性能が劣っている。そのため、プラズマＴ
ＥＯＳ膜やプラズマ酸化膜を用いる場合、水分の透過を
必要なレベルまで抑制するには、膜厚を相当厚くしなけ
ればならない。しかし、プラズマＴＥＯＳ膜やプラズマ
酸化膜の膜厚が厚くなると、コンタクトホールの高アス
ペクト比化を引き起こし、ＥＭ耐性やＳＭ耐性を悪化さ
せて配線層の断線やショートを招くという問題がある。The plasma TEOS film and the plasma oxide film are inferior in the performance of suppressing the permeation of water as compared with the ECR oxide film. Therefore, plasma T
When using an EOS film or a plasma oxide film, the film thickness must be made considerably large in order to suppress the permeation of water to a required level. However, when the film thickness of the plasma TEOS film or the plasma oxide film is increased, the aspect ratio of the contact hole is increased, which deteriorates the EM resistance and the SM resistance and causes a disconnection or a short circuit of the wiring layer.
【０００９】また、ＥＣＲ酸化膜を形成するためにはＥ
ＣＲプラズマＣＶＤ装置が必要となるが、現在のところ
大口径のウェハを量産レベルで処理可能なＥＣＲプラズ
マＣＶＤ装置は開発途上にあり、実用化が難しいという
問題がある。Further, in order to form an ECR oxide film, E
Although a CR plasma CVD apparatus is required, there is a problem that an ECR plasma CVD apparatus capable of processing a large-diameter wafer at a mass production level is currently under development and practical application is difficult.
【００１０】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、平坦性に優れているこ
とに加え、トランジスタのホットキャリア耐性を劣化さ
せる恐れがない層間絶縁膜を備えた半導体装置の製造方
法を提供することにある。The present invention has been made to solve the above problems, and an object thereof is to provide an interlayer insulating film which is excellent in flatness and which does not deteriorate hot carrier resistance of a transistor. An object of the present invention is to provide a method for manufacturing the semiconductor device provided.
【００１１】[0011]
【課題を解決するための手段】請求項１に記載の発明
は、ダングリングボンドまたはＳｉ−Ｈ結合の少なくと
もいずれか一方を含む絶縁膜を形成する工程を備えたこ
とをその要旨とする。SUMMARY OF THE INVENTION The gist of the present invention is to provide a step of forming an insulating film containing at least one of dangling bond and Si—H bond.
【００１２】請求項２に記載の発明は、ダングリングボ
ンドまたはＳｉ−Ｈ結合の少なくともいずれか一方を含
む第１の絶縁膜を形成する工程と、第１の絶縁膜の上に
水分を含んだ第２の絶縁膜を形成する工程とを備えたこ
とをその要旨とする。According to a second aspect of the present invention, a step of forming a first insulating film containing at least one of dangling bond and Si-H bond, and moisture is contained on the first insulating film. The gist is that it includes a step of forming a second insulating film.
【００１３】請求項３に記載の発明は、プラズマＴＥＯ
Ｓ膜またはプラズマ酸化膜を形成する工程と、そのプラ
ズマＴＥＯＳ膜またはプラズマ酸化膜の表面にイオンを
注入することでダングリングボンドの多い層を形成する
工程と、そのダングリングボンドの多い層の上にオゾン
ＴＥＯＳ膜またはＳＯＧ膜を形成する工程とを備えたこ
とをその要旨とする。The invention according to claim 3 is the plasma TEO.
A step of forming an S film or a plasma oxide film, a step of forming a layer having a lot of dangling bonds by implanting ions into the surface of the plasma TEOS film or a plasma oxide film, and a step of forming a layer having a lot of dangling bonds. And the step of forming an ozone TEOS film or an SOG film.
【００１４】請求項４に記載の発明は、プラズマＴＥＯ
Ｓ膜またはプラズマ酸化膜を形成する工程と、そのプラ
ズマＴＥＯＳ膜またはプラズマ酸化膜の表面に水素プラ
ズマ処理を施すことでＳｉ−Ｈ結合の多い層を形成する
工程と、そのＳｉ−Ｈ結合の多い層の上にオゾンＴＥＯ
Ｓ膜またはＳＯＧ膜を形成する工程とを備えたことをそ
の要旨とする。The invention according to claim 4 is the plasma TEO.
A step of forming an S film or a plasma oxide film, a step of forming a layer having many Si—H bonds by subjecting the surface of the plasma TEOS film or the plasma oxide film to hydrogen plasma treatment, and a step of forming a layer having many Si—H bonds Ozone on the layer TEO
The gist is that it includes a step of forming an S film or an SOG film.
【００１５】請求項５に記載の発明は、請求項３または
請求項４に記載の半導体装置の製造方法において、オゾ
ンＴＥＯＳ膜またはＳＯＧ膜の上にプラズマＴＥＯＳ膜
またはプラズマ酸化膜を形成する工程を備えたことをそ
の要旨とする。According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to the third or fourth aspect, the step of forming a plasma TEOS film or a plasma oxide film on the ozone TEOS film or the SOG film is performed. What is prepared is the gist.
【００１６】[0016]
【作用】請求項１に記載の発明において、ダングリング
ボンドまたはＳｉ−Ｈ結合の少なくともいずれか一方を
含む絶縁膜は、水分の透過抑制効果が高い。従って、そ
の絶縁膜の上に水分を含む絶縁膜を形成して２層構造の
層間絶縁膜を形成した場合、当該絶縁膜の下側に形成さ
れたトランジスタのホットキャリア耐性が劣化する恐れ
はない。また、当該絶縁膜は膜厚を薄くしても十分な水
分の透過抑制効果を得ることができる。そのため、層間
絶縁膜の膜厚を薄くすることが可能になり、その層間絶
縁膜に形成されたコンタクトホールの高アスペクト比化
を防ぐことができる。そして、水分を含む絶縁膜として
オゾンＴＥＯＳ膜またはＳＯＧ膜を用いた場合、オゾン
ＴＥＯＳ膜やＳＯＧ膜は平坦性に優れているため、層間
絶縁膜の平坦性を高めることができる。In the invention described in claim 1, the insulating film containing at least one of dangling bond and Si—H bond has a high moisture permeation suppressing effect. Therefore, when an insulating film containing water is formed on the insulating film to form an interlayer insulating film having a two-layer structure, the hot carrier resistance of the transistor formed under the insulating film is not likely to deteriorate. . Further, even if the insulating film has a small thickness, a sufficient moisture permeation suppressing effect can be obtained. Therefore, it is possible to reduce the thickness of the interlayer insulating film, and it is possible to prevent the contact hole formed in the interlayer insulating film from having a high aspect ratio. When the ozone TEOS film or the SOG film is used as the insulating film containing water, the ozone TEOS film or the SOG film has excellent flatness, so that the flatness of the interlayer insulating film can be improved.
【００１７】請求項２に記載の発明において、第１の絶
縁膜は水分の透過抑制効果が高い。従って、第２の絶縁
膜に含まれる水分は第１の絶縁膜によってその透過が抑
制され、第１の絶縁膜の下側に形成されたトランジスタ
のホットキャリア耐性が劣化する恐れはない。また、第
１の絶縁膜は膜厚を薄くしても十分な水分の透過抑制効
果を得ることができる。そのため、第１および第２の絶
縁膜から成る２層構造の層間絶縁膜の膜厚を薄くするこ
とが可能になり、その層間絶縁膜に形成されたコンタク
トホールの高アスペクト比化を防ぐことができる。そし
て、第２の絶縁膜としてオゾンＴＥＯＳ膜またはＳＯＧ
膜を用いた場合、オゾンＴＥＯＳ膜やＳＯＧ膜は平坦性
に優れているため、層間絶縁膜の平坦性を高めることが
できる。In the second aspect of the invention, the first insulating film has a high moisture permeation suppressing effect. Therefore, the moisture contained in the second insulating film is suppressed from being transmitted by the first insulating film, and there is no fear that the hot carrier resistance of the transistor formed under the first insulating film is deteriorated. Further, even if the first insulating film has a small thickness, a sufficient moisture permeation suppressing effect can be obtained. Therefore, it is possible to reduce the film thickness of the interlayer insulating film having the two-layer structure including the first and second insulating films, and it is possible to prevent the contact hole formed in the interlayer insulating film from having a high aspect ratio. it can. Then, an ozone TEOS film or SOG is used as the second insulating film.
When the film is used, the ozone TEOS film and the SOG film are excellent in flatness, so that the flatness of the interlayer insulating film can be enhanced.
【００１８】請求項３に記載の発明において、ダングリ
ングボンドの多い層は水分の透過抑制効果が高い。従っ
て、オゾンＴＥＯＳ膜またはＳＯＧ膜に含まれる水分
は、プラズマＴＥＯＳ膜またはプラズマ酸化膜によって
その透過が抑制され、プラズマＴＥＯＳ膜またはプラズ
マ酸化膜の下側に形成されたトランジスタのホットキャ
リア耐性が劣化する恐れはない。また、プラズマＴＥＯ
Ｓ膜またはプラズマ酸化膜は膜厚を薄くしても十分な水
分の透過抑制効果を得ることができる。そのため、プラ
ズマＴＥＯＳ膜またはプラズマ酸化膜と、オゾンＴＥＯ
Ｓ膜またはＳＯＧ膜とから成る２層構造の層間絶縁膜の
膜厚を薄くすることが可能になり、その層間絶縁膜に形
成されたコンタクトホールの高アスペクト比化を防ぐこ
とができる。そして、オゾンＴＥＯＳ膜やＳＯＧ膜は平
坦性に優れているため、層間絶縁膜の平坦性を高めるこ
とができる。In the third aspect of the invention, the layer containing a lot of dangling bonds has a high moisture permeation suppressing effect. Therefore, the moisture contained in the ozone TEOS film or the SOG film is suppressed by the plasma TEOS film or the plasma oxide film, and the hot carrier resistance of the transistor formed under the plasma TEOS film or the plasma oxide film deteriorates. There is no fear. In addition, plasma TEO
Even if the S film or the plasma oxide film is thin, a sufficient moisture permeation suppressing effect can be obtained. Therefore, the plasma TEOS film or plasma oxide film and the ozone TEO
It is possible to reduce the film thickness of the interlayer insulating film having a two-layer structure including the S film or the SOG film, and it is possible to prevent the contact hole formed in the interlayer insulating film from having a high aspect ratio. Since the ozone TEOS film and the SOG film have excellent flatness, the flatness of the interlayer insulating film can be improved.
【００１９】請求項４に記載の発明において、Ｓｉ−Ｈ
結合の多い層は水分の透過抑制効果が高い。従って、オ
ゾンＴＥＯＳ膜またはＳＯＧ膜に含まれる水分は、プラ
ズマＴＥＯＳ膜またはプラズマ酸化膜によってその透過
が抑制され、プラズマＴＥＯＳ膜またはプラズマ酸化膜
の下側に形成されたトランジスタのホットキャリア耐性
が劣化する恐れはない。また、プラズマＴＥＯＳ膜また
はプラズマ酸化膜は膜厚を薄くしても十分な水分の透過
抑制効果を得ることができる。そのため、プラズマＴＥ
ＯＳ膜またはプラズマ酸化膜と、オゾンＴＥＯＳ膜また
はＳＯＧ膜とから成る２層構造の層間絶縁膜の膜厚を薄
くすることが可能になり、その層間絶縁膜に形成された
コンタクトホールの高アスペクト比化を防ぐことができ
る。そして、オゾンＴＥＯＳ膜やＳＯＧ膜は平坦性に優
れているため、層間絶縁膜の平坦性を高めることができ
る。In the invention according to claim 4, Si-H
A layer having a large number of bonds has a high effect of suppressing water permeation. Therefore, the moisture contained in the ozone TEOS film or the SOG film is suppressed by the plasma TEOS film or the plasma oxide film, and the hot carrier resistance of the transistor formed under the plasma TEOS film or the plasma oxide film deteriorates. There is no fear. Further, even if the plasma TEOS film or the plasma oxide film is thin, a sufficient moisture permeation suppressing effect can be obtained. Therefore, plasma TE
It is possible to reduce the thickness of the interlayer insulating film having a two-layer structure including the OS film or plasma oxide film and the ozone TEOS film or SOG film, and the high aspect ratio of the contact hole formed in the interlayer insulating film. Can be prevented. Since the ozone TEOS film and the SOG film have excellent flatness, the flatness of the interlayer insulating film can be improved.
【００２０】請求項５に記載の発明によれば、オゾンＴ
ＥＯＳ膜またはＳＯＧ膜の上にプラズマＴＥＯＳ膜また
はプラズマ酸化膜を形成することで、３層構造の層間絶
縁膜を形成することができる。その層間絶縁膜は絶縁性
および機械的強度が高くなるため、層間絶縁膜としての
特性が向上する。According to the invention of claim 5, ozone T
By forming a plasma TEOS film or a plasma oxide film on the EOS film or SOG film, an interlayer insulating film having a three-layer structure can be formed. Since the insulating property and mechanical strength of the interlayer insulating film are increased, the characteristics as the interlayer insulating film are improved.
【００２１】[0021]
【実施例】 （第１実施例）以下、本発明を具体化した第１実施例の
製造方法を、図２〜図７，図１に従って順次説明する。EXAMPLES (First Example) Hereinafter, a manufacturing method of a first example embodying the present invention will be sequentially described with reference to FIGS.
【００２２】工程１（図２参照）；ＬＯＣＯＳ法を用
い、面方位＜１１１＞のｐ型シリコン基板１上にフィー
ルド酸化膜２を形成する。 工程２（図３参照）；基板１上にゲート絶縁膜３を形成
する。次に、ゲート絶縁膜３上に導電膜（金属膜、シリ
サイド膜、ポリサイド膜、ドープドポリシリコン膜な
ど）を形成し、その導電膜をパターニングしてゲート電
極４を形成する。続いて、デバイスの全面に絶縁膜（シ
リコン酸化膜、シリケートガラス膜、シリコン窒化膜な
ど）を形成し、その絶縁膜を全面エッチバック法を用い
てエッチバックすることで、ゲート電極４の側壁にサイ
ドウォールスペーサ６を形成する。次に、サイドウォー
ルスペーサ６およびゲート電極４をイオン注入用マスク
として用い、基板１にｎ型不純物をイオン注入してソー
ス・ドレイン領域５を形成する。続いて、ＣＶＤ法を用
い、デバイスの全面に絶縁膜（シリコン酸化膜、シリケ
ートガラス膜、シリコン窒化膜など）７を形成する。そ
して、絶縁膜７にソース・ドレイン領域５とコンタクト
するためのコンタクトホール７ａを形成する。Step 1 (see FIG. 2): A field oxide film 2 is formed on a p-type silicon substrate 1 having a plane orientation <111> by using the LOCOS method. Step 2 (see FIG. 3): A gate insulating film 3 is formed on the substrate 1. Next, a conductive film (metal film, silicide film, polycide film, doped polysilicon film, etc.) is formed on the gate insulating film 3, and the conductive film is patterned to form the gate electrode 4. Subsequently, an insulating film (a silicon oxide film, a silicate glass film, a silicon nitride film, etc.) is formed on the entire surface of the device, and the insulating film is etched back by using the entire surface etching back method, so that the sidewall of the gate electrode 4 is The sidewall spacer 6 is formed. Next, using the sidewall spacers 6 and the gate electrode 4 as a mask for ion implantation, the substrate 1 is ion-implanted with n-type impurities to form the source / drain regions 5. Subsequently, an insulating film (silicon oxide film, silicate glass film, silicon nitride film, etc.) 7 is formed on the entire surface of the device by using the CVD method. Then, a contact hole 7a for contacting the source / drain region 5 is formed in the insulating film 7.
【００２３】工程３（図４参照）；コンタクトホール７
ａを含むデバイスの全面に導電膜（金属膜、シリサイド
膜、ポリサイド膜、ドープドポリシリコン膜など）を形
成し、その導電膜をパターニングして第１層目の配線層
８を形成する。配線層８はコンタクトホール７ａを介し
てソース・ドレイン領域５とコンタクトされる。Step 3 (see FIG. 4); contact hole 7
A conductive film (a metal film, a silicide film, a polycide film, a doped polysilicon film, etc.) is formed on the entire surface of the device including a, and the conductive film is patterned to form the first wiring layer 8. The wiring layer 8 is in contact with the source / drain region 5 through the contact hole 7a.
【００２４】工程４（図５参照）；プラズマＣＶＤ法を
用い、デバイスの全面にＴＥＯＳ膜（プラズマＴＥＯＳ
膜）９を形成する。 工程５（図６参照）；イオン注入法を用い、プラズマＴ
ＥＯＳ膜９の表面に後記する各イオン種を注入してイオ
ン注入層１０を形成する。イオン注入層１０のダングリ
ングボンドは、イオンが注入されていないプラズマＴＥ
ＯＳ膜９のそれに比べて多くなる。Step 4 (see FIG. 5): Using a plasma CVD method, a TEOS film (plasma TEOS) is formed on the entire surface of the device.
A film) 9 is formed. Step 5 (see FIG. 6): Plasma T using an ion implantation method
Ion species are implanted into the surface of the EOS film 9 to form the ion implantation layer 10. The dangling bond of the ion-implanted layer 10 is a plasma TE in which ions are not implanted.
The number is larger than that of the OS film 9.
【００２５】工程６（図７参照）；オゾンＣＶＤ法を用
い、イオン注入層１０上にＴＥＯＳ膜（オゾンＴＥＯＳ
膜）１１を形成する。オゾンＴＥＯＳ膜１１は平坦性に
優れるため、デバイス表面の段差を十分に平坦化するこ
とができる。Step 6 (see FIG. 7): A TEOS film (ozone TEOS) is formed on the ion implantation layer 10 by using the ozone CVD method.
A film) 11 is formed. Since the ozone TEOS film 11 has excellent flatness, the steps on the device surface can be sufficiently flattened.
【００２６】工程７（図１参照）；全面エッチバック法
を用い、オゾンＴＥＯＳ膜１１をエッチバックする。こ
のエッチバックにより、デバイス表面はさらに平坦化さ
れることになる。次に、プラズマＣＶＤ法を用い、オゾ
ンＴＥＯＳ膜１１上にＴＥＯＳ膜（プラズマＴＥＯＳ
膜）１２を形成する。続いて、各膜９〜１２にコンタク
トホール１３を形成する。そして、コンタクトホール１
３内を含むデバイスの全面に導電膜（金属膜、シリサイ
ド膜、ポリサイド膜、ドープドポリシリコン膜など）を
形成し、その導電膜をパターニングして第２層目の配線
層１４を形成する。配線層１４はコンタクトホール１３
を介して配線層９とコンタクトされる。Step 7 (see FIG. 1): The ozone TEOS film 11 is etched back by using the entire surface etchback method. By this etch back, the device surface will be further planarized. Next, using a plasma CVD method, a TEOS film (plasma TEOS film) is formed on the ozone TEOS film 11.
A film) 12 is formed. Then, a contact hole 13 is formed in each of the films 9-12. And contact hole 1
A conductive film (metal film, silicide film, polycide film, doped polysilicon film, etc.) is formed on the entire surface of the device including inside 3, and the conductive film is patterned to form the second wiring layer 14. Wiring layer 14 is contact hole 13
Is contacted with the wiring layer 9 through.
【００２７】以上の工程により、ゲート絶縁膜３とゲー
ト電極４とソース・ドレイン領域５とを備えたＮチャネ
ルＩＧＦＥＴ（Insulated Gate FET）と、各膜９〜１２
から成る層間絶縁膜と各配線層８，１４とから成る２層
配線構造が形成される。尚、絶縁膜７は、ゲート電極４
と配線層８との耐圧を確保するために設けられている。
また、プラズマＴＥＯＳ膜１２は、各膜９〜１２から成
る層間絶縁膜の絶縁性および機械的強度を高めるために
設けられている。そして、プラズマＴＥＯＳ膜９，１２
は一般に広く用いられているプラズマＣＶＤ装置を用い
て容易に量産することが可能であり、大口径のウェハ面
内にも均一な膜厚で成膜することができる。Through the above steps, an N-channel IGFET (Insulated Gate FET) having the gate insulating film 3, the gate electrode 4, and the source / drain regions 5, and each of the films 9 to 12 are formed.
A two-layer wiring structure is formed of an interlayer insulating film made of and wiring layers 8 and 14. The insulating film 7 is formed on the gate electrode 4
It is provided to secure the breakdown voltage between the wiring layer 8 and the wiring layer 8.
Further, the plasma TEOS film 12 is provided to enhance the insulating property and mechanical strength of the interlayer insulating film composed of the films 9 to 12. Then, the plasma TEOS films 9 and 12
Can be easily mass-produced using a plasma CVD apparatus that is generally widely used, and a film having a uniform film thickness can be formed even on a large-diameter wafer surface.
【００２８】このように本実施例においては、プラズマ
ＴＥＯＳ膜９の表面にイオン注入層１０を形成した後
に、オゾンＴＥＯＳ膜１１を形成している。イオン注入
層１０にはダングリングボンドが多いため、そのダング
リングボンドが水分を捕獲し、水分の透過を抑制するこ
とができる。また、イオン注入層１０ほどではないにせ
よ、イオン注入層１０が形成されていないプラズマＴＥ
ＯＳ膜９にもダングリングボンドがあるため、水分の透
過を抑制することができる。従って、表面にイオン注入
層１０が形成されたプラズマＴＥＯＳ膜９は、水分の透
過抑制効果が極めて高い。そのため、オゾンＴＥＯＳ膜
１１中に含まれる水分がプラズマＴＥＯＳ膜９を透過す
ることはなく、その水分が基板１上に形成されたＩＧＦ
ＥＴのホットキャリア耐性を劣化させる恐れはない。つ
まり、オゾンＴＥＯＳ膜１１の平坦性を生かしたまま
で、ＩＧＦＥＴのホットキャリア耐性を向上させること
ができる。As described above, in this embodiment, the ozone TEOS film 11 is formed after the ion implantation layer 10 is formed on the surface of the plasma TEOS film 9. Since the ion-implanted layer 10 has many dangling bonds, the dangling bonds can trap moisture and suppress moisture permeation. In addition, the plasma TE in which the ion implantation layer 10 is not formed, though not as much as the ion implantation layer 10, is formed.
Since the OS film 9 also has dangling bonds, moisture permeation can be suppressed. Therefore, the plasma TEOS film 9 having the ion-implanted layer 10 formed on the surface thereof has a very high moisture permeation suppression effect. Therefore, the water contained in the ozone TEOS film 11 does not pass through the plasma TEOS film 9, and the water contained in the IGF formed on the substrate 1
There is no fear of degrading the hot carrier resistance of ET. That is, it is possible to improve the hot carrier resistance of the IGFET while keeping the flatness of the ozone TEOS film 11 alive.
【００２９】また、イオン注入層１０を設けることで、
プラズマＴＥＯＳ膜９の膜厚を薄くしても十分な水分の
透過抑制効果を得ることができる。従って、プラズマＴ
ＥＯＳ膜９の膜厚を薄くすることで各膜９〜１２から成
る層間絶縁膜の膜厚を薄くすることが可能になり、コン
タクトホール１３が高アスペクト比化するのを防止する
ことができる。By providing the ion implantation layer 10,
Even if the thickness of the plasma TEOS film 9 is reduced, a sufficient moisture permeation suppression effect can be obtained. Therefore, the plasma T
By reducing the film thickness of the EOS film 9, it is possible to reduce the film thickness of the interlayer insulating film including the films 9 to 12, and it is possible to prevent the contact hole 13 from having a high aspect ratio.
【００３０】ここで、イオン注入層１０を形成するため
に注入するイオンとしては、プラズマＴＥＯＳ膜９に
ダングリングボンドを生成しやすくするため十分に質量
が大きく、半導体装置の汚染物質として作用しないも
のがよく、具体的には、シリコンイオン，不活性ガスイ
オン，ヒ素イオン，リンイオンなどがあげられる。尚、
不活性ガスイオンにおいて、水素イオンやヘリウムイオ
ンが質量が小さいため不適当であり、イオン注入の容易
さを考慮するとアルゴンイオンが適当である。The ions implanted to form the ion-implanted layer 10 have a sufficiently large mass to facilitate the formation of dangling bonds in the plasma TEOS film 9, and do not act as contaminants of the semiconductor device. And specifically, silicon ions, inert gas ions, arsenic ions, phosphorus ions and the like. still,
Among the inert gas ions, hydrogen ions and helium ions are not suitable because they have a small mass, and argon ions are suitable when considering the ease of ion implantation.
【００３１】また、イオン注入層１０を形成するための
イオン注入の条件は、使用するイオン種やプラズマＴＥ
ＯＳ膜９の膜厚によっても異なるが、注入エネルギー；
１０〜１５０ｅＶ、ドーズ量；１Ｅ１６〜１Ｅ１７ｃｍ
-2程度が望ましい。尚、イオン注入によってプラズマＴ
ＥＯＳ膜９に生じるダメージを考慮すると注入エネルギ
ーは小さいほど良いが、注入エネルギーを小さくした場
合にはドーズ量を大きくする必要がある。Ion implantation conditions for forming the ion implantation layer 10 are as follows: ion species used and plasma TE.
Although different depending on the film thickness of the OS film 9, implantation energy;
10-150 eV, dose; 1E16-1E17 cm
-2 is preferable. In addition, plasma T
Considering the damage to the EOS film 9, the smaller the implantation energy is, the better. However, when the implantation energy is reduced, it is necessary to increase the dose amount.
【００３２】そして、上記各種イオンおよびイオン注入
条件を用いれば、プラズマＴＥＯＳ膜９の膜厚を１０〜
３０ｎｍにしても十分な水分の透過抑制効果を得ること
ができる。If the above-mentioned various ions and ion implantation conditions are used, the film thickness of the plasma TEOS film 9 will be 10 to 10.
Even if the thickness is 30 nm, a sufficient moisture permeation suppressing effect can be obtained.
【００３３】（第２実施例）以下、本発明を具体化した
第２実施例の製造方法を、図２〜図７，図１に従って説
明する。尚、本実施例において、第１実施例と同じ構成
部材については符号を等しくしてその説明を省略する。(Second Embodiment) A manufacturing method of a second embodiment embodying the present invention will be described below with reference to FIGS. 2 to 7 and FIG. In the present embodiment, the same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
【００３４】本実施例において、第１実施例と異なるの
は、前記工程５（図６参照）におけるイオン注入を、水
素プラズマ処理に置き代えただけである。すなわち、本
実施例では、水素プラズマ処理法を用い、プラズマＴＥ
ＯＳ膜９の表面に水素プラズマ処理層１５を形成する。
水素プラズマ処理層１５のＳｉ−Ｈ結合は、水素プラズ
マ処理が施されていないプラズマＴＥＯＳ膜９のそれに
比べて多くなる。The present embodiment differs from the first embodiment only in that the ion implantation in step 5 (see FIG. 6) is replaced with hydrogen plasma treatment. That is, in this embodiment, the plasma TE is used and the plasma TE is used.
A hydrogen plasma treatment layer 15 is formed on the surface of the OS film 9.
The Si-H bond of the hydrogen plasma treatment layer 15 becomes larger than that of the plasma TEOS film 9 not subjected to the hydrogen plasma treatment.
【００３５】水素プラズマ処理層１５にはＳｉ−Ｈ結合
が多いため、そのＳｉ−Ｈ結合が水分を捕獲し、水分の
透過を抑制することができる。また、水素プラズマ処理
層１５ほどではないにせよ、水素プラズマ処理層１５が
形成されていないプラズマＴＥＯＳ膜９にもＳｉ−Ｈ結
合があるため、水分の透過を抑制することができる。従
って、表面に水素プラズマ処理層１５が形成されたプラ
ズマＴＥＯＳ膜９は、水分の透過抑制効果が極めて高
い。そのため、オゾンＴＥＯＳ膜１１中に含まれる水分
がプラズマＴＥＯＳ膜９を透過することはなく、その水
分が基板１上に形成されたＩＧＦＥＴのホットキャリア
耐性を劣化させる恐れはない。つまり、オゾンＴＥＯＳ
膜１１の平坦性を生かしたままで、ＩＧＦＥＴのホット
キャリア耐性を向上させることができる。Since the hydrogen plasma treatment layer 15 has many Si-H bonds, the Si-H bonds can trap water and suppress the permeation of water. Further, although not as high as the hydrogen plasma treatment layer 15, the plasma TEOS film 9 on which the hydrogen plasma treatment layer 15 is not formed also has a Si—H bond, so that moisture permeation can be suppressed. Therefore, the plasma TEOS film 9 having the hydrogen plasma treatment layer 15 formed on the surface thereof has an extremely high moisture permeation suppression effect. Therefore, the water contained in the ozone TEOS film 11 does not pass through the plasma TEOS film 9, and there is no fear that the water deteriorates the hot carrier resistance of the IGFET formed on the substrate 1. In other words, ozone TEOS
The hot carrier resistance of the IGFET can be improved while still utilizing the flatness of the film 11.
【００３６】また、水素プラズマ処理層１５を設けるこ
とで、プラズマＴＥＯＳ膜９の膜厚を薄くしても十分な
水分の透過抑制効果を得ることができる。従って、プラ
ズマＴＥＯＳ膜９の膜厚を薄くすることで各膜９〜１２
から成る層間絶縁膜の膜厚を薄くすることが可能にな
り、コンタクトホール１３が高アスペクト比化するのを
防止することができる。Further, by providing the hydrogen plasma treatment layer 15, a sufficient moisture permeation suppressing effect can be obtained even if the thickness of the plasma TEOS film 9 is reduced. Therefore, by reducing the thickness of the plasma TEOS film 9, each of the films 9 to 12 is reduced.
It is possible to reduce the thickness of the interlayer insulating film made of, and it is possible to prevent the contact hole 13 from having a high aspect ratio.
【００３７】そして、水素プラズマ処理を施せば、プラ
ズマＴＥＯＳ膜９の膜厚を１０〜３０ｎｍにしても十分
な水分の透過抑制効果を得ることができる。尚、上記各
実施例は以下のように変更してもよく、その場合でも同
様の作用および効果を得ることができる。By performing the hydrogen plasma treatment, a sufficient moisture permeation suppressing effect can be obtained even if the thickness of the plasma TEOS film 9 is 10 to 30 nm. The above embodiments may be modified as follows, and in that case, the same operation and effect can be obtained.
【００３８】（１）ｐ型シリコン基板１をｎ型シリコン
基板に置き代えると共に、基板に注入するｎ型不純物を
ｐ型不純物に置き代えることで、ＰチャネルＩＧＦＥＴ
を形成する。(1) By replacing the p-type silicon substrate 1 with an n-type silicon substrate and replacing the n-type impurities implanted in the substrate with p-type impurities, a P-channel IGFET is obtained.
To form.
【００３９】（２）絶縁膜７を省く。 （３）プラズマＴＥＯＳ膜１２を省く。この場合には、
上記各実施例に比べて各膜９〜１２から成る層間絶縁膜
の絶縁性および機械的強度が若干低下するが、プラズマ
ＴＥＯＳ膜９による作用および効果については上記各実
施例と同様である。(2) The insulating film 7 is omitted. (3) The plasma TEOS film 12 is omitted. In this case,
Although the insulating property and the mechanical strength of the interlayer insulating film composed of the films 9 to 12 are slightly reduced as compared with the above-mentioned respective embodiments, the action and effect of the plasma TEOS film 9 are the same as those of the above-mentioned respective embodiments.
【００４０】（４）各プラズマＴＥＯＳ膜９，１２をそ
れぞれプラズマ酸化膜に置き代える。 （５）オゾンＴＥＯＳ膜１１をＳＯＧ膜に置き代える。(4) The plasma TEOS films 9 and 12 are replaced with plasma oxide films. (5) The ozone TEOS film 11 is replaced with an SOG film.
【００４１】ＳＯＧとは、シリコン化合物を有機溶剤に
溶解した溶液、および、その溶液から形成される二酸化
シリコンを主成分とする膜の総称である。ＳＯＧ膜を形
成するには、まず、シリコン化合物を有機溶剤に溶解し
た溶液を基板上に滴下して基板を回転させる。すると、
当該溶液の被膜は、配線によって形成される基板上の段
差に対して、その凹部には厚く、その凸部には薄く、段
差を緩和するように形成される。その結果、当該溶液の
被膜の表面は平坦化される。次に、熱処理が施される
と、有機溶剤が蒸発すると共に重合反応が進行して、表
面が平坦なＳＯＧ膜が形成される。SOG is a generic term for a solution in which a silicon compound is dissolved in an organic solvent, and a film containing silicon dioxide as a main component formed from the solution. To form the SOG film, first, a solution in which a silicon compound is dissolved in an organic solvent is dropped on the substrate and the substrate is rotated. Then
The coating film of the solution is thicker in the concave portion and thinner in the convex portion than the step formed on the substrate by the wiring, and is formed so as to reduce the step. As a result, the surface of the coating film of the solution is flattened. Next, when heat treatment is performed, the organic solvent evaporates and the polymerization reaction proceeds to form an SOG film having a flat surface.
【００４２】ＳＯＧ膜には、一般式（１）で表されるよ
うに、シリコン化合物中に有機成分を含まない無機ＳＯ
Ｇ膜と、一般式（２）で表されるように、シリコン化合
物中に有機成分を含む有機ＳＯＧ膜とがある。The SOG film has an inorganic SO containing no organic component in the silicon compound as represented by the general formula (1).
There are a G film and an organic SOG film containing an organic component in a silicon compound as represented by the general formula (2).
【００４３】〔ＳｉＯ2 〕n ……（１） 〔ＲX ＳｉＯY 〕n ……（２） （ｎ，Ｘ，Ｙ；整数、Ｒ；アルキル基またはアリール
基） 無機ＳＯＧ膜は、水分および水酸基を多量に含んでいる
上に、ＣＶＤ法によって形成されたシリコン酸化膜に比
べて脆弱であり、膜厚を０．５μｍ以上にすると熱処理
時にクラックが発生し易いという欠点がある。[SiO 2 ] n (1) [R X SiO Y ] n (2) (n, X, Y; integer, R; alkyl group or aryl group) The inorganic SOG film has water and hydroxyl groups. In addition to containing a large amount of Si, it is more fragile than a silicon oxide film formed by a CVD method, and if the film thickness is 0.5 μm or more, cracks are likely to occur during heat treatment.
【００４４】一方、有機ＳＯＧ膜は、分子構造上、アル
キル基またはアリール基で結合が閉じている部分がある
ため、熱処理時におけるクラックの発生が抑制され、膜
厚を0.5 〜１μm 程度にすることができる。従って、有
機ＳＯＧ膜を用いれば、膜厚の大きな層間絶縁膜を得る
ことができ、基板上の大きな段差に対しても十分な平坦
化が可能になる。On the other hand, since the organic SOG film has a portion where the bond is closed by an alkyl group or an aryl group in the molecular structure, the generation of cracks during heat treatment is suppressed, and the film thickness should be about 0.5 to 1 μm. You can Therefore, by using the organic SOG film, it is possible to obtain an interlayer insulating film having a large film thickness, and it is possible to sufficiently flatten even a large step on the substrate.
【００４５】ところで、有機ＳＯＧ膜には有機成分が含
まれているため、コンタクトホールを開口する際のエッ
チングにおいて、四フッ化炭素と水素との混合ガス系
（ＣＦ 4 ＋Ｈ2 ）を用いるとエッチングレートが遅くな
る。そのため、有機ＳＯＧ膜にコンタクトホールを開口
する際のエッチングでは、四フッ化炭素と酸素の混合ガ
ス系を用いる必要がある。一般に、層間絶縁膜にコンタ
クトホールを開口する際のエッチングでは、エッチング
マスクとしてフォトレジストが用いられる。しかし、四
フッ化炭素と酸素の混合ガス系をエッチングガスとして
用いると、フォトレジストまでもエッチングされてしま
う。その結果、フォトレジストでマスクされている有機
ＳＯＧ膜までもエッチングされてしまい、微細なコンタ
クトホールを正確に形成することができなくなる。By the way, the organic SOG film contains no organic component.
Since it is rare, it is difficult to open the contact hole.
In ching, mixed gas system of carbon tetrafluoride and hydrogen
(CF Four+ H2) Slows down the etching rate
It Therefore, a contact hole is opened in the organic SOG film.
When etching, a mixed gas of carbon tetrafluoride and oxygen is used.
It is necessary to use a system. Generally, the
Etching when opening the
A photoresist is used as a mask. But four
Using mixed gas system of carbon fluoride and oxygen as etching gas
If used, even the photoresist will be etched.
U As a result, the organic masked with photoresist
Even the SOG film is etched, resulting in fine contours.
It is no longer possible to form an exact hole.
【００４６】しかし、有機ＳＯＧ膜には有機成分が含ま
れているため、コンタクトホールを開口する際のエッチ
ング時に、有機ＳＯＧ膜中に含まれる水分やシリコン酸
化膜６からの酸素供給により、各シリコン酸化膜３，６
に比べて有機ＳＯＧ膜が余分にエッチングされる。ま
た、エッチングマスクとして用いるフォトレジストを除
去する際のアッシング処理時に、有機ＳＯＧ膜に含まれ
る有機成分も分解するため有機ＳＯＧ膜が収縮する。そ
の結果、有機ＳＯＧ膜にクラックが生じたり、コンタク
トホール内壁に露出する有機ＳＯＧ膜の部分が各シリコ
ン酸化膜３，６よりも後退してリセスが発生してしま
う。リセスが発生すると、スパッタ法を用いて配線を形
成する際に、コンタクトホール内に配線を十分に埋め込
むことができなくなり、良好なコンタクトが得られなく
なる。また、有機ＳＯＧ膜に含まれる有機成分が分解す
ると、有機ＳＯＧ膜の吸湿性が高まる。However, since the organic SOG film contains an organic component, each silicon is supplied by the water contained in the organic SOG film and the oxygen supply from the silicon oxide film 6 at the time of etching when opening the contact hole. Oxide film 3,6
Compared with, the organic SOG film is excessively etched. Further, during the ashing process for removing the photoresist used as the etching mask, the organic component contained in the organic SOG film is also decomposed, so that the organic SOG film shrinks. As a result, a crack is generated in the organic SOG film, or the portion of the organic SOG film exposed on the inner wall of the contact hole recedes from the silicon oxide films 3 and 6 and a recess occurs. When the recess occurs, the wiring cannot be sufficiently embedded in the contact hole when the wiring is formed by using the sputtering method, and a good contact cannot be obtained. Further, when the organic component contained in the organic SOG film is decomposed, the hygroscopicity of the organic SOG film is increased.
【００４７】このような有機ＳＯＧ膜の欠点を解消する
には、以下の方法がある。 (1) 特開平１−３０７２４７号公報に開示されるよう
に、有機ＳＯＧ膜に酸素プラズマ処理を施すことで、有
機ＳＯＧ膜中のＣ−Ｓｉ結合をＳｉ−Ｏ−Ｓｉ結合に変
化させ、有機ＳＯＧ膜に含まれる有機成分を分解する。The following methods can be used to eliminate the drawbacks of the organic SOG film. (1) As disclosed in JP-A-1-307247, by subjecting an organic SOG film to oxygen plasma treatment, C—Si bonds in the organic SOG film are changed to Si—O—Si bonds, and The organic component contained in the SOG film is decomposed.
【００４８】(2) 有機ＳＯＧ膜にイオン注入法を用いて
フッ素をドープすることで、有機成分を分解すると共
に、膜中に含まれる水分および水酸基を減少させる〔L-
J. Chen, S-T. Hsia, J-L. Leu, Proc. of IEEE VMIC,
p.81 (1994).参照〕。(2) The organic SOG film is doped with fluorine by an ion implantation method to decompose organic components and reduce water and hydroxyl groups contained in the film [L-
J. Chen, ST. Hsia, JL. Leu, Proc. Of IEEE VMIC,
p. 81 (1994).].
【００４９】(3) 有機ＳＯＧ膜にイオン注入法を用いて
シリコンまたはリンをドープすることで、有機成分を分
解する〔N. Moriya, Y. Shacham-Diamond, R. Kalish,
J.Electrochem. Soc., Vol.140, No.5, p.1442 (1993).
参照〕。(3) The organic component is decomposed by doping the organic SOG film with silicon or phosphorus by the ion implantation method [N. Moriya, Y. Shacham-Diamond, R. Kalish,
J. Electrochem. Soc., Vol.140, No.5, p.1442 (1993).
reference〕.
【００５０】(4) 有機ＳＯＧ膜にアルゴン，窒素，酸化
窒素（Ｎ2 Ｏ）などのプラズマ処理を施すことで、有機
成分を分解する〔C. K. Wang, L. M. Liu, H. C. Chen
g, H.C. Huang, M. S. Lin, Proc. of IEEE VMIC, p.10
1 (1994). M. Matsuura, Y.Ii, K. Shibata, Y. Hayash
ide, H. Kotani, Proc. oF IEEE VMIC, p.113 (1993).
参照〕。(4) The organic component is decomposed by subjecting the organic SOG film to plasma treatment with argon, nitrogen, nitrogen oxide (N 2 O), etc. [CK Wang, LM Liu, HC Chen
g, HC Huang, MS Lin, Proc. of IEEE VMIC, p.10
1 (1994) .M. Matsuura, Y.Ii, K. Shibata, Y. Hayash
ide, H. Kotani, Proc. oF IEEE VMIC, p. 113 (1993).
reference〕.
【００５１】また、無機ＳＯＧ膜においても、上記(1)
〜(4) の方法によって欠点を解消することができる。 （６）第１実施例と第２実施例とを併用する。この場合
には、各実施例の相乗作用により本発明の効果をさらに
高めることができる。Also in the inorganic SOG film, the above (1)
The drawbacks can be eliminated by the method (4). (6) The first embodiment and the second embodiment are used together. In this case, the effects of the present invention can be further enhanced by the synergistic action of each embodiment.
【００５２】（７）上記（１）〜（６）を適宜に組み合
わせて実施する。以上、各実施例について説明したが、
各実施例から把握できる請求項以外の技術的思想につい
て、以下にそれらの効果と共に記載する。(7) The above (1) to (6) are appropriately combined and implemented. As described above, each embodiment has been described.
The technical ideas other than the claims that can be understood from each embodiment will be described below along with their effects.
【００５３】（イ）プラズマＴＥＯＳ膜またはプラズマ
酸化膜を形成する工程と、そのプラズマＴＥＯＳ膜また
はプラズマ酸化膜の表面にイオンを注入することでダン
グリングボンドの多い層を形成する工程と、プラズマＴ
ＥＯＳ膜またはプラズマ酸化膜の表面に水素プラズマ処
理を施すことでＳｉ−Ｈ結合の多い層を形成する工程
と、そのダングリングボンドおよびＳｉ−Ｈ結合の多い
層の上にオゾンＴＥＯＳ膜またはＳＯＧ膜を形成する工
程とを備えた半導体装置の製造方法。(A) A step of forming a plasma TEOS film or a plasma oxide film, a step of forming a layer with many dangling bonds by implanting ions into the surface of the plasma TEOS film or plasma oxide film, and a plasma T
A step of forming a layer having many Si-H bonds by subjecting the surface of the EOS film or the plasma oxide film to hydrogen plasma treatment, and an ozone TEOS film or SOG film on the layer having many dangling bonds and Si-H bonds. And a step of forming a semiconductor device.
【００５４】このようにすれば、請求項３または請求項
４に記載の発明の相乗作用により、本発明の効果をさら
に高めることができる。 （ロ）請求項３または請求項４に記載の半導体装置の製
造方法において、全面エッチバック法を用い、オゾンＴ
ＥＯＳ膜またはＳＯＧ膜をエッチバックする工程を備え
た半導体装置の製造方法。By doing so, the effect of the present invention can be further enhanced by the synergistic action of the invention according to claim 3 or claim 4. (B) In the method of manufacturing a semiconductor device according to claim 3 or 4, ozone T
A method of manufacturing a semiconductor device, comprising a step of etching back an EOS film or an SOG film.
【００５５】このようにすれば、オゾンＴＥＯＳ膜また
はＳＯＧ膜をさらに平坦化することができる。 （ハ）請求項３または上記（イ）に記載の半導体装置の
製造方法において、前記イオンは、シリコンイオン、リ
ンイオン、ヒ素イオン、アルゴン、クリプトン、キセノ
ン、ラドンからなるグループから選択された１つのイオ
ンである半導体装置の製造方法。In this way, the ozone TEOS film or SOG film can be further flattened. (C) In the method of manufacturing a semiconductor device according to claim 3 or (A), the ion is one ion selected from the group consisting of silicon ion, phosphorus ion, arsenic ion, argon, krypton, xenon, and radon. And a method for manufacturing a semiconductor device.
【００５６】このようにすれば、ダングリングボンドの
多い層を効率的に形成することができる。ところで、本
明細書において、発明の構成に係る部材は以下のように
定義されるものとする。In this way, a layer with a lot of dangling bonds can be efficiently formed. By the way, in this specification, a member according to the constitution of the invention is defined as follows.
【００５７】（ａ）ＳＯＧとは、無機ＳＯＧだけでなく
有機ＳＯＧをも含むものとする。 （ｂ）イオンとは、シリコンイオン、リンイオン、ヒ素
イオン、アルゴン、クリプトン、キセノン、ラドンなど
である。(A) SOG includes organic SOG as well as inorganic SOG. (B) Ions are silicon ions, phosphorus ions, arsenic ions, argon, krypton, xenon, radon and the like.
【００５８】[0058]
【発明の効果】以上詳述したように本発明によれば、平
坦性に優れていることに加え、トランジスタのホットキ
ャリア耐性を劣化させる恐れがない層間絶縁膜を備えた
半導体装置の製造方法を提供することができる。As described in detail above, according to the present invention, there is provided a method of manufacturing a semiconductor device having an interlayer insulating film which is excellent in flatness and does not deteriorate hot carrier resistance of a transistor. Can be provided.
【図１】第１および第２実施例の製造工程を説明するた
めの概略断面図。FIG. 1 is a schematic cross-sectional view for explaining a manufacturing process of first and second embodiments.
【図２】第１および第２実施例の製造工程を説明するた
めの概略断面図。FIG. 2 is a schematic cross-sectional view for explaining a manufacturing process of the first and second embodiments.
【図３】第１および第２実施例の製造工程を説明するた
めの概略断面図。FIG. 3 is a schematic cross-sectional view for explaining a manufacturing process of the first and second embodiments.
【図４】第１および第２実施例の製造工程を説明するた
めの概略断面図。FIG. 4 is a schematic cross-sectional view for explaining a manufacturing process of the first and second embodiments.
【図５】第１および第２実施例の製造工程を説明するた
めの概略断面図。FIG. 5 is a schematic cross-sectional view for explaining a manufacturing process of the first and second embodiments.
【図６】第１および第２実施例の製造工程を説明するた
めの概略断面図。FIG. 6 is a schematic cross-sectional view for explaining the manufacturing process of the first and second embodiments.
【図７】第１および第２実施例の製造工程を説明するた
めの概略断面図。FIG. 7 is a schematic cross-sectional view for explaining a manufacturing process of the first and second embodiments.
【符号の説明】 ９，１２…第１の絶縁膜としてのプラズマＴＥＯＳ膜 １０…ダングリングボンドの多い層としてのイオン注入
層 １１…第２の絶縁膜としてのオゾンＴＥＯＳ膜[Description of Reference Signs] 9, 12 ... Plasma TEOS film as first insulating film 10 ... Ion implantation layer as layer with many dangling bonds 11 ... Ozone TEOS film as second insulating film
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３０１ Ｘ Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location H01L 29/78 H01L 29/78 301 X
Claims (5)
の少なくともいずれか一方を含む絶縁膜を形成する工程
を備えた半導体装置の製造方法。1. A method of manufacturing a semiconductor device, comprising a step of forming an insulating film containing at least one of a dangling bond and a Si—H bond.
の少なくともいずれか一方を含む第１の絶縁膜を形成す
る工程と、第１の絶縁膜の上に水分を含んだ第２の絶縁
膜を形成する工程とを備えた半導体装置の製造方法。2. A step of forming a first insulating film containing at least one of dangling bond and Si—H bond, and forming a second insulating film containing water on the first insulating film. And a method of manufacturing a semiconductor device.
膜を形成する工程と、 そのプラズマＴＥＯＳ膜またはプラズマ酸化膜の表面に
イオンを注入することでダングリングボンドの多い層を
形成する工程と、 そのダングリングボンドの多い層の上にオゾンＴＥＯＳ
膜またはＳＯＧ膜を形成する工程とを備えた半導体装置
の製造方法。3. A step of forming a plasma TEOS film or a plasma oxide film, a step of forming a layer with many dangling bonds by implanting ions into the surface of the plasma TEOS film or the plasma oxide film, and the dangling thereof. Ozone TEOS on the layer with many bonds
Method for manufacturing a semiconductor device, which comprises a step of forming a film or an SOG film.
膜を形成する工程と、 そのプラズマＴＥＯＳ膜またはプラズマ酸化膜の表面に
水素プラズマ処理を施すことでＳｉ−Ｈ結合の多い層を
形成する工程と、 そのＳｉ−Ｈ結合の多い層の上にオゾンＴＥＯＳ膜また
はＳＯＧ膜を形成する工程とを備えた半導体装置の製造
方法。4. A step of forming a plasma TEOS film or a plasma oxide film, a step of forming a layer having many Si—H bonds by subjecting the surface of the plasma TEOS film or the plasma oxide film to hydrogen plasma treatment, Forming an ozone TEOS film or an SOG film on a layer having many Si—H bonds.
装置の製造方法において、オゾンＴＥＯＳ膜またはＳＯ
Ｇ膜の上にプラズマＴＥＯＳ膜またはプラズマ酸化膜を
形成する工程を備えた半導体装置の製造方法。5. The method for manufacturing a semiconductor device according to claim 3 or 4, wherein an ozone TEOS film or SO is used.
A method of manufacturing a semiconductor device, comprising a step of forming a plasma TEOS film or a plasma oxide film on a G film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11864895A JPH0851156A (en) | 1994-05-31 | 1995-05-17 | Manufacture of semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-118845 | 1994-05-31 | ||
| JP11884594 | 1994-05-31 | ||
| JP11864895A JPH0851156A (en) | 1994-05-31 | 1995-05-17 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851156A true JPH0851156A (en) | 1996-02-20 |
Family
ID=26456550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11864895A Pending JPH0851156A (en) | 1994-05-31 | 1995-05-17 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851156A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183919A (en) * | 2003-12-23 | 2005-07-07 | Hynix Semiconductor Inc | Manufacturing method of semiconductor device |
| JP2010267804A (en) * | 2009-05-14 | 2010-11-25 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| US7847295B2 (en) | 2007-03-15 | 2010-12-07 | Mitsubishi Electric Corporation | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device |
| JP2013187414A (en) * | 2012-03-08 | 2013-09-19 | Asahi Kasei Electronics Co Ltd | Semiconductor device and method for manufacturing the same |
-
1995
- 1995-05-17 JP JP11864895A patent/JPH0851156A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183919A (en) * | 2003-12-23 | 2005-07-07 | Hynix Semiconductor Inc | Manufacturing method of semiconductor device |
| US7847295B2 (en) | 2007-03-15 | 2010-12-07 | Mitsubishi Electric Corporation | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device |
| JP2010267804A (en) * | 2009-05-14 | 2010-11-25 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2013187414A (en) * | 2012-03-08 | 2013-09-19 | Asahi Kasei Electronics Co Ltd | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3015717B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US6503826B1 (en) | Semiconductor device and method for manufacturing the same | |
| CN1307691C (en) | Method for manufacturing semiconductor device | |
| TWI819592B (en) | Semiconductor device and manufacturing method thereof | |
| US12400861B2 (en) | Semiconductor device and method of manufacturing | |
| US6432843B1 (en) | Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern | |
| US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
| JP3015738B2 (en) | Method for manufacturing semiconductor device | |
| US6211054B1 (en) | Method of forming a conductive line and method of forming a local interconnect | |
| US6383859B2 (en) | Method of forming semiconductor device including patterning lower electrode of capacitor and gate electrode of transistor with same resist | |
| JPH0851156A (en) | Manufacture of semiconductor device | |
| US6958278B2 (en) | Semiconductor devices and methods for fabricating the same | |
| US20030186529A1 (en) | Method of manufacturing semiconductor device having opening | |
| JP3204041B2 (en) | Method of forming insulating film | |
| JP3416320B2 (en) | Method for manufacturing semiconductor device | |
| JPH0846045A (en) | Semiconductor device | |
| JP3833956B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100702118B1 (en) | Manufacturing method of semiconductor device | |
| CN1180467C (en) | Back shallow slot isolation process method | |
| JPH11284183A (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
| KR0172843B1 (en) | Method of manufacturing semiconductor device | |
| KR19980055970A (en) | Transistor manufacturing method | |
| JPH11330239A (en) | Semiconductor device and its manufacture | |
| JPH10242277A (en) | Manufacture of semiconductor device, and semiconductor device | |
| JP5699803B2 (en) | Manufacturing method of semiconductor device |