JPH0851156A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0851156A
JPH0851156A JP11864895A JP11864895A JPH0851156A JP H0851156 A JPH0851156 A JP H0851156A JP 11864895 A JP11864895 A JP 11864895A JP 11864895 A JP11864895 A JP 11864895A JP H0851156 A JPH0851156 A JP H0851156A
Authority
JP
Japan
Prior art keywords
film
plasma
layer
teos film
teos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11864895A
Other languages
English (en)
Inventor
Kazuya Honma
運也 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11864895A priority Critical patent/JPH0851156A/ja
Publication of JPH0851156A publication Critical patent/JPH0851156A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】平坦性に優れていることに加え、トランジスタ
のホットキャリア耐性を劣化させる恐れがない層間絶縁
膜を備えた半導体装置の製造方法を提供する。 【構成】プラズマTEOS膜9の表面にイオン注入層1
0を形成した後に、オゾンTEOS膜11を形成する。
イオン注入層10にはダングリングボンドが多いため、
そのダングリングボンドが水分を捕獲し、水分の透過を
抑制することができる。従って、表面にイオン注入層1
0が形成されたプラズマTEOS膜9は、水分の透過抑
制効果が極めて高い。そのため、オゾンTEOS膜11
中に含まれる水分がプラズマTEOS膜9を透過するこ
とはなく、その水分が基板1上に形成されたIGFET
のホットキャリア耐性を劣化させる恐れはない。つま
り、オゾンTEOS膜11の平坦性を生かしたままで、
IGFETのホットキャリア耐性を向上させることがで
きる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、詳しくは層間絶縁膜の製造方法に関するものであ
る。
【0002】
【従来の技術】半導体装置において、多層配線の各配線
層間を電気的に絶縁するために設けられる層間絶縁膜に
は、以下の特性が要求される。
【0003】低誘電率、高耐圧、低リーク電流で配線
層間を電気的に分離できること。 配線層の表面に密着して完全に被覆し、機械的強度が
高いこと。 層間絶縁膜中に半導体装置への汚染物質を含まず、外
部からの水分やアルカリイオンなどの汚染物質の侵入を
阻止できること。
【0004】平坦性に優れていること。この中で、
の平坦性については、近年、半導体装置の高集積化,高
機能化に伴いますます重要になっている。すなわち、半
導体装置の高集積化,高機能化を進めるには、基板の横
方向へのスケールダウンに加えて、基板の縦方向への多
層化が必要である。しかし、多層化は、パターン段差部
の断面構造の複雑化や、コンタクトホールの高アスペク
ト比化などを引き起こし、EM耐性やSM耐性を悪化さ
せて配線層の断線やショートの原因となる。そこで、平
坦性に優れた層間絶縁膜を設けることでデバイス表面を
平坦化し、その上に形成される配線層をも平坦化して上
記諸問題を回避することが求められている。
【0005】このような要求を満足する層間絶縁膜とし
て、オゾンCVD法によって形成されたTEOS(Tetr
a-Ethyl-Ortho-Silicate)膜(以下、オゾンTEOS膜
という)やSOG(Spin On Glass )膜が用いられてい
る。しかし、オゾンTEOS膜やSOG膜は平坦性に優
れるものの、膜中に多量の水分が含まれている。その水
分が基板上に形成されたトランジスタのホットキャリア
耐性を劣化させる恐れがある。
【0006】そこで、膜中に含まれる水分が少なく、水
分の透過を抑制する性質がある膜で、オゾンTEOS膜
やSOG膜を挟んだ3層構造の層間絶縁膜が用いられて
いる。そのような水分含有量が少なく水分の透過を抑制
する性質がある膜としては、プラズマCVD法によって
形成されたTEOS膜(以下、プラズマTEOS膜とい
う)、プラズマCVD法によって形成されたシリコン酸
化膜(以下、プラズマ酸化膜という)、ECRプラズマ
CVD法によって形成されたシリコン酸化膜(以下、E
CR酸化膜という)などが用いられる。
【0007】これらの膜(プラズマTEOS膜、プラズ
マ酸化膜、ECR酸化膜)に水分の透過を抑制する性質
があるのは、膜中のダングリングボンドが水分を捕獲す
るためであると考えられている(信学技報SDM92-29,SDM
92-33 参照)。また、膜中のダングリングボンドだけで
は水分の透過抑制効果について十分な説明がつかないこ
とから、膜中のSi−Hボンドが水分を捕獲するためで
あるとも考えられている(信学技報SDM93-39参照)。
【0008】
【発明が解決しようとする課題】プラズマTEOS膜や
プラズマ酸化膜は、ECR酸化膜に比べると、水分の透
過を抑制する性能が劣っている。そのため、プラズマT
EOS膜やプラズマ酸化膜を用いる場合、水分の透過を
必要なレベルまで抑制するには、膜厚を相当厚くしなけ
ればならない。しかし、プラズマTEOS膜やプラズマ
酸化膜の膜厚が厚くなると、コンタクトホールの高アス
ペクト比化を引き起こし、EM耐性やSM耐性を悪化さ
せて配線層の断線やショートを招くという問題がある。
【0009】また、ECR酸化膜を形成するためにはE
CRプラズマCVD装置が必要となるが、現在のところ
大口径のウェハを量産レベルで処理可能なECRプラズ
マCVD装置は開発途上にあり、実用化が難しいという
問題がある。
【0010】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、平坦性に優れているこ
とに加え、トランジスタのホットキャリア耐性を劣化さ
せる恐れがない層間絶縁膜を備えた半導体装置の製造方
法を提供することにある。
【0011】
【課題を解決するための手段】請求項1に記載の発明
は、ダングリングボンドまたはSi−H結合の少なくと
もいずれか一方を含む絶縁膜を形成する工程を備えたこ
とをその要旨とする。
【0012】請求項2に記載の発明は、ダングリングボ
ンドまたはSi−H結合の少なくともいずれか一方を含
む第1の絶縁膜を形成する工程と、第1の絶縁膜の上に
水分を含んだ第2の絶縁膜を形成する工程とを備えたこ
とをその要旨とする。
【0013】請求項3に記載の発明は、プラズマTEO
S膜またはプラズマ酸化膜を形成する工程と、そのプラ
ズマTEOS膜またはプラズマ酸化膜の表面にイオンを
注入することでダングリングボンドの多い層を形成する
工程と、そのダングリングボンドの多い層の上にオゾン
TEOS膜またはSOG膜を形成する工程とを備えたこ
とをその要旨とする。
【0014】請求項4に記載の発明は、プラズマTEO
S膜またはプラズマ酸化膜を形成する工程と、そのプラ
ズマTEOS膜またはプラズマ酸化膜の表面に水素プラ
ズマ処理を施すことでSi−H結合の多い層を形成する
工程と、そのSi−H結合の多い層の上にオゾンTEO
S膜またはSOG膜を形成する工程とを備えたことをそ
の要旨とする。
【0015】請求項5に記載の発明は、請求項3または
請求項4に記載の半導体装置の製造方法において、オゾ
ンTEOS膜またはSOG膜の上にプラズマTEOS膜
またはプラズマ酸化膜を形成する工程を備えたことをそ
の要旨とする。
【0016】
【作用】請求項1に記載の発明において、ダングリング
ボンドまたはSi−H結合の少なくともいずれか一方を
含む絶縁膜は、水分の透過抑制効果が高い。従って、そ
の絶縁膜の上に水分を含む絶縁膜を形成して2層構造の
層間絶縁膜を形成した場合、当該絶縁膜の下側に形成さ
れたトランジスタのホットキャリア耐性が劣化する恐れ
はない。また、当該絶縁膜は膜厚を薄くしても十分な水
分の透過抑制効果を得ることができる。そのため、層間
絶縁膜の膜厚を薄くすることが可能になり、その層間絶
縁膜に形成されたコンタクトホールの高アスペクト比化
を防ぐことができる。そして、水分を含む絶縁膜として
オゾンTEOS膜またはSOG膜を用いた場合、オゾン
TEOS膜やSOG膜は平坦性に優れているため、層間
絶縁膜の平坦性を高めることができる。
【0017】請求項2に記載の発明において、第1の絶
縁膜は水分の透過抑制効果が高い。従って、第2の絶縁
膜に含まれる水分は第1の絶縁膜によってその透過が抑
制され、第1の絶縁膜の下側に形成されたトランジスタ
のホットキャリア耐性が劣化する恐れはない。また、第
1の絶縁膜は膜厚を薄くしても十分な水分の透過抑制効
果を得ることができる。そのため、第1および第2の絶
縁膜から成る2層構造の層間絶縁膜の膜厚を薄くするこ
とが可能になり、その層間絶縁膜に形成されたコンタク
トホールの高アスペクト比化を防ぐことができる。そし
て、第2の絶縁膜としてオゾンTEOS膜またはSOG
膜を用いた場合、オゾンTEOS膜やSOG膜は平坦性
に優れているため、層間絶縁膜の平坦性を高めることが
できる。
【0018】請求項3に記載の発明において、ダングリ
ングボンドの多い層は水分の透過抑制効果が高い。従っ
て、オゾンTEOS膜またはSOG膜に含まれる水分
は、プラズマTEOS膜またはプラズマ酸化膜によって
その透過が抑制され、プラズマTEOS膜またはプラズ
マ酸化膜の下側に形成されたトランジスタのホットキャ
リア耐性が劣化する恐れはない。また、プラズマTEO
S膜またはプラズマ酸化膜は膜厚を薄くしても十分な水
分の透過抑制効果を得ることができる。そのため、プラ
ズマTEOS膜またはプラズマ酸化膜と、オゾンTEO
S膜またはSOG膜とから成る2層構造の層間絶縁膜の
膜厚を薄くすることが可能になり、その層間絶縁膜に形
成されたコンタクトホールの高アスペクト比化を防ぐこ
とができる。そして、オゾンTEOS膜やSOG膜は平
坦性に優れているため、層間絶縁膜の平坦性を高めるこ
とができる。
【0019】請求項4に記載の発明において、Si−H
結合の多い層は水分の透過抑制効果が高い。従って、オ
ゾンTEOS膜またはSOG膜に含まれる水分は、プラ
ズマTEOS膜またはプラズマ酸化膜によってその透過
が抑制され、プラズマTEOS膜またはプラズマ酸化膜
の下側に形成されたトランジスタのホットキャリア耐性
が劣化する恐れはない。また、プラズマTEOS膜また
はプラズマ酸化膜は膜厚を薄くしても十分な水分の透過
抑制効果を得ることができる。そのため、プラズマTE
OS膜またはプラズマ酸化膜と、オゾンTEOS膜また
はSOG膜とから成る2層構造の層間絶縁膜の膜厚を薄
くすることが可能になり、その層間絶縁膜に形成された
コンタクトホールの高アスペクト比化を防ぐことができ
る。そして、オゾンTEOS膜やSOG膜は平坦性に優
れているため、層間絶縁膜の平坦性を高めることができ
る。
【0020】請求項5に記載の発明によれば、オゾンT
EOS膜またはSOG膜の上にプラズマTEOS膜また
はプラズマ酸化膜を形成することで、3層構造の層間絶
縁膜を形成することができる。その層間絶縁膜は絶縁性
および機械的強度が高くなるため、層間絶縁膜としての
特性が向上する。
【0021】
【実施例】 (第1実施例)以下、本発明を具体化した第1実施例の
製造方法を、図2〜図7,図1に従って順次説明する。
【0022】工程1(図2参照);LOCOS法を用
い、面方位<111>のp型シリコン基板1上にフィー
ルド酸化膜2を形成する。 工程2(図3参照);基板1上にゲート絶縁膜3を形成
する。次に、ゲート絶縁膜3上に導電膜(金属膜、シリ
サイド膜、ポリサイド膜、ドープドポリシリコン膜な
ど)を形成し、その導電膜をパターニングしてゲート電
極4を形成する。続いて、デバイスの全面に絶縁膜(シ
リコン酸化膜、シリケートガラス膜、シリコン窒化膜な
ど)を形成し、その絶縁膜を全面エッチバック法を用い
てエッチバックすることで、ゲート電極4の側壁にサイ
ドウォールスペーサ6を形成する。次に、サイドウォー
ルスペーサ6およびゲート電極4をイオン注入用マスク
として用い、基板1にn型不純物をイオン注入してソー
ス・ドレイン領域5を形成する。続いて、CVD法を用
い、デバイスの全面に絶縁膜(シリコン酸化膜、シリケ
ートガラス膜、シリコン窒化膜など)7を形成する。そ
して、絶縁膜7にソース・ドレイン領域5とコンタクト
するためのコンタクトホール7aを形成する。
【0023】工程3(図4参照);コンタクトホール7
aを含むデバイスの全面に導電膜(金属膜、シリサイド
膜、ポリサイド膜、ドープドポリシリコン膜など)を形
成し、その導電膜をパターニングして第1層目の配線層
8を形成する。配線層8はコンタクトホール7aを介し
てソース・ドレイン領域5とコンタクトされる。
【0024】工程4(図5参照);プラズマCVD法を
用い、デバイスの全面にTEOS膜(プラズマTEOS
膜)9を形成する。 工程5(図6参照);イオン注入法を用い、プラズマT
EOS膜9の表面に後記する各イオン種を注入してイオ
ン注入層10を形成する。イオン注入層10のダングリ
ングボンドは、イオンが注入されていないプラズマTE
OS膜9のそれに比べて多くなる。
【0025】工程6(図7参照);オゾンCVD法を用
い、イオン注入層10上にTEOS膜(オゾンTEOS
膜)11を形成する。オゾンTEOS膜11は平坦性に
優れるため、デバイス表面の段差を十分に平坦化するこ
とができる。
【0026】工程7(図1参照);全面エッチバック法
を用い、オゾンTEOS膜11をエッチバックする。こ
のエッチバックにより、デバイス表面はさらに平坦化さ
れることになる。次に、プラズマCVD法を用い、オゾ
ンTEOS膜11上にTEOS膜(プラズマTEOS
膜)12を形成する。続いて、各膜9〜12にコンタク
トホール13を形成する。そして、コンタクトホール1
3内を含むデバイスの全面に導電膜(金属膜、シリサイ
ド膜、ポリサイド膜、ドープドポリシリコン膜など)を
形成し、その導電膜をパターニングして第2層目の配線
層14を形成する。配線層14はコンタクトホール13
を介して配線層9とコンタクトされる。
【0027】以上の工程により、ゲート絶縁膜3とゲー
ト電極4とソース・ドレイン領域5とを備えたNチャネ
ルIGFET(Insulated Gate FET)と、各膜9〜12
から成る層間絶縁膜と各配線層8,14とから成る2層
配線構造が形成される。尚、絶縁膜7は、ゲート電極4
と配線層8との耐圧を確保するために設けられている。
また、プラズマTEOS膜12は、各膜9〜12から成
る層間絶縁膜の絶縁性および機械的強度を高めるために
設けられている。そして、プラズマTEOS膜9,12
は一般に広く用いられているプラズマCVD装置を用い
て容易に量産することが可能であり、大口径のウェハ面
内にも均一な膜厚で成膜することができる。
【0028】このように本実施例においては、プラズマ
TEOS膜9の表面にイオン注入層10を形成した後
に、オゾンTEOS膜11を形成している。イオン注入
層10にはダングリングボンドが多いため、そのダング
リングボンドが水分を捕獲し、水分の透過を抑制するこ
とができる。また、イオン注入層10ほどではないにせ
よ、イオン注入層10が形成されていないプラズマTE
OS膜9にもダングリングボンドがあるため、水分の透
過を抑制することができる。従って、表面にイオン注入
層10が形成されたプラズマTEOS膜9は、水分の透
過抑制効果が極めて高い。そのため、オゾンTEOS膜
11中に含まれる水分がプラズマTEOS膜9を透過す
ることはなく、その水分が基板1上に形成されたIGF
ETのホットキャリア耐性を劣化させる恐れはない。つ
まり、オゾンTEOS膜11の平坦性を生かしたまま
で、IGFETのホットキャリア耐性を向上させること
ができる。
【0029】また、イオン注入層10を設けることで、
プラズマTEOS膜9の膜厚を薄くしても十分な水分の
透過抑制効果を得ることができる。従って、プラズマT
EOS膜9の膜厚を薄くすることで各膜9〜12から成
る層間絶縁膜の膜厚を薄くすることが可能になり、コン
タクトホール13が高アスペクト比化するのを防止する
ことができる。
【0030】ここで、イオン注入層10を形成するため
に注入するイオンとしては、プラズマTEOS膜9に
ダングリングボンドを生成しやすくするため十分に質量
が大きく、半導体装置の汚染物質として作用しないも
のがよく、具体的には、シリコンイオン,不活性ガスイ
オン,ヒ素イオン,リンイオンなどがあげられる。尚、
不活性ガスイオンにおいて、水素イオンやヘリウムイオ
ンが質量が小さいため不適当であり、イオン注入の容易
さを考慮するとアルゴンイオンが適当である。
【0031】また、イオン注入層10を形成するための
イオン注入の条件は、使用するイオン種やプラズマTE
OS膜9の膜厚によっても異なるが、注入エネルギー;
10〜150eV、ドーズ量;1E16〜1E17cm
-2程度が望ましい。尚、イオン注入によってプラズマT
EOS膜9に生じるダメージを考慮すると注入エネルギ
ーは小さいほど良いが、注入エネルギーを小さくした場
合にはドーズ量を大きくする必要がある。
【0032】そして、上記各種イオンおよびイオン注入
条件を用いれば、プラズマTEOS膜9の膜厚を10〜
30nmにしても十分な水分の透過抑制効果を得ること
ができる。
【0033】(第2実施例)以下、本発明を具体化した
第2実施例の製造方法を、図2〜図7,図1に従って説
明する。尚、本実施例において、第1実施例と同じ構成
部材については符号を等しくしてその説明を省略する。
【0034】本実施例において、第1実施例と異なるの
は、前記工程5(図6参照)におけるイオン注入を、水
素プラズマ処理に置き代えただけである。すなわち、本
実施例では、水素プラズマ処理法を用い、プラズマTE
OS膜9の表面に水素プラズマ処理層15を形成する。
水素プラズマ処理層15のSi−H結合は、水素プラズ
マ処理が施されていないプラズマTEOS膜9のそれに
比べて多くなる。
【0035】水素プラズマ処理層15にはSi−H結合
が多いため、そのSi−H結合が水分を捕獲し、水分の
透過を抑制することができる。また、水素プラズマ処理
層15ほどではないにせよ、水素プラズマ処理層15が
形成されていないプラズマTEOS膜9にもSi−H結
合があるため、水分の透過を抑制することができる。従
って、表面に水素プラズマ処理層15が形成されたプラ
ズマTEOS膜9は、水分の透過抑制効果が極めて高
い。そのため、オゾンTEOS膜11中に含まれる水分
がプラズマTEOS膜9を透過することはなく、その水
分が基板1上に形成されたIGFETのホットキャリア
耐性を劣化させる恐れはない。つまり、オゾンTEOS
膜11の平坦性を生かしたままで、IGFETのホット
キャリア耐性を向上させることができる。
【0036】また、水素プラズマ処理層15を設けるこ
とで、プラズマTEOS膜9の膜厚を薄くしても十分な
水分の透過抑制効果を得ることができる。従って、プラ
ズマTEOS膜9の膜厚を薄くすることで各膜9〜12
から成る層間絶縁膜の膜厚を薄くすることが可能にな
り、コンタクトホール13が高アスペクト比化するのを
防止することができる。
【0037】そして、水素プラズマ処理を施せば、プラ
ズマTEOS膜9の膜厚を10〜30nmにしても十分
な水分の透過抑制効果を得ることができる。尚、上記各
実施例は以下のように変更してもよく、その場合でも同
様の作用および効果を得ることができる。
【0038】(1)p型シリコン基板1をn型シリコン
基板に置き代えると共に、基板に注入するn型不純物を
p型不純物に置き代えることで、PチャネルIGFET
を形成する。
【0039】(2)絶縁膜7を省く。 (3)プラズマTEOS膜12を省く。この場合には、
上記各実施例に比べて各膜9〜12から成る層間絶縁膜
の絶縁性および機械的強度が若干低下するが、プラズマ
TEOS膜9による作用および効果については上記各実
施例と同様である。
【0040】(4)各プラズマTEOS膜9,12をそ
れぞれプラズマ酸化膜に置き代える。 (5)オゾンTEOS膜11をSOG膜に置き代える。
【0041】SOGとは、シリコン化合物を有機溶剤に
溶解した溶液、および、その溶液から形成される二酸化
シリコンを主成分とする膜の総称である。SOG膜を形
成するには、まず、シリコン化合物を有機溶剤に溶解し
た溶液を基板上に滴下して基板を回転させる。すると、
当該溶液の被膜は、配線によって形成される基板上の段
差に対して、その凹部には厚く、その凸部には薄く、段
差を緩和するように形成される。その結果、当該溶液の
被膜の表面は平坦化される。次に、熱処理が施される
と、有機溶剤が蒸発すると共に重合反応が進行して、表
面が平坦なSOG膜が形成される。
【0042】SOG膜には、一般式(1)で表されるよ
うに、シリコン化合物中に有機成分を含まない無機SO
G膜と、一般式(2)で表されるように、シリコン化合
物中に有機成分を含む有機SOG膜とがある。
【0043】〔SiO2 n ……(1) 〔RX SiOY n ……(2) (n,X,Y;整数、R;アルキル基またはアリール
基) 無機SOG膜は、水分および水酸基を多量に含んでいる
上に、CVD法によって形成されたシリコン酸化膜に比
べて脆弱であり、膜厚を0.5μm以上にすると熱処理
時にクラックが発生し易いという欠点がある。
【0044】一方、有機SOG膜は、分子構造上、アル
キル基またはアリール基で結合が閉じている部分がある
ため、熱処理時におけるクラックの発生が抑制され、膜
厚を0.5 〜1μm 程度にすることができる。従って、有
機SOG膜を用いれば、膜厚の大きな層間絶縁膜を得る
ことができ、基板上の大きな段差に対しても十分な平坦
化が可能になる。
【0045】ところで、有機SOG膜には有機成分が含
まれているため、コンタクトホールを開口する際のエッ
チングにおいて、四フッ化炭素と水素との混合ガス系
(CF 4 +H2 )を用いるとエッチングレートが遅くな
る。そのため、有機SOG膜にコンタクトホールを開口
する際のエッチングでは、四フッ化炭素と酸素の混合ガ
ス系を用いる必要がある。一般に、層間絶縁膜にコンタ
クトホールを開口する際のエッチングでは、エッチング
マスクとしてフォトレジストが用いられる。しかし、四
フッ化炭素と酸素の混合ガス系をエッチングガスとして
用いると、フォトレジストまでもエッチングされてしま
う。その結果、フォトレジストでマスクされている有機
SOG膜までもエッチングされてしまい、微細なコンタ
クトホールを正確に形成することができなくなる。
【0046】しかし、有機SOG膜には有機成分が含ま
れているため、コンタクトホールを開口する際のエッチ
ング時に、有機SOG膜中に含まれる水分やシリコン酸
化膜6からの酸素供給により、各シリコン酸化膜3,6
に比べて有機SOG膜が余分にエッチングされる。ま
た、エッチングマスクとして用いるフォトレジストを除
去する際のアッシング処理時に、有機SOG膜に含まれ
る有機成分も分解するため有機SOG膜が収縮する。そ
の結果、有機SOG膜にクラックが生じたり、コンタク
トホール内壁に露出する有機SOG膜の部分が各シリコ
ン酸化膜3,6よりも後退してリセスが発生してしま
う。リセスが発生すると、スパッタ法を用いて配線を形
成する際に、コンタクトホール内に配線を十分に埋め込
むことができなくなり、良好なコンタクトが得られなく
なる。また、有機SOG膜に含まれる有機成分が分解す
ると、有機SOG膜の吸湿性が高まる。
【0047】このような有機SOG膜の欠点を解消する
には、以下の方法がある。 (1) 特開平1−307247号公報に開示されるよう
に、有機SOG膜に酸素プラズマ処理を施すことで、有
機SOG膜中のC−Si結合をSi−O−Si結合に変
化させ、有機SOG膜に含まれる有機成分を分解する。
【0048】(2) 有機SOG膜にイオン注入法を用いて
フッ素をドープすることで、有機成分を分解すると共
に、膜中に含まれる水分および水酸基を減少させる〔L-
J. Chen, S-T. Hsia, J-L. Leu, Proc. of IEEE VMIC,
p.81 (1994).参照〕。
【0049】(3) 有機SOG膜にイオン注入法を用いて
シリコンまたはリンをドープすることで、有機成分を分
解する〔N. Moriya, Y. Shacham-Diamond, R. Kalish,
J.Electrochem. Soc., Vol.140, No.5, p.1442 (1993).
参照〕。
【0050】(4) 有機SOG膜にアルゴン,窒素,酸化
窒素(N2 O)などのプラズマ処理を施すことで、有機
成分を分解する〔C. K. Wang, L. M. Liu, H. C. Chen
g, H.C. Huang, M. S. Lin, Proc. of IEEE VMIC, p.10
1 (1994). M. Matsuura, Y.Ii, K. Shibata, Y. Hayash
ide, H. Kotani, Proc. oF IEEE VMIC, p.113 (1993).
参照〕。
【0051】また、無機SOG膜においても、上記(1)
〜(4) の方法によって欠点を解消することができる。 (6)第1実施例と第2実施例とを併用する。この場合
には、各実施例の相乗作用により本発明の効果をさらに
高めることができる。
【0052】(7)上記(1)〜(6)を適宜に組み合
わせて実施する。以上、各実施例について説明したが、
各実施例から把握できる請求項以外の技術的思想につい
て、以下にそれらの効果と共に記載する。
【0053】(イ)プラズマTEOS膜またはプラズマ
酸化膜を形成する工程と、そのプラズマTEOS膜また
はプラズマ酸化膜の表面にイオンを注入することでダン
グリングボンドの多い層を形成する工程と、プラズマT
EOS膜またはプラズマ酸化膜の表面に水素プラズマ処
理を施すことでSi−H結合の多い層を形成する工程
と、そのダングリングボンドおよびSi−H結合の多い
層の上にオゾンTEOS膜またはSOG膜を形成する工
程とを備えた半導体装置の製造方法。
【0054】このようにすれば、請求項3または請求項
4に記載の発明の相乗作用により、本発明の効果をさら
に高めることができる。 (ロ)請求項3または請求項4に記載の半導体装置の製
造方法において、全面エッチバック法を用い、オゾンT
EOS膜またはSOG膜をエッチバックする工程を備え
た半導体装置の製造方法。
【0055】このようにすれば、オゾンTEOS膜また
はSOG膜をさらに平坦化することができる。 (ハ)請求項3または上記(イ)に記載の半導体装置の
製造方法において、前記イオンは、シリコンイオン、リ
ンイオン、ヒ素イオン、アルゴン、クリプトン、キセノ
ン、ラドンからなるグループから選択された1つのイオ
ンである半導体装置の製造方法。
【0056】このようにすれば、ダングリングボンドの
多い層を効率的に形成することができる。ところで、本
明細書において、発明の構成に係る部材は以下のように
定義されるものとする。
【0057】(a)SOGとは、無機SOGだけでなく
有機SOGをも含むものとする。 (b)イオンとは、シリコンイオン、リンイオン、ヒ素
イオン、アルゴン、クリプトン、キセノン、ラドンなど
である。
【0058】
【発明の効果】以上詳述したように本発明によれば、平
坦性に優れていることに加え、トランジスタのホットキ
ャリア耐性を劣化させる恐れがない層間絶縁膜を備えた
半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図1】第1および第2実施例の製造工程を説明するた
めの概略断面図。
【図2】第1および第2実施例の製造工程を説明するた
めの概略断面図。
【図3】第1および第2実施例の製造工程を説明するた
めの概略断面図。
【図4】第1および第2実施例の製造工程を説明するた
めの概略断面図。
【図5】第1および第2実施例の製造工程を説明するた
めの概略断面図。
【図6】第1および第2実施例の製造工程を説明するた
めの概略断面図。
【図7】第1および第2実施例の製造工程を説明するた
めの概略断面図。
【符号の説明】 9,12…第1の絶縁膜としてのプラズマTEOS膜 10…ダングリングボンドの多い層としてのイオン注入
層 11…第2の絶縁膜としてのオゾンTEOS膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 H01L 29/78 301 X

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ダングリングボンドまたはSi−H結合
    の少なくともいずれか一方を含む絶縁膜を形成する工程
    を備えた半導体装置の製造方法。
  2. 【請求項2】 ダングリングボンドまたはSi−H結合
    の少なくともいずれか一方を含む第1の絶縁膜を形成す
    る工程と、第1の絶縁膜の上に水分を含んだ第2の絶縁
    膜を形成する工程とを備えた半導体装置の製造方法。
  3. 【請求項3】 プラズマTEOS膜またはプラズマ酸化
    膜を形成する工程と、 そのプラズマTEOS膜またはプラズマ酸化膜の表面に
    イオンを注入することでダングリングボンドの多い層を
    形成する工程と、 そのダングリングボンドの多い層の上にオゾンTEOS
    膜またはSOG膜を形成する工程とを備えた半導体装置
    の製造方法。
  4. 【請求項4】 プラズマTEOS膜またはプラズマ酸化
    膜を形成する工程と、 そのプラズマTEOS膜またはプラズマ酸化膜の表面に
    水素プラズマ処理を施すことでSi−H結合の多い層を
    形成する工程と、 そのSi−H結合の多い層の上にオゾンTEOS膜また
    はSOG膜を形成する工程とを備えた半導体装置の製造
    方法。
  5. 【請求項5】 請求項3または請求項4に記載の半導体
    装置の製造方法において、オゾンTEOS膜またはSO
    G膜の上にプラズマTEOS膜またはプラズマ酸化膜を
    形成する工程を備えた半導体装置の製造方法。
JP11864895A 1994-05-31 1995-05-17 半導体装置の製造方法 Pending JPH0851156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11864895A JPH0851156A (ja) 1994-05-31 1995-05-17 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-118845 1994-05-31
JP11884594 1994-05-31
JP11864895A JPH0851156A (ja) 1994-05-31 1995-05-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0851156A true JPH0851156A (ja) 1996-02-20

Family

ID=26456550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11864895A Pending JPH0851156A (ja) 1994-05-31 1995-05-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0851156A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183919A (ja) * 2003-12-23 2005-07-07 Hynix Semiconductor Inc 半導体素子の製造方法
JP2010267804A (ja) * 2009-05-14 2010-11-25 Rohm Co Ltd 半導体装置およびその製造方法
US7847295B2 (en) 2007-03-15 2010-12-07 Mitsubishi Electric Corporation Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
JP2013187414A (ja) * 2012-03-08 2013-09-19 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183919A (ja) * 2003-12-23 2005-07-07 Hynix Semiconductor Inc 半導体素子の製造方法
US7847295B2 (en) 2007-03-15 2010-12-07 Mitsubishi Electric Corporation Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
JP2010267804A (ja) * 2009-05-14 2010-11-25 Rohm Co Ltd 半導体装置およびその製造方法
JP2013187414A (ja) * 2012-03-08 2013-09-19 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
US6503826B1 (en) Semiconductor device and method for manufacturing the same
CN1307691C (zh) 制造半导体器件的方法
TWI819592B (zh) 半導體裝置及其製作方法
US12400861B2 (en) Semiconductor device and method of manufacturing
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
US5328867A (en) Peroxide clean before buried contact polysilicon deposition
JP3015738B2 (ja) 半導体装置の製造方法
US6211054B1 (en) Method of forming a conductive line and method of forming a local interconnect
US6383859B2 (en) Method of forming semiconductor device including patterning lower electrode of capacitor and gate electrode of transistor with same resist
JPH0851156A (ja) 半導体装置の製造方法
US6958278B2 (en) Semiconductor devices and methods for fabricating the same
US20030186529A1 (en) Method of manufacturing semiconductor device having opening
JP3204041B2 (ja) 絶縁膜の形成方法
JP3416320B2 (ja) 半導体装置の製造方法
JPH0846045A (ja) 半導体装置
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置
KR100702118B1 (ko) 반도체 소자의 제조방법
CN1180467C (zh) 一种后浅槽隔离工艺方法
JPH11284183A (ja) 半導体素子の製造方法と製造装置
KR0172843B1 (ko) 반도체소자의 제조방법
KR19980055970A (ko) 트랜지스터 제조 방법
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JPH10242277A (ja) 半導体装置の製造方法及び半導体装置
JP5699803B2 (ja) 半導体装置の製造方法