JPH08512191A

JPH08512191A - Protective device using field effect transistor

Info

Publication number: JPH08512191A
Application number: JP7503165A
Authority: JP
Inventors: ハリス、リチャード・アレン
Original assignee: University of Queensland UQ
Current assignee: University of Queensland UQ
Priority date: 1993-07-01
Filing date: 1994-06-29
Publication date: 1996-12-17
Anticipated expiration: 2019-07-28
Also published as: GB9526606D0; DE4494617T1; WO1995001667A1; GB2294598B; NZ267940A; KR960703496A; GB2294598A; CA2166418A1; JP3547135B2

Abstract

(57)【要約】回路または装置を過大負荷あるいは過渡現象から保護するデバイスが開示されている。該デバイスは、電導チャネルが連続し、各トランジスタのゲートが他のトランジスタのドレイン端子に接続したｐチャネルＦＥＴ（７）およびｎチャネルＦＥＴ（６）からなるユニット（５）を備える。 (57) [Summary] A device for protecting a circuit or an apparatus from overload or a transient phenomenon is disclosed. The device comprises a unit (5) consisting of a p-channel FET (7) and an n-channel FET (6) in which the conduction channel is continuous and the gate of each transistor is connected to the drain terminal of another transistor.

Description

【発明の詳細な説明】電界効果トランジスタを用いた保護デバイス発明分野本発明は、保護デバイスに関する。特に本発明は、所望でない過渡現象の流れ（the flow of undesirable transients）を防止し、または所望でない高電圧あるいは過電流から負荷を絶縁する機能を有する保護デバイスに関する。発明の背景本発明のデバイスはヒューズの代替品として使用されてもよい。制御を行うための温度エレメントあるいは磁気エレメントを採用したヒューズは知られている。本発明の目的は、これらの知られたタイプのヒューズの代わりとして動作し、あるいは過渡現象の流れを抑制するヒューズを提供することである。発明の開示１つの態様において、本発明は、電源と負荷の間であるいは回路中において、接続可能な保護デバイスを提供する。上記保護デバイスは、少なくとも２つの、一方はｎチャネルＦＥＴで、他方はｐチャネルＦＥＴであり、一方のトランジスタのゲート端子が他方のトランジスタのドレイン端子に接続され、ソース端子が互いに接続されたディプレッションモード（depletion mode）の電界効果トランジスタ（ＦＥＴ）を有するユニットからなる。ディプレションモード接合電界効果トランジスタ（ＪＦＥＴ）、静電誘導型ＪＦＥＴあるいはディプレションモード金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のような任意の適当なディプレッションモードのトランジスタが本発明のデバイスとして提供されてもよいが、ＪＦＥＴを使用するのが好ましい。本発明のデバイスはその動作において、ユニポーラあるいはバイポーラのどちらでもよい。ユニポーラ動作が必要な場合においては、デバイスは前述のタイプの１つのユニットのみを有する。デバイスが接続した回路中での電流の流れの方向に依存するため、ｐチャネルあるいはｎチャネルＪＦＥＴトランジスタのどちらかは、他方のＪＦＥＴトランジスタよりも電源に近い所にあり、そのドレイン端子は電源に接続されている。バイポーラ動作に対しては、上記のタイプの２つのユニットが、２つのｎチャネルＪＦＥＴトランジスタにより分離されたｐチャネルＪＦＥＴトランジスタと共に、負荷と直列に互いにミラー対称に接続されるのが好ましい。そのような構成に対して、ｎチャネルＪＦＥＴトランジスタのゲート端子と各ｐチャネルＪＦＥＴトランジスタのドレイン端子との間に延在するそれぞれのポーリングダイオード（polling diode）を使用することにより、ｎチャネルＪＦＥＴトランジスタの１つを除いてもよい。このようにして、ＪＦＥＴの数を最小にしてもよい。ダイオードは、ｎチャネルＪＦＥＴゲートに順方向と逆方向の電流極性に対して適切に接続する。このようにして、ＪＦＥＴの１つを取り除くことにより、デバイスの電導状態抵抗が低減される。バイポーラ保護デバイスを提供する前述のタイプの２つのユニットを使用する代わりに、１つのユニットが使用されてもよく、またブリッジ整流回路に組み込まれてもよい。必要であれば、より高いブレークダウン性能を達成するために、追加のｎチャネルＪＦＥＴトランジスタが、ｎチャネルと直列に、また２つのｐチャネルＪＦＥＴトランジスタの間で、それらのドレイン／ソース経路に接続されてもよい。図面の説明特に、本発明の好ましい実施の形態について、以下の図面を参照して説明する：図１は、本発明の実施の形態に係る最も基礎的な形態の保護デバイスの回路図である；図２は、本発明のもう１つの実施の形態に係るバイポーラ保護デバイスの回路図である；図３は、動作する構成要素の数を最小にしたことを除いて図２のデバイスに類似した動作を示すバイポーラ保護デバイスの回路図である；図４は、図３に示されるデバイスよりも高いブレークダウン性能を有するバイポーラ保護デバイスの回路図である；図５は、バイポーラ動作に利用される本発明のデバイスのもう１つの実施の形態である；図６は、ユニポーラ動作に利用される本発明のデバイスの更なる実施の形態である；図７は、ユニポーラ動作に利用され、図３の実施形態の構成に類似した本発明に係るデバイスの更なる実施の形態である。発明の詳細な説明図１に示されるように、電源即ち供給電圧（a source or supply voltage）は、端子１および２間に対して図示された極性で接続される。負荷（図示せず）は回路の端子３および４間に対して接続される。デバイス内の動作する構成要素は、負荷と直列に接続されたユニット５のようになる。ユニット５は２つのディプレッションモード接合電界効果トランジスタ（ＪＦＥＴ）６および７からなる。ＪＦＥＴ６はｎチャネルデバイスであり、ＪＦＥＴ７はｐチャネルデバイスである。ＪＦＥＴ６および７は接続されており、ソース端子が互いに接続され、ＪＦＥＴ６のドレイン端子がＪＦＥＴ７のゲート端子に接続され、ＪＦＥＴ７のドレイン端子がＪＦＥＴ６のゲート端子に接続されている。この回路では、ＪＦＥＴトランジスタが示されているが、任意のディプレッションモード電界効果トランジスタを使用してもよい。例えば、図示されているＪＦＥＴトランジスタをディプレッションモードＭＯＳＦＥＴトランジスタに置き換えてもよい。図１に示された回路の動作は以下のようになる。図示された極性で端子１および２に接続された供給電圧に対して、図１の保護デバイスは、ユニポーラデバイスであり、また端子１から端子３へ正の電流の流れに対してのみヒューズとして、あるいは、端子１から端子２へ過渡現象の流れを抑制するために動作しうる。ＪＦＥＴトランジスタ６および７の小さな接合抵抗のために、端子３および４間に接続された負荷に対して生ずる大きな電位降下に対し、小さな電位降下が端子１および３で生じる。ＪＦＥＴ７に対する電圧降下はＪＦＥＴ６をオフにし、ＪＦＥＴ６に対する小さい電圧降下はＪＦＥＴ７をオフにする。しきい値電圧に達するまで、ＪＦＥＴ６および７は小さな抵抗として機能する。チャネル間の電位が使用されたＪＦＥＴトランジスタのピンチオフ電圧特性に依存するため、チャネル間の電位が所定の大きさに達するまで上記状態が保たれ、また、しきい値電流において、この動作は、両ＪＦＥＴトランジスタが確実に遮断位相（the cut-of f phase）にある安定点までアバランシェを起こし、結果として、ユニット５は負荷を電源から絶縁する。しきい値電流を供給する駆動電位を除去することにより、デバイスをトリガされる前の完全な電導状態にリセットする。図１のデバイスは、端子１から端子３へ流れる正の電流に対するヒューズとしての上記機能を説明している。図２は、その動作においてバイポーラであるデバイスを示している。図２の動作するヒューズは、端子１０および１１に印加するバイポーラ電源電圧を有し、また負荷（図示せず）は端子１２および１３に接続する。ユニット１４および１５は、過大な正および負のそれぞれの偏位（excursion）に対応して、電源と負荷を絶縁する。ユニット１４は、図１のユニット５と同じ構成である。ユニット１４は、ｎチャネルＪＦＥＴトランジスタ１６と、ソース端子を互いに接続し、一方のトランジスタのゲート端子を他方のトランジスタのドレイン端子に接続したｐチャネルＪＦＥＴトランジスタ１７とを有する。ユニット１４は、その動作において正の偏位を制限する機能において、図１のユニット５に類似する。ユニット１５は、一方のトランジスタのゲートが他方のドレインに接続し、ソース端子が互いに接続したｐチャネルＪＦＥＴトランジスタ１８およびｎチャネルＪＦＥＴトランジスタ１９からなる。ユニット１５は、電源から負荷への電流の負の偏位を制限するために反応する点を除いて、ユニット１４と同様に動作する。図２において、ユニット１４は負荷と直列に接続され、電源端子１０に対しより近くにあるが、ユニット１５を負荷に直列にし、ユニット１４よりも端子１０により近くなるように、ユニット１４および１５を置き換えた相対的位置でも、回路は同様に機能する。図３で示されるデバイスは、図２のバイポーラ保護デバイスにおいて使用されている、動作するＪＦＥＴトランジスタの数を最小にすることにより実現される。前述の方法で置き換えられた図２のユニット１４および１５に対して、ｎチャネルＦＥＴトランジスタ１６および１９は隣接しており、結果として、これらＪＦＥＴトランジスタの１つを、取り除いてもよい。このようにして、図３の構成が得られる。図３のユニット２０は中央に位置したｎチャネルＪＦＥＴトランジスタ２１を備える。供給電位即ち電源は、端子２２および２３の間に接続し、負荷（図示せず）は端子２４、２５間に接続される。ユニット２０はまた、２つのダイオード２８および２９と同様に、２つのｐチャネルＪＦＥＴトランジスタ２６および２７を備える。ＪＦＥＴトランジスタ２６は、そのゲート端子をＪＦＥＴトランジスタ２７のソース端子に接続し、そのドレイン端子を端子２２に接続している。ＪＦＥＴトランジスタ２７のドレイン端子は、負荷端子２４に接続し、そのトランジスタのゲート端子はＪＦＥＴトランジスタ２６のソース端子に接続している。ダイオード２８および２９はＪＦＥＴトランジスタ２１の所望のポーリング（poling）を与える。図３のデバイスは以下のように動作する。端子２２から端子２４への正の電流の流れに対して、ダイオード２８、２９、２６Ａ、２６Ｂ、２７Ａは、トランジスタ２１のゲートをトランジスタ２７のドレインに、トランジスタ２７のゲートをトランジスタ２６のソースに、ＦＥＴ２６のドレイン端子をＦＥＴ２６のゲート端子に、効果的に接続するように切り換える。これにより、ユニット１４（図２）と同じ電気的機能を持つ回路が生じる。端子２２から端子２４への負の電流の流れ（negative current flowing）に対して、ダイオード２８、２９、２６Ａ、２６Ｂ、２７Ａは、トランジスタ２１のゲートをトランジスタ２６のドレインに、トランジスタ２６のゲートをトランジスタ２７のソースに、ＦＥＴ２７のドレイン端子をＦＥＴ２７のゲート端子に、効果的に接続するように切り換える。これにより、ユニット１５（図２）と同じ電気的機能を持つ回路が生じる。ダイオード２６Ｂは、トランジスタ２６および２７のドレインおよびゲート端子間に接続され、各トランジスタ２６、２７のドレインからゲートへの正の電流の流れを保証する。これにより、デバイスは電流反転後リセットする。ダイオード２６Ｂは整流ダイオードである。図２の実施形態は、またｐチャネルＪＦＥＴの１つを取り除くことにより縮小されてもよく、それにより、図７で示されるデバイスが得られる。図７において、３つのＪＦＥＴ４０、４１、４２の全ての電導チャネルは連続している。ダイオード４３、４４および４５、４６は、トランジスタの適当なバイアスおよびポーリングに対して必要となる。図３のデバイスは、商業的に利用できるディプレッションモードのＪＦＥＴトランジスタが相対的に低いブレークダウン強度を持つという点において制限がある。この特性は、低い電圧ブロック動作（blocking oprerations）に対する図３のデバイスの基礎的な実行を制限する。図４の保護デバイスは図３のデバイスの低いブレークダウン強度の制限を解決するものである。図４において、電源電位が端子３０および３１に印加され、負荷が端子３２および３３に接続している。ｐチャネルＪＦＥＴトランジスタ３４は、ドレイン端子が端子３０に接続される。ｐチャネルＪＦＥＴトランジスタ３５は、ドレイン端子が端子３２に接続されている。複数のｎチャネルＪＦＥＴトランジスタ３６Ａ、３６Ｂ、３６Ｃ、３６Ｄ、３６Ｅは図示されたようにはしご網状に配置されてもよい。ＮチャネルＪＦＥＴトランジスタ３６は、図３のＪＦＥＴ２１と同様に機能する。ダイオード３７からなるダイオード網は、ｎチャネルＦＥＴトランジスタ３６Ａ、３６Ｂ、３６Ｃ、３６Ｄ、３６Ｅのゲート端子が、正負の電流の動作に対して適当にバイアスされることを保証するために提供される。整流ダイオード３８は、各トランジスタ３４、３５と接続され、また、図３のダイオード２６Ｂと同様の機能を有する。破線Ａ内の構成要素をブロックとして考てもよく、もし、より高いブレークダウン保護が必要であれば、これを実現するために、ＪＦＥＴ３６Ａおよび３６Ｅと直列に、ブロックのようなものをさらに備えてもよい。もしブロックＡを取り除いた場合、残りの回路は、追加のダイオードが存在するという点以外において、図２の回路と類似となる。図５は別の方法の回路図を示し、そこでは、本発明に係るバイポーラ保護デバイスを実現するために図１の基礎ユニット５が使用されてもよい。図５において、ユニット５０は、それぞれｎおよびｐチャネルＪＦＥＴであるＪＦＥＴ５１、５２からなる。上記ユニットは、図１のユニット５と全く同様に機能する。ダイオード５３、５４、５５、５６からなるダイオードブリッジは電源と負荷に直列に接続されている。ユニット５０は、接合点５７、５８間に接続され、また、ダイオードは、正の電流がユニット５０の中を常時同じ方向に流れることを保証する。ユニット５０が電導性のとき、電流は電源と負荷間を流れてもよい。ユニット５０が非電導性のとき、電流は流れない。図５に示されたようなデバイスは電源電圧が、回路中の２つのダイオードの接合電圧降下よりも大きい時にのみ使用されるであろう。図６は、図１のユニット５と同一のユニット６０を備えるデバイスを示す。ユニット６０は、その電導チャネルが、図のように接続されたｎチャネルＪＦＥＴ６２の電導チャネルと直列なｐチャネルＪＦＥＴ６１を備える。ＪＦＥＴ６３は、高いブレークダウン電圧のｎチャネルＪＦＥＴであり、そのようなＪＦＥＴは、典型的に低いブレークダウン電圧のＪＦＥＴ６１、６２よりも高価である。ＪＦＥＴ６１、６２を、ＪＦＥＴ６３およびユニットとして構成されたそれら２つのＪＦＥＴと同じブレークダウン電圧特性を有する１つのｐチャネルＪＦＥＴにより置き換えられてもよいが、図６に示されている回路は、より経済的である。図６の回路は、ユニポーラである。必要ならば、高電圧保護回路を実現するために、ユニット６０および直列に接続されたＪＦＥＴ６３が、図５の回路においてユニット５０の代わりに使用されてもよい。DETAILED DESCRIPTION OF THE INVENTION protection device INVENTION FIELD The present invention using a field effect transistor, on the protection device. In particular, the invention relates to protection devices having the function of preventing the flow of undesirable transients or insulating the load from unwanted high voltage or overcurrent. BACKGROUND OF THE INVENTION The device of the present invention may be used as a replacement for fuses. A fuse that employs a temperature element or a magnetic element for performing control is known. It is an object of the present invention to provide a fuse that acts as an alternative to these known types of fuses or that suppresses transient flow. DISCLOSURE OF THE INVENTION In one aspect, the invention provides a protection device connectable between a power source and a load or in a circuit. The protection device is a depletion mode in which at least two, one is an n-channel FET and the other is a p-channel FET, the gate terminal of one transistor is connected to the drain terminal of the other transistor, and the source terminals are connected to each other. (Depletion mode) field effect transistor (FET). Any suitable depletion mode transistor, such as a depletion mode junction field effect transistor (JFET), a static induction JFET or a depletion mode metal oxide semiconductor field effect transistor (MOSFET), may be a device of the present invention. Although it may be provided, it is preferable to use JFET. The device of the present invention may be either unipolar or bipolar in operation. If unipolar operation is required, the device will have only one unit of the type described above. Either the p-channel or n-channel JFET transistor is closer to the power supply than the other JFET transistor because its direction depends on the direction of current flow in the circuit to which the device is connected, and its drain terminal is connected to the power supply. Has been done. For bipolar operation, two units of the type described above are preferably connected in mirror symmetry to one another in series with a load, with a p-channel JFET transistor separated by two n-channel JFET transistors. For such a configuration, by using respective polling diodes extending between the gate terminal of the n-channel JFET transistor and the drain terminal of each p-channel JFET transistor, an n-channel JFET transistor is provided. May be excluded. In this way, the number of JFETs may be minimized. The diode properly connects to the n-channel JFET gate for forward and reverse current polarities. In this way, removing one of the JFETs reduces the conductive state resistance of the device. Instead of using two units of the type described above, which provide a bipolar protection device, one unit may be used and may also be incorporated in the bridge rectification circuit. If desired, additional n-channel JFET transistors are connected in their drain / source paths in series with the n-channel and between the two p-channel JFET transistors to achieve higher breakdown performance. May be done. DESCRIPTION OF THE DRAWINGS In particular, preferred embodiments of the present invention will be described with reference to the following drawings: FIG. 1 is a circuit diagram of a protection device in the most basic form according to an embodiment of the present invention; 2 is a circuit diagram of a bipolar protection device according to another embodiment of the present invention; FIG. 3 is similar to the device of FIG. 2 except that the number of operating components is minimized. FIG. 4 is a circuit diagram of a bipolar protection device showing FIG. 4; FIG. 4 is a circuit diagram of a bipolar protection device having higher breakdown performance than the device shown in FIG. 3; 6 is another embodiment of the device of FIG. 6; FIG. 6 is a further embodiment of the device of the present invention used for unipolar operation; FIG. 7 is used for unipolar operation. 7 is a further embodiment of the device according to the present invention, which is similar to the configuration of the embodiment of FIG. DETAILED DESCRIPTION OF THE INVENTION As shown in FIG. 1, a source or supply voltage is connected between terminals 1 and 2 in the polarity shown. A load (not shown) is connected between terminals 3 and 4 of the circuit. The working component in the device will be like the unit 5 connected in series with the load. Unit 5 consists of two depletion mode junction field effect transistors (JFETs) 6 and 7. JFET 6 is an n-channel device and JFET 7 is a p-channel device. JFETs 6 and 7 are connected, their source terminals are connected together, the drain terminal of JFET 6 is connected to the gate terminal of JFET 7, and the drain terminal of JFET 7 is connected to the gate terminal of JFET 6. Although a JFET transistor is shown in this circuit, any depletion mode field effect transistor may be used. For example, the JFET transistor shown may be replaced by a depletion mode MOSFET transistor. The operation of the circuit shown in FIG. 1 is as follows. For the supply voltage connected to terminals 1 and 2 with the polarities shown, the protection device of FIG. 1 is a unipolar device, and also as a fuse only for positive current flow from terminal 1 to terminal 3, Alternatively, it may operate to suppress the flow of transients from terminal 1 to terminal 2. Due to the small junction resistance of JFET transistors 6 and 7, a small potential drop occurs at terminals 1 and 3 as opposed to the large potential drop that occurs for a load connected between terminals 3 and 4. A voltage drop across JFET7 turns off JFET6 and a small voltage drop across JFET6 turns off JFET7. JFETs 6 and 7 act as small resistors until the threshold voltage is reached. Since the potential between channels depends on the pinch-off voltage characteristic of the used JFET transistor, the above state is maintained until the potential between channels reaches a predetermined magnitude, and at the threshold current, this operation is The JFET transistor reliably avalanches to a stable point in the cut-of f phase, resulting in unit 5 isolating the load from the power supply. Removing the drive potential that supplies the threshold current resets the device to its fully conducting state prior to being triggered. The device of FIG. 1 illustrates the above function as a fuse for a positive current flowing from terminal 1 to terminal 3. FIG. 2 shows a device that is bipolar in its operation. The operating fuse of FIG. 2 has a bipolar power supply voltage applied to terminals 10 and 11, and a load (not shown) is connected to terminals 12 and 13. Units 14 and 15 respond to excessive positive and negative excursions, respectively, to isolate the power supply from the load. The unit 14 has the same configuration as the unit 5 of FIG. The unit 14 has an n-channel JFET transistor 16 and a p-channel JFET transistor 17 having source terminals connected to each other and a gate terminal of one transistor connected to a drain terminal of the other transistor. Unit 14 is similar to unit 5 of FIG. 1 in its ability to limit positive excursions in its operation. Unit 15 consists of a p-channel JFET transistor 18 and an n-channel JFET transistor 19 with the gate of one transistor connected to the drain of the other and their source terminals connected together. Unit 15 operates similarly to unit 14 except that it reacts to limit negative excursions of current from the power source to the load. In FIG. 2, the unit 14 is connected in series with the load and is closer to the power supply terminal 10, but the units 14 and 15 are placed in series with the load and closer to the terminal 10 than the unit 14. The circuit behaves similarly with the replaced relative positions. The device shown in FIG. 3 is implemented by minimizing the number of operating JFET transistors used in the bipolar protection device of FIG. The n-channel FET transistors 16 and 19 are adjacent to the units 14 and 15 of FIG. 2, which were replaced in the manner described above, and as a result one of these JF ET transistors may be eliminated. In this way, the configuration of FIG. 3 is obtained. The unit 20 of FIG. 3 comprises a centrally located n-channel JFET transistor 21. The supply potential or power supply is connected between terminals 22 and 23 and the load (not shown) is connected between terminals 24 and 25. Unit 20 also comprises two p-channel JFET transistors 26 and 27 as well as two diodes 28 and 29. JFET transistor 26 has its gate terminal connected to the source terminal of JFET transistor 27 and its drain terminal connected to terminal 22. The drain terminal of the JFET transistor 27 is connected to the load terminal 24, and the gate terminal of the transistor is connected to the source terminal of the JFET transistor 26. Diodes 28 and 29 provide the desired poling of JFET transistor 21. The device of FIG. 3 operates as follows. With respect to the positive current flow from the terminal 22 to the terminal 24, the diodes 28, 29, 26A, 26B and 27A have the gate of the transistor 21 as the drain of the transistor 27, the gate of the transistor 27 as the source of the transistor 26 and the gate of the transistor 27 as the source. The drain terminal of FET 26 is switched to effectively connect to the gate terminal of FET 26. This results in a circuit that has the same electrical function as unit 14 (FIG. 2). In response to a negative current flowing from the terminal 22 to the terminal 24, the diodes 28, 29, 26A, 26B and 27A have the gate of the transistor 21 as the drain of the transistor 26 and the gate of the transistor 26 as the transistor. The source of 27 is switched so that the drain terminal of FET 27 is effectively connected to the gate terminal of FET 27. This results in a circuit that has the same electrical function as unit 15 (FIG. 2). Diode 26B is connected between the drain and gate terminals of transistors 26 and 27 to ensure positive current flow from the drain to the gate of each transistor 26,27. This causes the device to reset after reversing the current. The diode 26B is a rectifying diode. The embodiment of Figure 2 may also be scaled down by removing one of the p-channel JFETs, resulting in the device shown in Figure 7. In FIG. 7, all the conducting channels of the three JFETs 40, 41, 42 are continuous. Diodes 43,44 and 45,46 are required for proper biasing and poling of the transistors. The device of FIG. 3 is limited in that the commercially available depletion mode JFET transistors have a relatively low breakdown strength. This property limits the basic performance of the device of Figure 3 for low voltage blocking oprerations. The protection device of FIG. 4 overcomes the low breakdown strength limitation of the device of FIG. In FIG. 4, the power supply potential is applied to terminals 30 and 31, and the load is connected to terminals 32 and 33. The drain terminal of the p-channel JFET transistor 34 is connected to the terminal 30. The drain terminal of the p-channel JFET transistor 35 is connected to the terminal 32. The plurality of n-channel JFET transistors 36A, 36B, 36C, 36D, 36E may be arranged in a ladder mesh as shown. N-channel JFET transistor 36 functions similarly to JF ET21 of FIG. A diode network of diodes 37 is provided to ensure that the gate terminals of the n-channel FET transistors 36A, 36B, 36C, 36D, 36E are properly biased for positive and negative current operation. The rectifier diode 38 is connected to each of the transistors 34 and 35, and has the same function as the diode 26B in FIG. The components within dashed line A may be considered as blocks, and if higher breakdown protection is required, to achieve this, a further block-like one may be provided in series with JFETs 36A and 36E. Good. If block A is removed, the rest of the circuit is similar to that of FIG. 2 except that there are additional diodes. FIG. 5 shows a circuit diagram of another method, in which the basic unit 5 of FIG. 1 may be used to implement a bipolar protection device according to the invention. In FIG. 5, unit 50 consists of JFETs 51 and 52 which are n and p channel JFETs, respectively. The unit functions exactly like the unit 5 of FIG. The diode bridge consisting of the diodes 53, 54, 55, 56 is connected in series with the power supply and the load. The unit 50 is connected between the junction points 57, 58 and the diode ensures that a positive current always flows in the unit 50 in the same direction. When the unit 50 is electrically conductive, current may flow between the power source and the load. When the unit 50 is non-conductive, no current will flow. Devices such as that shown in FIG. 5 will only be used when the power supply voltage is greater than the junction voltage drop of the two diodes in the circuit. FIG. 6 shows a device with a unit 60 identical to the unit 5 of FIG. Unit 60 comprises a p-channel JFET 61 whose conducting channel is in series with the conducting channel of an n-channel JFET 62 connected as shown. JFET 63 is a high breakdown voltage n-channel JFET, and such JFETs are typically more expensive than low breakdown voltage JFETs 61, 62. The J FETs 61, 62 may be replaced by one p-channel JFET having the same breakdown voltage characteristics as JFET 63 and those two JFETs configured as a unit, but the circuit shown in FIG. Target. The circuit of FIG. 6 is unipolar. If desired, unit 60 and JFET 63 connected in series may be used in place of unit 50 in the circuit of FIG. 5 to implement a high voltage protection circuit.

【手続補正書】特許法第１８４条の７第１項【提出日】１９９４年１２月９日【補正内容】請求の範囲１．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、少なくとも２つのディプレッションモード電界効果トランジスタを有するユニットを備え、上記トランジスタの一方はｎチャネルＦＥＴであり、上記トランジスタの他方はｐチャネルＦＥＴであり、上記一方のトランジスタのゲート端子を上記他方のトランジスタのドレイン端子に直接に接続し、上記他方のトランジスタのゲート端子を上記一方のトランジスタのドレイン端子に直接に接続し、互いにソース端子を直接に接続し、上記デバイスは、トランジスタのドレインおよびソース端子間に、少なくとも所定の大きさのしきい値電圧が加わった時に、効果的な開回路を与えることを特徴とする保護デバイス。２．請求項１に記載のデバイスにおいて、上記ユニットに連続した導電チャネルを有し、高電圧保護ユニットを提供する、高ブレークダウン電圧ＦＥＴを備える保護デバイス。３．請求項２に記載のデバイスにおいて、上記高ブレークダウン電圧ＦＥＴはｎチャネルＦＥＴである保護デバイス。４．請求項１に記載のデバイスにおいて、陽極を入力端子に直接に接続した第１ダイオードと、陰極を第１中間端子に直接に接続し、陽極を出力端子に接続した第２ダイオードと、陰極を入力端子に直接に接続し、陽極を第２中間端子に直接に接続した第３ダイオードと、陰極を出力端子に直接に接続し、陽極を上記第２中間端子に接続した第４ダイオードと、上記中間端子間に接続したユニットとからなるダイオードブリッジ回路を備える保護デバイス。５．請求項２に記載のデバイスにおいて、陽極を入力端子に直接に接続し、陰極を第１中間端子に直接に接続した第１ダイオードと、陰極を第１中間端子に直接に接続し、陽極を出力端子に直接に接続した第２ダイオードと、陰極を入力端子に直接に接続し、陽極を第２中間端子に直接に接続した第３ダイオードと、陰極を出力端子に直接に接続し、陽極を上記第２中間端子に直接に接続した第４ダイオードと、上記中間端子間に接続した上記高電圧保護ユニットとからなるダイオードブリッジ回路を備える保護デバイス。６．請求項１に記載のデバイスにおいて、ミラー対称に接続され、回路中あるいは電源と負荷間で直列に接続可能な２つの上記ユニットを備える保護デバイス。７．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、第１ｐチャネルＦＥＴと、第２ｐチャネルＦＥＴと、上記ｐチャネルＦＥＴの電導チャネルの間に直列に電導チャネルを有するｎチャネルＦＥＴと、上記ｎチャネルＦＥＴのゲート端子と上記各ｐチャネルＦＥＴの間に直接に接続し、陽極をｎチャネルＦＥＴのゲート端子に直接に接続し、陰極を上記各ｐチャネルＦＥＴのドレインに直接に接続したそれぞれのダイオードと、上記ｐチャネルＦＥＴのソースおよびゲート端子間に直接に接続したそれぞれのダイオードとを備え、上記ＦＥＴはディプレッションモードＦＥＴであり、上記デバイスが、上記ＦＥＴの電導チャネルに、少なくとも所定の大きさのしきい値電圧が加わった時に、効果的な開放された回路を形成することを特徴とする保護デバイス。８．請求項７に記載のデバイスにおいて、上記各ｐチャネルＦＥＴの上記ドレインおよびゲート端子間に直接に接続したそれぞれのダイオードを備える保護デバイス。９．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、第１ｎチャネルＦＥＴと、第２ｎチャネルＦＥＴと、上記ｎチャネルＦＥＴの電導チャネルの間に直列に導電チャネルを有するｐチャネルＦＥＴと、上記ｐチャネルＦＥＴのゲート端子と上記各ｎチャネルＦＥＴの間に直接に接続し、陰極をｐチャネルＦＥＴのゲート端子に接続し、陽極を上記ｐチャネルＦＥＴのドレイン端子に接続したそれぞれのダイオードと、上記ｎチャネルＦＥＴのソース端子およびゲート端子に直接に接続したそれぞれのダイオードとを備え、上記ＦＥＴはディプレッションモードＦＥＴであることを特徴とする保護デバイス。１０．請求項９に記載のデバイスにおいて、上記各ｎチャネルＦＥＴの上記ドレインおよび上記ゲート間に直接に接続したそれぞれのダイオードを備える保護デバイス。１１．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、ｐチャネルＦＥＴと、後段のｎチャネルＦＥＴとからなり、それらの導電チャネルは連続し、上記ｐチャネルＦＥＴのゲート端子が上記ｎチャネルＦＥＴのドレイン端子に接続し、上記ＦＥＴのソース端子が互いに接続した、前段ユニットと、ミラー対称であること以外は前段ユニットと同じ構成の後段ユニットであり、ｐチャネルＦＥＴとｎチャネルＦＥＴとを有し、それらの導電チャネルが負荷と接続可能な後段ユニットの上記ｐチャネルＦＥＴと連続である、後段ユニットと、上記デバイスのブレークダウン性能を増大するために、上記前段ユニットと上記後段ユニットとの間に直列に配置された少なくとも１つの回路ブロックとを備え、上記デバイスは、上記ＦＥＴの導電チャネルに、少なくとも所定の大きさのしきい値電圧が加わった時に、効果的な開回路を与えることを特徴とする保護デバイス。１２．請求項１１に記載のデバイスであって、上記回路ブロックは、３つのｎチャネルＦＥＴトランジスタを備え、それらの電導チャネルは連続し、それらのゲート端子と、上記ブロックの上記３つのＦＥＴのうちの隣接した１つと、上記前段と上記後段ユニットの隣接したＦＥＴとの間に直接に接続する整流ダイオードを備える保護デバイス。１３．請求項１２に記載のデバイスにおいて、前段および後段ユニットそれぞれのｐチャネルＦＥＴのゲートは、上記前段および上記後段ユニットそれぞれのｎチャネルＦＥＴのドレイン端子にダイオードを介して直接に接続される保護デバイス。１４．請求項１３に記載のデバイスにおいて、上記前段および上記後段ユニットの上記各ｐチャネルＦＥＴのゲートおよびドレイン端子間に直接に接続したそれぞれのダイオードを備える保護デバイス。１５．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、ｎチャネルＦＥＴと、後段のｐチャネルＦＥＴとからなり、それらの導電チャネルは連続し、上記ｎチャネルＦＥＴのゲート端子が上記ｐチャネルＦＥＴのドレイン端子に接続し、上記ＦＥＴのソース端子が互いに接続した、前段ユニットと、ミラー対称であること以外は前段ユニットと同じ構成の後段ユニットであり、ｎチャネルＦＥＴとｐチャネルＦＥＴとを有し、それらの電導チャネルが上記負荷と接続可能な上記後段ユニットの上記ｎチャネルＦＥＴと連続である、後段ユニットと、上記デバイスのブレークダウン性能を増大するために、上記前段および後段ユニットの間に直列に配置された少なくとも１つの回路ブロックとを備え、上記ＦＥＴはディプレッションモードＦＥＴであり、上記デバイスは、上記ＦＥＴの導電チャネルに、少なくとも所定の大きさのしきい値電圧が加わった時に、効果的な開回路を与えることを特徴とする保護デバイス。１６．請求項１５に記載のデバイスであって、上記回路ブロックは、３つのｐチャネルＦＥＴトランジスタを備え、それらの電導チャネルは連続し、それらのゲート端子と、上記ブロックの上記３つのＦＥＴのうちの隣接した１つと、上記前段と上記後段ユニットの隣接したＦＥＴとの間に直接に接続する整流ダイオードを有する保護デバイス。１７．請求項１６に記載のデバイスにおいて、上記前段および上記後段ユニットの上記各ｎチャネルＦＥＴのゲートおよびドレイン端子間に直接に接続されるそれぞれのダイオードを備える保護デバイス。１８．請求項１ないし１７のいずれか１つに記載のデバイスにおいて、上記ＦＥＴがＦｅｔである保護デバイス。１９．請求項１ないし１７のいずれか１つに記載のデバイスにおいて、上記ＦＥＴがＭＯＳＦＥＴである保護デバイス。２０．請求項１ないし１７のいずれか１つに記載のデバイスにおいて、上記ＦＥＴが静電誘導ＦＥＴである保護デバイス。【手続補正書】特許法第１８４条の８【提出日】１９９５年４月２１日【補正内容】請求の範囲１．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、少なくとも２つのディプレッションモード電界効果トランジスタを有するユニットを備え、上記トランジスタの一方はｎチャネルＦＥＴであり、上記トランジスタの他方はｐチャネルＦＥＴであり、上記一方のトランジスタのゲート端子を上記他方のトランジスタのドレイン端子に接続し、上記他方のトランジスタのゲート端子を上記一方のトランジスタのドレイン端子に接続し、互いにソース端子を接続し、上記デバイスは、トランジスタのドレインおよびソース端子間に、少なくとも所定の大きさのしきい値電圧が加わった時に、効果的な開回路を与えることを特徴とする保護デバイス。２．請求項１に記載のデバイスにおいて、上記一方のトランジスタの上記ゲート端子は、上記他方のトランジスタの上記ドレイン端子に直接に接続され、上記他方のトランジスタの上記ゲート端子は、上記一方のトランジスタの上記ドレイン端子に直接に接続され、上記トランジスタの上記ソース端子が互いに直接に接続された保護デバイス。３．請求項２に記載のデバイスにおいて、上記ユニットに連続した導電チャネルを有し、高電圧保護ユニットを提供する、高ブレークダウン電圧ＦＥＴを備える保護デバイス。４．請求項３に記載のデバイスにおいて、上記高ブレークダウン電圧ＦＥＴはｎチャネルＦＥＴである保護デバイス。５．請求項１に記載のデバイスにおいて、陽極を入力端子に接続し、陰極を第１中間端子に接続した第１ダイオードと、陰極を上記第１中間端子に接続し、陽極を出力端子に接続した第２ダイオードと、陰極を入力端子に接続し、陽極を第２中間端子に接続した第３ダイオードと、陰極を上記出力端子に直接に接続し、陽極を上記第２中間端子に接続した第４ダイオードと、上記中間端子間に接続した上記ユニットとからなるダイオードブリッジ回路を備える保護デバイス。６．請求項５に記載のデバイスにおいて、上記第１ダイオードの陽極は上記入力端子に直接に接続し、上記第２ダイオードの陰極は上記第１中間端子に直接に接続し、上記第３ダイオードの陰極は上記入力端子に直接に接続し、その陽極は第２中間端子に直接に接続し、上記第４ダイオードの陰極は上記出力端子に直接に接続する保護デバイス。７．請求項３に記載のデバイスにおいて、陽極を入力端子に接続し、陰極を第１中間端子に接続した第１ダイオードと、陰極を第１中間端子に接続し、陽極を出力端子に接続した第２ダイオードと、陰極を入力端子に接続し、陽極を第２中間端子に接続した第３ダイオードと、陰極を出力端子に接続し、陽極を上記第２中間端子に接続した第４ダイオードと、上記中間端子間に接続した上記高電圧保護ユニットとからなるダイオードブリッジ回路を備える保護デバイス。８．請求項７に記載のデバイスにおいて、上記ブリッジの第１ダイオードの陽極は上記入力端子に直接に接続し、その陰極は上記第１中間端子に直接に接続し、上記ブリッジの第２ダイオードの陰極は上記第１中間端子に直接に接続し、上記ブリッジの第３ダイオードの陰極は上記入力端子に直接に接続し、その陽極は第２中間端子に直接に接続し、上記ブリッジの第４ダイオードの陰極は上記出力端子に直接に接続し、その陽極は上記第２中間端子に直接に接続する保護デバイス。９．請求項１に記載のデバイスにおいて、ミラー対称に接続され、回路中あるいは電源と負荷間で直列に接続可能な２つの上記ユニットを備える保護デバイス。１０．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、第１ｐチャネルＦＥＴと、第２ｐチャネルＦＥＴと、上記ｐチャネルＦＥＴの電導チャネルの間に直列に電導チャネルを有するｎチャネルＦＥＴと、上記ｎチャネルＦＥＴのゲート端子と上記各ｐチャネルＦＥＴの間に接続し、陽極をｎチャネルＦＥＴのゲート端子に接続し、陰極を上記各ｐチャネルＦＥＴのドレインに接続したそれぞれのダイオードと、上記第２ｐチャネルＦＥＴのソースおよび第１ｐチャネルＦＥＴのゲート間、並びに、上記第１ｐチャネルＦＥＴのソースおよび第２ｐチャネルＦＥＴのゲート間に接続したそれぞれのダイオードとを備え、上記ＦＥＴはディプレッションモードＦＥＴであり、上記デバイスが、上記ＦＥＴの電導チャネルに、少なくとも所定の大きさのしきい値電圧が加わった時に、効果的な開回路を与えることを特徴とする保護デバイス。１１．請求項１０に記載のデバイスにおいて、上記ダイオードは直接に接続されている保護デバイス。１２．請求項１１に記載のデバイスにおいて、上記各ｐチャネルＦＥＴの上記ドレインおよびゲート端子間に直接に接続したそれぞれのダイオードを備える保護デバイス。１３．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、第１ｎチャネルＦＥＴと、第２ｎチャネルＦＥＴと、上記ｎチャネルＦＥＴの電導チャネルの間に直列に導電チャネルを有するｐチャネルＦＥＴと、上記ｐチャネルＦＥＴのゲート端子と上記各ｎチャネルＦＥＴの間に接続し、陰極をｐチャネルＦＥＴのゲート端子に接続し、陽極を上記ｐチャネルＦＥＴのドレイン端子に接続したそれぞれのダイオードと、上記第２ｎチャネルＦＥＴのソースおよび上記第１ｎチャネルＦＥＴのゲート間、並びに、上記第１ｎチャネルＦＥＴのソースおよび上記第２ｎチャネルＦＥＴのゲート間に接続したそれぞれのダイオードとを備え、上記ＦＥＴはディプレッションモードＦＥＴであることを特徴とする保護デバイス。１４．請求項１３に記載のデバイスにおいて、上記ダイオードは直接に接続されている保護デバイス。１５．請求項１３に記載のデバイスにおいて、上記各ｎチャネルＦＥＴの上記ドレインおよび上記ゲート間に直接に接続したそれぞれのダイオードを備える保護デバイス。１６．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、ｐチャネルＦＥＴと、後段のｎチャネルＦＥＴとからなり、それらの導電チャネルは連続し、上記ｐチャネルＦＥＴのゲート端子が上記ｎチャネルＦＥＴのドレイン端子に接続し、上記ＦＥＴのソース端子が互いに接続した、前段ユニットと、ミラー対称であること以外は前段ユニットと同じ構成の後段ユニットであり、ｐチャネルＦＥＴとｎチャネルＦＥＴとを有し、それらの導電チャネルが負荷と接続可能な後段ユニットの上記ｐチャネルＦＥＴと連続である、後段ユニットと、上記デバイスのブレークダウン性能を増大するために、上記前段ユニットと上記後段ユニットとの間に直列に配置された少なくとも１つの回路ブロックとを備え、上記デバイスは、上記ＦＥＴの導電チャネルに、少なくとも所定の大きさのしきい値電圧が加わった時に、効果的な開回路を与えることを特徴とする保護デバイス。１７．請求項１６に記載のデバイスであって、上記回路ブロックは、電導チャネルが連続する３つのｎチャネルＦＥＴトランジスタ、および、上記回路ブロックの各ＦＥＴのゲート端子と、隣接する上記ブロックの上記ＦＥＴと、上記前段と上記後段ユニットの隣接するＦＥＴにゲート端子を接続する上記回路ブロックの２つのＦＥＴとの間に接続する整流ダイオードを備える保護デバイス。１８．請求項１７に記載のデバイスにおいて、前段および後段ユニットそれぞれのｐチャネルＦＥＴのゲートは、上記前段および上記後段ユニットそれぞれのｎチャネルＦＥＴのドレイン端子にダイオードを介して接続される保護デバイス。１９．請求項１８に記載のデバイスにおいて、上記前段および上記後段ユニットの上記各ｐチャネルＦＥＴのゲートおよびドレイン端子間に接続したそれぞれのダイオードを備える保護デバイス。２０．請求項１８または１９に記載のデバイスにおいて、上記ダイオードは直接に接続されている保護デバイス。２１．電源と負荷との間あるいは回路の中で接続可能な絶縁デバイスであって、上記デバイスは、ｎチャネルＦＥＴと、後段のｐチャネルＦＥＴとからなり、それらの導電チャネルは連続し、上記ｎチャネルＦＥＴのゲート端子が上記ｐチャネルＦＥＴのドレイン端子に接続し、上記ＦＥＴのソース端子が互いに接続した、前段ユニットと、ミラー対称であること以外は前段ユニットと同じ構成の後段ユニットであり、ｎチャネルＦＥＴとｐチャネルＦＥＴとを有し、それらの電導チャネルが上記負荷と接続可能な上記後段ユニットの上記ｎチャネルＦＥＴと連続である、後段ユニットと、上記デバイスのブレークダウン性能を増大するために、上記前段および後段ユニットの間に直列に配置された少なくとも１つの回路ブロックとを備え、上記ＦＥＴはディプレッションモードＦＥＴであり、上記デバイスは、上記ＦＥＴの導電チャネルに、少なくとも所定の大きさのしきい値電圧が加わった時に、効果的な開回路を与えることを特徴とする保護デバイス。２２．請求項２１に記載のデバイスであって、上記回路ブロックは、電導チャネルが連続する３つのｐチャネルＦＥＴトランジスタ、および、上記回路ブロックの各ＦＥＴのゲート端子と、隣接する上記ブロックの上記ＦＥＴと、上記前段と上記後段ユニットの隣接するＦＥＴにゲート端子を接続する上記回路ブロックの２つのＦＥＴとの間に接続する整流ダイオードを備える保護デバイス。２３．請求項２２に記載のデバイスにおいて、上記前段および上記後段ユニットの上記各ｎチャネルＦＥＴのゲートおよびドレイン端子間に接続されるそれぞれのダイオードを備える保護デバイス。２４．請求項１ないし２３のいずれか１つに記載のデバイスにおいて、上記ＦＥＴがＪＦＥＴである保護デバイス。２５．請求項１ないし２３のいずれか１つに記載のデバイスにおいて、上記ＦＥＴがＭＯＳＦＥＴである保護デバイス。２６．請求項１ないし２３のいずれか１つに記載のデバイスにおいて、上記ＦＥＴが静電誘導ＦＥＴである保護デバイス。[Procedure Amendment] Patent Law Article 184-7, Paragraph 1 [Submission date] December 9, 1994 [Correction content] The scope of the claims 1. An isolation device that can be connected between a power source and a load or in a circuit , The device comprises at least two depletion mode field effect transistors. Equipped with a unit having a star, One of the transistors is an n-channel FET, and the other of the transistors is Is a p-channel FET, and the gate terminal of the one transistor is connected to the other Connect directly to the drain terminal of the transistor, and the gate of the other transistor above Connect the terminal directly to the drain terminal of one of the above transistors, and Connect the child directly, The device comprises at least the drain and source terminals of the transistor. Specially designed to provide an effective open circuit when a threshold voltage of a certain magnitude is applied. Protection device to collect. 2. The device according to claim 1, wherein a conductive charcoal continuous with the unit is provided. Equipped with high breakdown voltage FET, which has high voltage protection unit Protection device. 3. The device of claim 2 wherein said high breakdown voltage FET Is a protection device that is an n-channel FET. 4. The device of claim 1, wherein A first diode whose anode is directly connected to the input terminal, The second diode with the cathode directly connected to the first intermediate terminal and the anode connected to the output terminal. And The third cathode with the cathode directly connected to the input terminal and the anode directly connected to the second intermediate terminal. Iodo, A fourth die in which the cathode is directly connected to the output terminal and the anode is connected to the second intermediate terminal. Aether, With the unit connected between the above intermediate terminals A protection device comprising a diode bridge circuit consisting of. 5. The device of claim 2, wherein A first terminal in which the anode is directly connected to the input terminal and the cathode is directly connected to the first intermediate terminal. Iodo, The second cathode with the cathode directly connected to the first intermediate terminal and the anode directly connected to the output terminal. Iodo, The third cathode with the cathode directly connected to the input terminal and the anode directly connected to the second intermediate terminal. Iodo, The cathode directly connected to the output terminal and the anode directly connected to the second intermediate terminal 4 diodes, With the high voltage protection unit connected between the intermediate terminals A protection device comprising a diode bridge circuit consisting of. 6. The device according to claim 1, wherein the devices are connected in mirror symmetry and are connected in the circuit. Protective device with two above-mentioned units that can be connected in series between power supply and load Su. 7. An isolation device that can be connected between a power source and a load or in a circuit , The above device is A first p-channel FET, A second p-channel FET, N channel having a conductive channel in series between the conductive channels of the p-channel FET Channel FET, Direct connection between the gate terminal of the n-channel FET and each p-channel FET Then, connect the anode directly to the gate terminal of the n-channel FET, and connect the cathode to the p channel above. Each diode directly connected to the drain of the channel FET, Directly connected between the source and gate terminals of the p-channel FET With diode Equipped with The FET is a depletion mode FET, and the device is the F When a threshold voltage of at least a predetermined magnitude is applied to the conductive channel of ET , A protection device characterized by forming an effective open circuit. 8. The device according to claim 7, wherein each of the p-channel FETs includes the transistor. Protection with respective diodes directly connected between the rain and gate terminals device. 9. An isolation device that can be connected between a power source and a load or in a circuit , The above device is A first n-channel FET, A second n-channel FET, A p channel having a conductive channel in series between the conductive channels of the n-channel FET. Channel FET, Directly connect between the gate terminal of the p-channel FET and each of the n-channel FETs. Then, connect the cathode to the gate terminal of the p-channel FET and connect the anode to the p-channel F Each diode connected to the drain terminal of ET, Directly connected to the source and gate terminals of the n-channel FET With the diode And the above-mentioned FET is a depletion mode FET. Protection device. 10. The device of claim 9, wherein the n-channel FET is Insulation with a respective diode connected directly between the drain and the gate Protection device. 11. An isolation device that can be connected between a power source and a load or in a circuit The above device It consists of a p-channel FET and a subsequent n-channel FET, and their conductive char The channel is continuous and the gate terminal of the p-channel FET is the gate of the n-channel FET. A pre-stage unit connected to the rain terminal and the source terminals of the above FETs connected to each other When, It is a post-stage unit with the same configuration as the pre-stage unit, except that it is mirror symmetric, has a p-channel FET and an n-channel FET, and their conductive channels A rear unit that is continuous with the p-channel FET of the connectable rear unit , In order to increase the breakdown performance of the above device, At least one circuit block arranged in series between the latter-stage unit and Equipped with The device has at least a predetermined size in the conductive channel of the FET. A protective device characterized by providing an effective open circuit when a threshold voltage is applied. chair. 12. The device of claim 11, wherein the circuit block comprises three n-channel FET transistors, their conducting channels being continuous, The gate terminal of the block and the adjacent one of the three FETs in the block, A rectifying diode connected directly between the preceding stage and the adjacent FET of the latter stage unit. Protection device with a cord. 13. The device according to claim 12, wherein the pre-stage and post-stage units are The gates of the respective p-channel FETs are the front stage unit and the rear stage unit, respectively. Protection that is directly connected to the drain terminal of the n-channel FET via a diode device. 14. The device according to claim 13, wherein the front stage and the rear stage are connected. Connected directly between the gate and drain terminals of each of the above p-channel FETs Protection device with each diode. 15. An isolation device that can be connected between a power source and a load or in a circuit The above device It consists of an n-channel FET and a p-channel FET in the latter stage, The channel is continuous, and the gate terminal of the n-channel FET is the gate of the p-channel FET. A pre-stage unit connected to the rain terminal and the source terminals of the above FETs connected to each other When, It is a post-stage unit with the same configuration as the pre-stage unit, except that it is mirror symmetric, an n-channel FET and a p-channel FET, and their conduction channels are the negative A rear unit that is continuous with the n-channel FET of the rear unit that can be connected to a load. Knit, In order to increase the breakdown performance of the device, the pre-stage and post-stage units are At least one circuit block arranged in series between the knits and Equipped with The FET is a depletion mode FET, and the device is the F When a threshold voltage of at least a predetermined magnitude is applied to the conductive channel of ET, A protection device characterized by providing an effective open circuit. 16. The device of claim 15, wherein the circuit block comprises three p-channel FET transistors, their conducting channels being continuous, The gate terminal of the block and the adjacent one of the three FETs in the block, A rectifying diode connected directly between the preceding stage and the adjacent FET of the latter stage unit. Protective device having a card. 17． The device according to claim 16, wherein the former stage and the latter stage unit. Connected directly between the gate and drain terminals of each of the above n-channel FETs Protection device with each diode. 18. The device according to any one of claims 1 to 17, wherein A protection device whose FET is Fet. 19. The device according to any one of claims 1 to 17, wherein A protection device in which the FET is a MOSFET. 20. The device according to any one of claims 1 to 17, wherein A protection device in which the FET is a static induction FET. [Procedure Amendment] Patent Act Article 184-8 [Submission date] April 21, 1995 [Correction content] The scope of the claims 1. An isolation device that can be connected between a power source and a load or in a circuit , The device comprises at least two depletion mode field effect transistors. Equipped with a unit having a star, One of the transistors is an n-channel FET, and the other of the transistors is Is a p-channel FET, and the gate terminal of the one transistor is connected to the other Connect to the drain terminal of the transistor, and connect the gate terminal of the other transistor Connect to the drain terminal of one of the above transistors, connect the source terminals to each other, The device comprises at least the drain and source terminals of the transistor. Specially designed to provide an effective open circuit when a threshold voltage of a certain magnitude is applied. Protection device to collect. 2. The device of claim 1, wherein the gate of the one transistor is The gate terminal is directly connected to the drain terminal of the other transistor, and The gate terminal of the other transistor is connected to the drain of the one transistor. Directly connected to the IN terminal, the source terminals of the transistors are directly connected to each other Connected protection device. 3. The device according to claim 2, wherein a conductive charcoal continuous with the unit is provided. Equipped with high breakdown voltage FET, which has high voltage protection unit Protection device. 4. The device of claim 3, wherein the high breakdown voltage FET Is a protection device that is an n-channel FET. 5. The device of claim 1, wherein A first diode having an anode connected to an input terminal and a cathode connected to a first intermediate terminal; A second diode in which the cathode is connected to the first intermediate terminal and the anode is connected to the output terminal. When, A third diode having a cathode connected to the input terminal and an anode connected to the second intermediate terminal; A fourth terminal in which a cathode is directly connected to the output terminal and an anode is connected to the second intermediate terminal. A diode, With the unit connected between the intermediate terminals A protection device comprising a diode bridge circuit consisting of. 6. The device of claim 5, wherein the anode of the first diode is the Directly connected to the input terminal, the cathode of the second diode is directly connected to the first intermediate terminal The cathode of the third diode is directly connected to the input terminal and its anode Is directly connected to the second intermediate terminal, and the cathode of the fourth diode is directly connected to the output terminal. A protective device that connects to the connection. 7. The device of claim 3, wherein A first diode having an anode connected to an input terminal and a cathode connected to a first intermediate terminal; A second diode having a cathode connected to the first intermediate terminal and an anode connected to the output terminal; A third diode having a cathode connected to the input terminal and an anode connected to the second intermediate terminal; A fourth diode having a cathode connected to the output terminal and an anode connected to the second intermediate terminal. When, With the high voltage protection unit connected between the intermediate terminals A protection device comprising a diode bridge circuit consisting of. 8. The device of claim 7, wherein the first diode of the bridge is The anode is directly connected to the input terminal, and the cathode is directly connected to the first intermediate terminal. The cathode of the second diode of the bridge is directly connected to the first intermediate terminal, The cathode of the third diode of the bridge is directly connected to the input terminal and its anode Is connected directly to the second intermediate terminal, and the cathode of the fourth diode of the bridge is the output of Power terminal, the anode of which is directly connected to the second intermediate terminal described above. chair. 9. The device according to claim 1, wherein the devices are connected in mirror symmetry and are connected in the circuit. Protective device with two above-mentioned units that can be connected in series between power supply and load Su. 10. An isolation device that can be connected between a power source and a load or in a circuit The above device A first p-channel FET, A second p-channel FET, N channel having a conductive channel in series between the conductive channels of the p-channel FET Channel FET, Connected between the gate terminal of the n-channel FET and each p-channel FET, The anode is connected to the gate terminal of the n-channel FET, and the cathode is connected to the p-channel FET. Each diode connected to the drain of Between the source of the second p-channel FET and the gate of the first p-channel FET, And the source of the first p-channel FET and the gate of the second p-channel FET. Each diode connected between Equipped with The FET is a depletion mode FET, and the device is the F When a threshold voltage of at least a predetermined magnitude is applied to the conductive channel of ET A protection device characterized by providing an effective open circuit. 11. The device according to claim 10, wherein the diode is directly connected. Protection device. 12. The device of claim 11, wherein each p-channel FET is overlaid. Equipped with respective diodes directly connected between the drain and gate terminals Protection device. 13. An isolation device that can be connected between a power source and a load or in a circuit The above device A first n-channel FET, A second n-channel FET, A p channel having a conductive channel in series between the conductive channels of the n-channel FET. Channel FET, Connected between the gate terminal of the p-channel FET and each of the n-channel FETs, Connect the cathode to the gate terminal of the p-channel FET and the anode to the p-channel FET. Each diode connected to the drain terminal, Source of the second n-channel FET and gate of the first n-channel FET And the source of the first n-channel FET and the second n-channel FE With each diode connected between the gates of T Equipped with The above FET is a depletion mode FET, which is a protection device. chair. 14. The device according to claim 13, wherein the diode is directly connected. Protection device. 15. The device of claim 13, wherein each n-channel FET is overlaid. Each diode is directly connected between the drain and the gate Protection device. 16. An isolation device that can be connected between a power source and a load or in a circuit The above device It consists of a p-channel FET and a subsequent n-channel FET, and their conductive char The channel is continuous and the gate terminal of the p-channel FET is the gate of the n-channel FET. A pre-stage unit connected to the rain terminal and the source terminals of the above FETs connected to each other When, It is a post-stage unit with the same configuration as the pre-stage unit, except that it is mirror symmetric, has a p-channel FET and an n-channel FET, and their conductive channels A rear unit that is continuous with the p-channel FET of the connectable rear unit , In order to increase the breakdown performance of the above device, At least one circuit block arranged in series between the latter-stage unit and Equipped with The device has at least a predetermined size in the conductive channel of the FET. A protective device characterized by providing an effective open circuit when a threshold voltage is applied. chair. 17． The device according to claim 16, wherein the circuit block comprises a conductive cord. Three n-channel FET transistors with continuous channels and the circuit block described above. Wh The gate terminal of each FET of the above-mentioned FET, the above-mentioned FET of the adjacent block, and the preceding stage And the above circuit block for connecting the gate terminal to the adjacent FET of the latter unit A protection device comprising a rectifying diode connected between the two FETs of. 18. The device of claim 17, wherein the pre-stage and post-stage units are The gates of the respective p-channel FETs are the front stage unit and the rear stage unit, respectively. Device connected to the drain terminal of the n-channel FET of Su. 19. The device according to claim 18, wherein the front stage and the rear stage are Connected between the gate and drain terminals of each of the above p-channel FETs Protection device with these diodes. 20. 20. The device according to claim 18 or 19, wherein the diode is A protection device that is directly connected. 21. An isolation device that can be connected between a power source and a load or in a circuit The above device It consists of an n-channel FET and a p-channel FET in the latter stage, The channel is continuous, and the gate terminal of the n-channel FET is the gate of the p-channel FET. A pre-stage unit connected to the rain terminal and the source terminals of the above FETs connected to each other When, It is a post-stage unit with the same configuration as the pre-stage unit, except that it is mirror symmetric, an n-channel FET and a p-channel FET, and their conduction channels are the negative A rear unit that is continuous with the n-channel FET of the rear unit that can be connected to a load. Knit, In order to increase the breakdown performance of the device, the pre-stage and post-stage units are At least one circuit block arranged in series between the knits and Equipped with The FET is a depletion mode FET, and the device is the F When a threshold voltage of at least a predetermined magnitude is applied to the conductive channel of ET, A protection device characterized by providing an effective open circuit. 22. 22. The device of claim 21, wherein the circuit block is a conductive cord. Three p-channel FET transistors with continuous channels and the circuit block described above. The gate terminal of each FET of the block, the FET of the adjacent block, Circuit block connecting the gate terminals to the adjacent FETs of the stage and the latter unit. A protection device comprising a rectifying diode connected between the two FETs of the network. 23. The device according to claim 22, wherein the front stage and the rear stage are connected. Connected between the gate and drain terminals of each of the above n-channel FETs of Protection device with each diode. 24. The device according to any one of claims 1 to 23, wherein A protection device whose FET is a JFET. 25. The device according to any one of claims 1 to 23, wherein A protection device in which the FET is a MOSFET. 26. The device according to any one of claims 1 to 23, wherein A protection device in which the FET is a static induction FET.

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＳ，ＵＺ，ＶＮ─────────────────────────────────────────────────── ─── Continued front page (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), OA (BF, BJ, CF, CG , CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AM, AT, AU, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, ES, F I, GB, GE, HU, JP, KE, KG, KP, KR , KZ, LK, LU, LV, MD, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, S E, SI, SK, TJ, TT, UA, US, UZ, VN

Claims

[Claims] 1. A protection device that can be connected between a power source and a load or in a circuit , The device comprises at least two depletion mode field effect transistors. Equipped with a unit having a star, One of the transistors is an n-channel FET and the other is a p-channel FET The gate terminal of one of the transistors is connected to the drain of the other transistor. Connect to the IN terminal and connect the gate terminal of the other transistor to the one The protection device is connected to the drain terminal of the star and the source terminals are connected to each other. 2. The device of claim 1, wherein a conductive channel is provided in series with the unit. With a high breakdown voltage FET, which has a high voltage protection unit Protection device. 3. The device of claim 2, wherein the high breakdown voltage FE is n A protection device that is a channel FET. 4. The device of claim 1, wherein A first diode whose anode is connected to the input terminal, A second diode having a cathode connected to the first intermediate terminal and an anode connected to the output terminal; A third diode having a cathode connected to the input terminal and an anode connected to the second intermediate terminal; A fourth diode having a cathode connected to the output terminal and an anode connected to the second intermediate terminal. And a unit connected between the intermediate terminals A protection device comprising a diode bridge circuit consisting of. 5. The device of claim 2, wherein A first diode having an anode connected to an input terminal and a cathode connected to a first intermediate terminal; A second diode having a cathode connected to the first intermediate terminal and an anode connected to the output terminal; A third diode having a cathode connected to the input terminal and an anode connected to the second intermediate terminal; A fourth diode having a cathode connected to the output terminal and an anode connected to the second intermediate terminal. And the high voltage protection unit connected between the intermediate terminals, A protection device comprising a diode bridge circuit consisting of. 6. The device of claim 1, wherein the circuit is connected in mirror symmetry. Units that can be connected in series with or between the power supply and the load Protection circuit with. 7. A protection device that can be connected between a power source and a load or in a circuit , The above device is A first p-channel FET, A second p-channel FET, N channel having a conductive channel in series between the conductive channels of the p-channel FET Channel FET, Extending between the gate terminal of the n-channel FET and each p-channel FET , The anode is connected to the gate terminal of the n-channel FET, and the cathode is connected to the p-channel FE. Each diode connected to the drain of T, Each die connected between the source and gate terminals of the p-channel FET Aether And the above-mentioned FET is a depletion mode FET. Protection device. 8. The device of claim 7, wherein each p-channel FET is drained. Protection device with each diode connected between the gate and the gate terminal. 9. A protection device that can be connected between a power source and a load or in a circuit , The above device is A first n-channel FET, A second n-channel FET, A p channel having a conductive channel in series between the conductive channels of the n-channel FET. Channel FET, Extending between the gate terminal of the p-channel FET and each of the n-channel FETs, Connect the cathode to the gate terminal of the p-channel FET and the anode to the p-channel FET. Each diode connected to the drain terminal, Each datum connected to the source terminal and gate terminal of the n-channel FET With iodo And the above-mentioned FET is a depletion mode FET. Protection device. 10. The device of claim 9, wherein the n-channel FET is Protective device with each diode connected between the drain and the gate chair. 11. A protective device that can be connected between a power source and a load or in a circuit. The above device Consists of a p-channel FET and a subsequent n-channel FET, and their conduction The channel is continuous, and the gate terminal of the p-channel FET is the n-channel FET. Connected to the drain terminal of the FET, and the source terminals of the above FETs are connected to each other. And It is a rear unit that has the same configuration as the front unit except that it is mirror-symmetrical a p-channel FET and an n-channel FET, the conduction channels of which are load Is connected to the p-channel FET of the latter unit that can be connected to And In order to increase the breakdown performance of the device, At least one circuit block arranged in series between the latter stage unit and Protection device with. 12. The device of claim 11, wherein the circuit block comprises three n-channel FET transistors, their conductive channels being continuous, Between the gate terminal and the adjacent one of the three FETs in the block And a rectifying die connected between the preceding stage and the adjacent FET of the latter stage unit A protection device having an ode. 13. The device according to claim 12, wherein the pre-stage and post-stage units are The gates of the respective p-channel FETs are the front stage unit and the rear stage unit, respectively. Connected to the drain terminal of the n-channel FET via the diode at Protection device. 14. The device according to claim 13, wherein the front stage and the rear stage are connected. Connected between the gate and drain terminals of each p-channel FET of the above Protection device with each diode. 15. A protective device that can be connected between a power source and a load or in a circuit. The above device It consists of an n-channel FET and a p-channel FET in the latter stage, The channel is continuous, and the gate terminal of the n-channel FET is the gate of the p-channel FET. A pre-stage unit connected to the rain terminal and the source terminals of the above FETs connected to each other When, It is a post-stage unit with the same configuration as the pre-stage unit, except that it is mirror symmetric, The above-mentioned rear-stage unit having an n-channel FET and a p-channel FET and connectable to a load The above n-channel FETs and their conductive channels are continuous, With In order to increase the breakdown performance of the device, At least one circuit block arranged in series between the latter stage unit and Protection device with. 16. The device of claim 15, wherein the circuit block comprises three p-channel FET transistors, their conductive channels being continuous, Between the gate terminal and the adjacent one of the three FETs in the block And a rectifier connected between the preceding FET and the adjacent FET of the latter unit. Protection device having a diode. 17． The device according to claim 16, wherein the former stage and the latter stage unit. Each extending between the gate and drain terminals of each of the above n-channel FETs Protection device with these diodes. 18. The device according to any one of claims 1 to 17, wherein A protection device whose FET is a JFET. 19. The device according to any one of claims 1 to 17, wherein A protection device in which the FET is a MOSFET. 20. The device according to any one of claims 1 to 17, wherein A protection device in which the FET is a static induction FET.