JPH0851283A - Multilayer wiring board and package for semiconductor device storage - Google Patents

Multilayer wiring board and package for semiconductor device storage

Info

Publication number
JPH0851283A
JPH0851283A JP7102702A JP10270295A JPH0851283A JP H0851283 A JPH0851283 A JP H0851283A JP 7102702 A JP7102702 A JP 7102702A JP 10270295 A JP10270295 A JP 10270295A JP H0851283 A JPH0851283 A JP H0851283A
Authority
JP
Japan
Prior art keywords
high dielectric
layer
dielectric layer
dielectric constant
imparting agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7102702A
Other languages
Japanese (ja)
Other versions
JP3740184B2 (en
Inventor
Kunihide Yomo
邦英 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10270295A priority Critical patent/JP3740184B2/en
Publication of JPH0851283A publication Critical patent/JPH0851283A/en
Application granted granted Critical
Publication of JP3740184B2 publication Critical patent/JP3740184B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】半導体素子と近似の熱膨張係数を有し、且つコ
ンデンサ部を具備し、大型の半導体素子を実装できる多
層配線基板及び半導体素子収納用パッケージを提供す
る。 【構成】ムライトを主成分とするセラミックスからなる
絶縁層2の表面あるいは絶縁層2間にメタライズ配線層
7が配設されたセラミック絶縁基板の内部または表面
に、ムライトと、W、Mo、Re及びZrO2 から選ば
れる少なくとも1種の高誘電率付与剤を含有する高誘電
体層3を一対の電極4、5により挟持してなるコンデン
サ部6を積層配設した多層配線基板および半導体素子収
納用パッケージを得る。
(57) [Abstract] [PROBLEMS] To provide a multilayer wiring board and a package for accommodating a semiconductor element, which has a coefficient of thermal expansion similar to that of the semiconductor element and includes a capacitor section, on which a large-sized semiconductor element can be mounted. [Structure] Mullite, W, Mo, Re, and W are formed on or in the surface of an insulating layer 2 made of ceramics containing mullite as a main component or inside or on the surface of a ceramic insulating substrate on which a metallized wiring layer 7 is provided between insulating layers 2. A multilayer wiring board and a semiconductor element accommodating device in which a capacitor portion 6 formed by sandwiching a high dielectric layer 3 containing at least one high dielectric constant imparting agent selected from ZrO 2 by a pair of electrodes 4 and 5 is stacked. Get the package.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高誘電体層と一対の電
極からなるコンデンサ部を具備する多層配線基板および
半導体素子収納用パッケージに関するもので、より詳細
には安定した電気的特性、優れた密封性能および機械的
強度を有する多層配線基板およびパッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-layer wiring board having a capacitor portion composed of a high dielectric layer and a pair of electrodes and a package for accommodating semiconductor elements. More specifically, it has stable electrical characteristics and excellent characteristics. The present invention relates to a multilayer wiring board and a package having excellent sealing performance and mechanical strength.

【0002】[0002]

【従来技術】半導体素子収納用パッケージでは、半導体
素子(集積回路)は外来ノイズや不要輻射により誤動作
を生じ易いために、従来より30〜100μF程度の容
量を持ったコンデンサ部を電源側と接地側との間に介在
することにより、ノイズを吸収し誤動作を防止してい
た。このコンデンサ部は一般にはセラミック誘電体を一
対の電極で挟持したものからなり、従来はこのコンデン
サの接続をパッケージとは別の外付けにより行なってい
たため、実装密度の向上を図ることができなかった。
2. Description of the Related Art In a package for accommodating semiconductor elements, a semiconductor element (integrated circuit) is apt to malfunction due to external noise or unnecessary radiation. Therefore, a capacitor section having a capacity of about 30 to 100 .mu.F is provided on the power supply side and the ground side. By interposing between and, noise is absorbed and malfunction is prevented. This capacitor part is generally composed of a ceramic dielectric sandwiched between a pair of electrodes. Conventionally, this capacitor was connected externally to the package, so that the mounting density could not be improved. .

【0003】このような欠点を解決するための方法とし
て、アルミナを主成分とする絶縁層の間に、アルミナ等
の誘電体層をWあるいはMoからなる一対の電極層によ
り挟持したコンデンサ部を介装した半導体素子収納用パ
ッケージが知られている(特開昭62−169461号
公報参照)。
As a method for solving such a drawback, a capacitor section in which a dielectric layer such as alumina is sandwiched between a pair of electrode layers made of W or Mo between insulating layers containing alumina as a main component is interposed. A package for accommodating mounted semiconductor elements is known (see Japanese Patent Application Laid-Open No. 62-169461).

【0004】また、多層アルミナ質配線基板としては、
例えば、特開平3−87091号公報に開示されるよう
に、両側にWまたはMo等の高融点金属を主成分とする
ペーストを塗布または印刷してなる一対の電極層が形成
され、かつ、アルミナ中にWまたはMoからなる高誘電
率付与剤を含有する高誘電体層を電極で挟持したコンデ
ンサ部をアルミナを主成分とする絶縁層間に介装した多
層アルミナ質配線基板が知られている。
Further, as the multilayer alumina wiring board,
For example, as disclosed in Japanese Patent Laid-Open No. 3-87091, a pair of electrode layers formed by applying or printing a paste containing a high melting point metal such as W or Mo as a main component is formed on both sides, and alumina is formed. There is known a multi-layered alumina wiring substrate in which a capacitor part having a high dielectric layer containing a high dielectric constant imparting agent made of W or Mo sandwiched between electrodes is interposed between insulating layers containing alumina as a main component.

【0005】[0005]

【発明が解決しようとする問題点】しかしながら、従来
の配線基板や半導体素子収納用パッケージ中に具備され
る高誘電体層は、電気特性が未だ不安定であり、高誘電
体層を挟持する電極間の絶縁抵抗が低下し、著しい場合
には電極間がショートする等のおそれがあった。また、
多層構造物の密封性(気密性)も不十分であり、湿気等
が浸透して電極層の表面抵抗を変化させたり、あるいは
電極層と高誘電体層や絶縁層との間に十分な接合強度が
得られない等の欠点があった。
However, the high-dielectric layer provided in the conventional wiring board or package for housing a semiconductor element is still unstable in electrical characteristics, and the electrodes holding the high-dielectric layer are sandwiched. There is a risk that the insulation resistance between the electrodes will decrease, and if it is significant, a short circuit will occur between the electrodes. Also,
The hermeticity (airtightness) of the multi-layered structure is also insufficient, and the surface resistance of the electrode layer changes due to moisture permeation, or sufficient bonding between the electrode layer and the high dielectric layer or insulating layer. There were drawbacks such as lack of strength.

【0006】さらに、高誘電体層中の成分、特にWやM
oなどの成分は隣接する電極層や絶縁層に拡散しやす
く、また、逆に電極層を構成するWやMoなどの高融点
金属が高誘電体層中に拡散し、高誘電体層の組成に影響
を及ぼしその結果、誘電体層の電気特性が変化し、安定
した比誘電率等の電気特性が得られないという問題があ
った。
Furthermore, the components in the high dielectric layer, especially W and M
A component such as o easily diffuses into the adjacent electrode layer or insulating layer, and conversely, a refractory metal such as W or Mo forming the electrode layer diffuses into the high dielectric layer, and the composition of the high dielectric layer is increased. There is a problem in that the electric characteristics of the dielectric layer change as a result, and stable electric characteristics such as relative permittivity cannot be obtained.

【0007】また、上記のような公知の高誘電体層含有
配線基板や半導体素子収納用パッケージでは、25〜4
00℃における絶縁層の熱膨張率が約7×10-6/℃程
度であり、シリコンからなる半導体素子の熱膨張率約
3.5×10-6/℃と比較して非常に大きいため、絶縁
層上に取り付けた半導体素子が脱落する虞があった。こ
の傾向は、大型の半導体素子を取り付けた場合には特に
顕著となるため、大型の半導体素子を実装できないとい
う問題があった。
Further, in the well-known wiring board containing a high dielectric layer and the package for accommodating semiconductor elements as described above, 25 to 4
The thermal expansion coefficient of the insulating layer at 00 ° C. is about 7 × 10 −6 / ° C., which is much higher than the thermal expansion coefficient of the semiconductor element made of silicon of about 3.5 × 10 −6 / ° C. There is a possibility that the semiconductor element attached on the insulating layer may fall off. This tendency is particularly remarkable when a large-sized semiconductor element is attached, so that there is a problem that a large-sized semiconductor element cannot be mounted.

【0008】従って、本発明の目的は、半導体素子と近
似の熱膨張係数を有し、内部に高誘電体層を有しながら
安定した電気的特性と優れた気密性および機械的強度を
有するとともに、大型の半導体素子が実装可能な多層配
線基板および半導体素子収納用パッケージを提供するこ
とにある。
Therefore, an object of the present invention is to have a coefficient of thermal expansion similar to that of a semiconductor device, to have stable electrical characteristics and excellent airtightness and mechanical strength while having a high dielectric layer inside. An object of the present invention is to provide a multilayer wiring board on which a large-sized semiconductor element can be mounted and a package for housing the semiconductor element.

【0009】本発明の他の目的は、電極層と高誘電体層
や絶縁層との間に優れた密着性、気密性および層間接着
強度が得られるとともに、電極層構成材料の高誘電体層
への拡散移行が抑制され、さらにWやMoなどの成分の
絶縁層への拡散を抑制できるコンデンサ部を具備した配
線基板および半導体素子収納用パッケージを提供するこ
とにある。
Another object of the present invention is to obtain excellent adhesion, airtightness and interlayer adhesion strength between the electrode layer and the high dielectric layer or insulating layer, and also to use the high dielectric layer of the electrode layer constituting material. It is an object of the present invention to provide a wiring board and a package for housing a semiconductor element, which are provided with a capacitor portion that can suppress the diffusion and transfer to the insulating layer and further suppress the diffusion of components such as W and Mo into the insulating layer.

【0010】[0010]

【問題点を解決するための手段】本発明の多層配線基板
は、高誘電体層を一対の電極層により挟持したコンデン
サー部を具備した多層配線基板であって、前記高誘電体
層を、ムライトと、W、Mo、Re及びZrO2 から選
ばれる少なくとも1種の高誘電率付与剤とから構成し、
さらには、多層配線基板の絶縁層をムライトを主成分と
するセラミックスにより構成するものである。
A multi-layer wiring board of the present invention is a multi-layer wiring board having a capacitor part in which a high dielectric layer is sandwiched by a pair of electrode layers, and the high dielectric layer is mullite. And at least one high dielectric constant-imparting agent selected from W, Mo, Re and ZrO 2 .
Further, the insulating layer of the multilayer wiring board is made of ceramics containing mullite as a main component.

【0011】さらに、本発明の半導体素子収納用パッケ
ージは、高誘電体層を一対の電極層により挟持したコン
デンサー部を具備してなり、半導体素子の収容部を有す
る半導体素子収納用パッケージであって、前記高誘電体
層を、ムライトと、W、Mo、Re及びZrO2 から選
ばれる少なくとも1種の高誘電率付与剤とから構成し、
さらには、多層配線基板の絶縁層をムライトを主成分と
するセラミックスにより構成するものである。
Further, the package for accommodating a semiconductor element of the present invention is a package for accommodating a semiconductor element, which comprises a capacitor part in which a high dielectric layer is sandwiched by a pair of electrode layers, and which has an accommodating part for a semiconductor element. The high dielectric layer is composed of mullite and at least one high dielectric constant-imparting agent selected from W, Mo, Re and ZrO 2 .
Further, the insulating layer of the multilayer wiring board is made of ceramics containing mullite as a main component.

【0012】また、上記多層配線基板および半導体素子
収納用パッケージのいずれにおいても、高誘電率付与剤
粒子がW,Moの少なくとも一種からなり、かつ、電極
層が前記高誘電率付与剤粒子と同一材料を主成分とする
ことが望ましい。さらに、高誘電率付与剤粒子がW、電
極層がMoを主成分とする、或いは、高誘電率付与剤粒
子がMo、電極層がWを主成分とするものであって、高
誘電体層の厚みが30μm以上であることが望ましい。
In both the multilayer wiring board and the package for housing a semiconductor element, the high dielectric constant imparting agent particles are made of at least one of W and Mo, and the electrode layer is the same as the high dielectric constant imparting agent particles. It is desirable that the material is the main component. Further, the high dielectric constant imparting agent particles have W and the electrode layer has Mo as a main component, or the high dielectric constant imparting agent particles have Mo and the electrode layer has W as a main component. The thickness is preferably 30 μm or more.

【0013】[0013]

【作用】本発明によれば、多層配線基板および半導体素
子収納用パッケージにおいて、絶縁層をムライトを主成
分とするセラミックスから構成し、絶縁層間あるいは表
面に積層配設されるコンデンサ部の高誘電体層をムライ
トと、W、Mo、Re及びZrO2 から選ばれる少なく
とも1種の高誘電率付与剤を含有する高誘電体層により
構成することにより、25〜400℃における絶縁層の
熱膨張率が4〜6.8×10-6/℃となり、アルミナ
(7×10-6/℃)よりシリコンからなる半導体素子の
熱膨張率(約3.5×10-6/℃)に近くなり、半導体
素子の絶縁層からの脱落を防止することができる。
According to the present invention, in a multilayer wiring board and a package for accommodating semiconductor elements, an insulating layer is made of ceramics containing mullite as a main component, and a high dielectric material of a capacitor portion laminated on or between insulating layers. The layer is composed of mullite and a high-dielectric layer containing at least one high-permittivity-imparting agent selected from W, Mo, Re and ZrO 2 , whereby the coefficient of thermal expansion of the insulating layer at 25 to 400 ° C. 4 to 6.8 × 10 −6 / ° C., which is closer to the thermal expansion coefficient (about 3.5 × 10 −6 / ° C.) of a semiconductor element made of silicon than alumina (7 × 10 −6 / ° C.). It is possible to prevent the element from falling off the insulating layer.

【0014】また、高誘電体層において、ムライトに
W、Mo、ReおよびZrO2 を添加することにより、
誘電率を高めることができる結果、コンデンサとして高
い静電容量を得ることができる。例えば、ムライトに対
してY2 3 を含むZrO2 (YSZ)を添加すると図
10に示されるように、また、W、Mo、Reを添加す
ることにより図9、図11に示されるように、誘電率を
向上させることができる。
Further, by adding W, Mo, Re and ZrO 2 to mullite in the high dielectric layer,
As a result of being able to increase the dielectric constant, a high capacitance can be obtained as a capacitor. For example, when ZrO 2 (YSZ) containing Y 2 O 3 is added to mullite, as shown in FIG. 10, and by adding W, Mo, and Re, as shown in FIGS. 9 and 11. The dielectric constant can be improved.

【0015】また、高誘電体層は、電極および絶縁層と
の積層状態において、次第に高誘電体層中の高誘電率付
与剤が拡散し、高誘電率付与剤量が減少し誘電特性が徐
々に変化する場合がある。また、ZrO2 の場合、Y2
3 等の安定化剤が拡散しZrO2 が脱安定化して特性
が変化することもある。
Further, in the high dielectric layer, in the laminated state of the electrode and the insulating layer, the high dielectric constant imparting agent in the high dielectric layer gradually diffuses, the amount of the high dielectric constant imparting agent decreases, and the dielectric characteristics gradually increase. May change to. In the case of ZrO 2 , Y 2
In some cases, a stabilizer such as O 3 diffuses and ZrO 2 is destabilized to change the characteristics.

【0016】そこで、本発明によれば、高誘電率付与剤
をW、Moにより構成した場合、電極層を同一材料とす
ることにより誘電体層からWやMoの拡散を防止するこ
とができる。また、高誘電率付与剤と電極層の材料が異
なる場合には、電極層の厚みを30μm以上に厚くする
ことにより拡散による特性変化を防止することができ
る。
Therefore, according to the present invention, when the high permittivity-imparting agent is composed of W and Mo, the diffusion of W and Mo from the dielectric layer can be prevented by using the same material for the electrode layers. Further, when the material of the high dielectric constant-imparting agent and the material of the electrode layer are different, the characteristic change due to diffusion can be prevented by increasing the thickness of the electrode layer to 30 μm or more.

【0017】また、高誘電率付与剤がZrO2 からなる
場合には、セラミック絶縁層中にZrO2 や安定化剤の
2 3 を添加することにより、ZrO2 の拡散やY2
3の拡散によるZrO2 の脱安定化を防止することが
できる。
Further, when the high permittivity imparting agent comprises ZrO 2, by the addition of Y 2 O 3 of ZrO 2 and a stabilizer in the ceramic insulating layer, a ZrO 2 diffusion and Y 2
It is possible to prevent destabilization of ZrO 2 due to diffusion of O 3 .

【0018】また、本発明によれば、高誘電体層および
絶縁層の両方にガラス相を存在させると、高誘電体層、
絶縁層、電極層および配線層の各層間の密着強度を向上
させるとともに、パッケージにおいてはその気密性を高
めることができる。
According to the present invention, when a glass phase is present in both the high dielectric layer and the insulating layer, the high dielectric layer,
It is possible to improve the adhesion strength between the insulating layer, the electrode layer, and the wiring layer, and to improve the airtightness of the package.

【0019】さらに、本発明の多層配線基板およびパッ
ケージは、焼成時においてコンデンサ部の誘電体層の厚
み変化を防止するとともに、それに伴う誘電特性の変化
や焼成後のそりを防止し、安定に製造することができ
る。
Furthermore, the multilayer wiring board and the package of the present invention prevent a change in the thickness of the dielectric layer of the capacitor portion during firing, and prevent a change in the dielectric characteristics and a warpage after firing, which are stable manufacturing. can do.

【0020】[0020]

【実施例】以下、本発明を図面を参照しながら具体的に
説明する。 (多層配線基板の構造)図1は、本発明における多層配
線基板の一例を示す図である。図1によれば、配線基板
1中の絶縁層2中には、高誘電体層3と一対の電極層
4、5とから構成されるコンデンサ部6が積層内在され
ている。また、絶縁層2の表面あるいは内部には配線層
7が配設されている。また、図1の構成では、電極層4
および5は、スルーホール8、9を通じて基板表面に導
出されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings. (Structure of Multilayer Wiring Board) FIG. 1 is a diagram showing an example of the multilayer wiring board according to the present invention. According to FIG. 1, in the insulating layer 2 in the wiring board 1, the capacitor portion 6 including the high dielectric layer 3 and the pair of electrode layers 4 and 5 is internally laminated. A wiring layer 7 is provided on the surface or inside of the insulating layer 2. Further, in the configuration of FIG. 1, the electrode layer 4
And 5 are led out to the substrate surface through through holes 8 and 9.

【0021】さらに、本発明の多層配線基板は、図1の
態様のようにコンデンサ部6が絶縁層2間に挟持される
他に、例えば、図3に示すように、配線層7が内部に形
成された絶縁層2の最表面に電極層5、高誘電体層3お
よび電極層4を積層形成することもできる。この場合、
コンデンサ部6は、外気と触れないようにその表面に樹
脂などにより保護膜を形成してもよい。
Further, in the multilayer wiring board of the present invention, in addition to the capacitor section 6 being sandwiched between the insulating layers 2 as in the embodiment of FIG. 1, for example, as shown in FIG. The electrode layer 5, the high dielectric layer 3 and the electrode layer 4 can be laminated on the outermost surface of the formed insulating layer 2. in this case,
The capacitor portion 6 may have a protective film formed of resin or the like on its surface so as not to come into contact with the outside air.

【0022】(半導体素子収納用パッケージの構造)ま
た、図2は、本発明における半導体素子収納用パッケー
ジの一例を示す図である。図2によれば、半導体素子収
納用パッケージ10の基板は、複数の絶縁層11が積層
され、絶縁層11の内部あるいは表面には配線層12が
配設されている。また、絶縁基体の内部には、高誘電体
層13とこれを挟持する一対の電極層14、15とによ
りコンデンサ部16が形成されている。また、絶縁基体
の上面には半導体素子17を収納するための凹部(収納
部)18が形成され、収納部18は蓋体19により密閉
されている。また、コンデンサ部16の電極層15は、
スルーホール20を通じて、配線層に接続されている。
さらに、図2の構成では、コンデンサ部16の電極層1
4は、収納部18に露出して収納部を底面を形成し、そ
の底面に半導体素子17が搭載されている。なお、配線
層12は、スルーホール等を通じて外部端子21に電気
的に接続されている。
(Structure of Package for Housing Semiconductor Element) FIG. 2 is a diagram showing an example of a package for housing a semiconductor element according to the present invention. According to FIG. 2, a plurality of insulating layers 11 are laminated on the substrate of the semiconductor element housing package 10, and a wiring layer 12 is provided inside or on the surface of the insulating layer 11. Further, inside the insulating substrate, a capacitor section 16 is formed by the high dielectric layer 13 and a pair of electrode layers 14 and 15 sandwiching the high dielectric layer 13. Further, a concave portion (accommodation portion) 18 for accommodating the semiconductor element 17 is formed on the upper surface of the insulating substrate, and the accommodating portion 18 is sealed by a lid 19. In addition, the electrode layer 15 of the capacitor section 16 is
It is connected to the wiring layer through the through hole 20.
Further, in the configuration of FIG. 2, the electrode layer 1 of the capacitor section 16 is
4 is exposed to the storage portion 18 to form a bottom surface of the storage portion, and the semiconductor element 17 is mounted on the bottom surface. The wiring layer 12 is electrically connected to the external terminal 21 through a through hole or the like.

【0023】また、半導体素子収納用パッケージとして
は、図4乃至図8のように種々の態様が存在する。図4
のパッケージは、半導体素子17の下方には、高誘電体
層13と電極層14、15が交互に多層積層されてお
り、これらの電極層14、15はスルーホール20によ
り半導体素子17と接続されたものである。
There are various types of semiconductor device housing packages as shown in FIGS. FIG.
In the package, the high dielectric layer 13 and the electrode layers 14 and 15 are alternately laminated in multiple layers below the semiconductor element 17, and these electrode layers 14 and 15 are connected to the semiconductor element 17 through the through holes 20. It is a thing.

【0024】図5のパッケージは、高誘電体層13の上
下に電極層14、15が形成されたコンデンサ部6が絶
縁層11により挟まれた構造からなり、電極層14、1
5はスルーホール20により半導体素子17と接続され
ている。
The package of FIG. 5 has a structure in which the capacitor portion 6 in which the electrode layers 14 and 15 are formed above and below the high dielectric layer 13 is sandwiched by the insulating layers 11, and the electrode layers 14 and 1 are formed.
Reference numeral 5 is connected to the semiconductor element 17 through a through hole 20.

【0025】図6のパッケージは、半導体素子17の下
方には、高誘電体層13の上下に電極層14、15が形
成されており、これらの電極層14、15はスルーホー
ル20により半導体素子17と接続され、さらに、ピン
21が下面に固定され、これらのピン21は、電極層1
4、15および高誘電体層13を通過し形成されたスル
ーホール22を介して半導体素子17と接続されてい
る。
In the package of FIG. 6, electrode layers 14 and 15 are formed below the semiconductor element 17 and above and below the high dielectric layer 13, and these electrode layers 14 and 15 are formed by the through holes 20 in the semiconductor element. 17 and the pins 21 are fixed to the lower surface, and these pins 21 are connected to the electrode layer 1
It is connected to the semiconductor element 17 through a through hole 22 formed by passing through Nos. 4 and 15 and the high dielectric layer 13.

【0026】図7のパッケージは、高誘電体層13と電
極層14、15が交互に積層されてコンデンサ部6が形
成され、電極層14、15はスルーホール20により半
導体素子17と接続され、さらに、半導体素子17はヒ
ートシンク23に固定されている。
In the package shown in FIG. 7, the high dielectric layer 13 and the electrode layers 14 and 15 are alternately laminated to form the capacitor section 6, and the electrode layers 14 and 15 are connected to the semiconductor element 17 through the through holes 20. Further, the semiconductor element 17 is fixed to the heat sink 23.

【0027】図8のパッケージは、フラットパッケージ
であり、高誘電体層13と電極層14、15が交互に多
層積層されており、これらの電極層13、14はスルー
ホール20により半導体素子17と接続されている。
The package shown in FIG. 8 is a flat package in which the high dielectric layer 13 and the electrode layers 14 and 15 are alternately laminated in multiple layers, and these electrode layers 13 and 14 are connected to the semiconductor element 17 by the through holes 20. It is connected.

【0028】(高誘電体層)本発明における上記配線基
板および半導体素子収納用パッケージにおいて、コンデ
ンサ部を形成する高誘電体層(図1の番号3、図2の番
号13)は、ムライトと、W、Mo、Re及びZrO2
から選ばれる少なくとも1種の高誘電率付与剤を含有す
る。このうちW、Mo、Re及びZrO2 は誘電率を高
める作用をなし、10.8以上の比誘電率、特に13〜
40の比誘電率を付与する。
(High Dielectric Layer) In the wiring board and the semiconductor element accommodating package of the present invention, the high dielectric layer (No. 3 in FIG. 1, No. 13 in FIG. 2) forming the capacitor portion is mullite. W, Mo, Re and ZrO 2
At least one high dielectric constant-imparting agent selected from Of these, W, Mo, Re and ZrO 2 have the function of increasing the dielectric constant, and have a relative dielectric constant of 10.8 or more, particularly 13 to
A dielectric constant of 40 is applied.

【0029】この高誘電体層は、平均結晶粒径が3〜2
0μmのムライト粒子を主として、他に高誘電率付与剤
粒子を含有するものであるが、これらの粒界には、さら
に微量のガラス相が存在することが望ましい。高誘電率
付与剤は、この誘電体に7.5以上の比誘電率、特に1
0〜20の比誘電率を与える。
The high dielectric layer has an average crystal grain size of 3 to 2
It mainly contains mullite particles of 0 μm and also contains particles of a high dielectric constant-imparting agent, but it is desirable that a further small amount of glass phase be present in these grain boundaries. A high dielectric constant-imparting agent has a relative dielectric constant of 7.5 or more, especially 1
It gives a relative permittivity of 0-20.

【0030】高誘電体層の粒界に介在するガラス相は、
例えば、焼結助剤として配合されるAl,Si,アルカ
リ土類金属成分及び希土類元素成分から選ばれた少なく
とも1種の元素の酸化物と、ムライト粒子からのアルミ
ナ分やシリカ分との反応で形成されたものである。高誘
電率付与剤がZrO2 の場合は、ZrO2 が粒界のガラ
ス相に微量溶け込むことにより耐薬品性が向上する。誘
電体層の焼結助剤(ガラス化成分)の量は1重量%以上
の範囲にあるのがよい。上記範囲よりも少ないと高誘電
体層,絶縁層と電極層との密着性、気密性及び接合強度
が低下する傾向にあるからである。
The glass phase present at the grain boundaries of the high dielectric layer is
For example, a reaction between an oxide of at least one element selected from Al, Si, an alkaline earth metal component and a rare earth element component mixed as a sintering aid with an alumina component or a silica component from the mullite particles is performed. It was formed. When the high-dielectric constant-imparting agent is ZrO 2 , a small amount of ZrO 2 is dissolved in the glass phase at the grain boundary to improve chemical resistance. The amount of the sintering aid (vitrification component) of the dielectric layer is preferably in the range of 1% by weight or more. This is because if it is less than the above range, the adhesion, airtightness and bonding strength between the high dielectric layer, the insulating layer and the electrode layer tend to be lowered.

【0031】なお、高誘電率付与剤としてのZrO2
には安定化剤を含有することが高誘電率を付与する効果
を安定化させるために望ましく、安定化剤量によってZ
rO2 は、正方晶および/または立方晶を主体とするも
のであり、場合によっては単斜晶がわずかに混在してい
ても良い。この安定化剤は、ZrO2 が上記の結晶形態
となるに必要な量が固溶され、安定化剤は5〜15モル
%の割合で添加されることが望ましい。これは、安定化
剤が5モル%よりも少ないと正方晶から単斜晶への相変
態が生じ、クラックが生じる等の不具合が生じるからで
あり、15モル%よりも多いとZrO2 そのものの誘電
率が低下し、誘電体層の高誘電率化の効果が低下するか
らである。安定化剤としては希土類酸化物とアルカリ土
類酸化物があり、希土類としてはRE2 3 (REは希
土類元素)で表されるものが好ましく、例えばY
2 3 、Nd2 3 、La2 3 、Sm2 3 、Yb2
3 等がある。アルカリ土類酸化物としてはMgO,C
aO,SrO,BaO等が挙げられる。また、ZrO2
の結晶粒径は1.5〜10μmであることが望ましい。
It is desirable that ZrO 2 as a high dielectric constant-imparting agent contains a stabilizer in order to stabilize the effect of imparting a high dielectric constant.
rO 2 is mainly composed of tetragonal crystals and / or cubic crystals, and in some cases, a slight amount of monoclinic crystals may be mixed. This stabilizer is preferably dissolved in an amount necessary for ZrO 2 to have the above-mentioned crystal form, and the stabilizer is preferably added in a proportion of 5 to 15 mol%. This is because when the amount of the stabilizer is less than 5 mol%, a phase transformation from tetragonal to monoclinic occurs, which causes problems such as cracking. When the amount of the stabilizer is more than 15 mol%, ZrO 2 itself is not formed. This is because the dielectric constant decreases and the effect of increasing the dielectric constant of the dielectric layer decreases. As the stabilizer, there are rare earth oxides and alkaline earth oxides, and as the rare earth, those represented by RE 2 O 3 (RE is a rare earth element) are preferable.
2 O 3 , Nd 2 O 3 , La 2 O 3 , Sm 2 O 3 , Yb 2
There are O 3 etc. MgO, C as alkaline earth oxides
Examples thereof include aO, SrO, BaO and the like. In addition, ZrO 2
It is desirable that the crystal grain size of is 1.5 to 10 μm.

【0032】さらに、高誘電率付与剤がZrO2 である
場合には、他の高誘電率付与剤でああるW、Mo、Re
のうち一種と組み合わせて用いることもでき、その場
合、Moは全量に対して5〜30重量%、Wは全量に対
して5〜50重量%、Reは全量に対して10〜60重
量%の割合で含有させることが望ましい。
Further, when the high dielectric constant imparting agent is ZrO 2 , another high dielectric constant imparting agent such as W, Mo or Re is used.
It may be used in combination with one of the above, in which case Mo is 5 to 30% by weight, the W is 5 to 50% by weight, and the Re is 10 to 60% by weight. It is desirable to contain it in a ratio.

【0033】また、高誘電体層中の高誘電率付与剤のう
ち、ZrO2 は安定化剤を固溶するZrO2 粉末、ある
いはY2 3 とZrO2 の混合粉末として、また、W,
Mo,Reは金属粉末として添加しても、酸化物粉末と
して添加しても、またはその他の化合物として添加して
も、焼成後は金属として存在するので、いずれの形態で
添加してもよい。
Among the high dielectric constant-imparting agents in the high dielectric layer, ZrO 2 is a ZrO 2 powder in which a stabilizer is solid-solved, or a mixed powder of Y 2 O 3 and ZrO 2 , or W,
Mo and Re may be added in any form, even if added as a metal powder, as an oxide powder, or as another compound, since they exist as a metal after firing.

【0034】高誘電体層の具体的な組成は、用いる高誘
電率付与剤の種類によって適宜調製し、(a)67〜8
7重量%のムライト粉末と、5〜30重量%のWまたは
Moと、1〜10重量%のAl,Si,アルカリ土類金
属及び希土類元素の内少なくとも1種の元素の酸化物,
水酸化物,炭酸塩,硝酸塩等の塩、窒化物,フッ化物,
臭化物等のハロゲン化物,ホウ化物等の化合物からなる
混合物を焼成したもの、(b)40〜95重量%のムラ
イト粉末と、5〜60重量%のRe及び1〜10重量%
のAl,Si,アルカリ土類金属及び希土類元素の内少
なくとも1種の元素の酸化物,水酸化物,炭酸塩,硝酸
塩等の塩、窒化物,フッカ物,臭化物等のハロゲン化
物,ホウ化物等の化合物からなる混合物を焼成するも
の、(c)10〜90重量%のムライト粉末と、90〜
10重量%のZrO2 粉末と、1〜10重量%のAl,
Si,アルカリ土類金属及び希土類元素の内少なくとも
1種の元素の酸化物,水酸化物,炭酸塩,硝酸塩等の
塩、窒化物,フッカ物,臭化物等のハロゲン化物,ホウ
化物等の化合物からなる混合物を焼成したもののいずれ
かであることが望ましい。
The specific composition of the high dielectric layer is appropriately adjusted according to the kind of the high dielectric constant imparting agent used, and (a) 67-8.
7 wt% mullite powder, 5 to 30 wt% W or Mo, and 1 to 10 wt% Al, Si, an oxide of at least one element selected from alkaline earth metals and rare earth elements,
Hydroxides, carbonates, salts such as nitrates, nitrides, fluorides,
A mixture obtained by firing a mixture of a compound such as a bromide or a halide, (b) 40 to 95% by weight of mullite powder, 5 to 60% by weight of Re and 1 to 10% by weight.
Al, Si, oxides, hydroxides, carbonates, nitrates, and other salts of at least one element selected from the group consisting of Al, Si, alkaline earth metals, and rare earth elements, nitrides, hookers, halides such as bromides, borides, etc. Firing a mixture of the compounds of (c), (c) 10 to 90% by weight of mullite powder, and 90 to
10 wt% ZrO 2 powder and 1-10 wt% Al,
From compounds such as oxides, hydroxides, carbonates, nitrates and other salts of at least one of Si, alkaline earth metals and rare earth elements, halides such as nitrides, fluffs, bromides and borides It is preferable that the mixture is one obtained by firing.

【0035】これは、Alが3重量%よりも少ない場合
には、絶縁層にアルミナ質焼結体を用いた場合に絶縁層
と高誘電体層の熱膨張差が大きくなり、良好な積層体が
形成され難く、90重量%よりも多い場合には、誘電率
向上効果が小さくなるからである。また、Zrが8重量
%よりも少ない場合には、誘電率向上の効果が小さく、
Zrを含まない通常のアルミナ磁器と明確な差がなくな
るからであり、95重量%よりも多い場合には 絶縁層
としてアルミナ質焼結体を用いた場合に絶縁層と高誘電
体層の熱膨張差が大きくなり、良好な積層体が形成され
難くなるためである。なお、Al2 3 を主成分とする
アルミナ質焼結体を絶縁層として用いる場合には、高誘
電体層中のZr量は酸化物換算で30〜70重量%であ
ることが望ましい。
This is because when Al is less than 3% by weight, the difference in thermal expansion between the insulating layer and the high-dielectric layer becomes large when an alumina-based sintered body is used for the insulating layer, and a good laminate is obtained. Is less likely to be formed, and if it is more than 90% by weight, the effect of improving the dielectric constant becomes small. When Zr is less than 8% by weight, the effect of improving the dielectric constant is small,
This is because there is no clear difference from normal alumina porcelain that does not contain Zr. When the amount is more than 95% by weight, the thermal expansion of the insulating layer and the high dielectric layer when the alumina-based sintered body is used as the insulating layer. This is because the difference becomes large and it becomes difficult to form a good laminate. When the alumina-based sintered body containing Al 2 O 3 as the main component is used as the insulating layer, the Zr amount in the high dielectric layer is preferably 30 to 70% by weight in terms of oxide.

【0036】さらに、アルカリ土類金属,希土類元素お
よびSiのうち少なくとも1種の元素がその酸化物換算
で2重量%よりも少ない場合には、安定した粒界ガラス
相の生成が少なくなり、電極層と同時焼成した場合の電
極層と誘電体層との接合強度が低下する。
Further, when the content of at least one element selected from the alkaline earth metals, the rare earth elements and Si is less than 2% by weight in terms of its oxide, the generation of a stable grain boundary glass phase is reduced and the electrode is The joint strength between the electrode layer and the dielectric layer when co-firing with the layer is reduced.

【0037】また、本発明における高誘電体層のムライ
ト粒子の平均結晶粒径は3〜20μmであることが望ま
しい。また、W、Mo、Reは5μm以下、ZrO2
3〜20μmの平均結晶粒径で存在することが望まし
い。
The average crystal grain size of the mullite particles in the high dielectric layer in the present invention is preferably 3 to 20 μm. Further, it is desirable that W, Mo and Re be present in an average grain size of 5 μm or less and ZrO 2 be 3 to 20 μm.

【0038】なお、高誘電体層の厚みは、必要な静電容
量と高誘電体層の誘電率により適宜決定されるが、通常
は一層あるいは多層構造で、1層の厚みが10〜100
μmであり、例えば1〜2インチ角のパッケージや基板
において、数nF〜数百nF程度の静電容量が得られ
る。
The thickness of the high-dielectric layer is appropriately determined according to the required capacitance and the dielectric constant of the high-dielectric layer. Usually, the thickness of the single-layer or multi-layer structure is 10 to 100.
μm, and for example, in a package or substrate having a size of 1 to 2 inches, a capacitance of several nF to several hundreds nF can be obtained.

【0039】(電極層)一方、上記誘電体層を挟持しコ
ンデンサ部を形成するための一対の電極層は、公知のメ
タライズ層から構成でき、例えばW,MoおよびReの
うち少なくとも一種を主成分とするメタライズ層が好適
である。かかる電極層は、およそ3〜15μmの厚みで
形成される。この一対の電極層は、半導体収納用パッケ
ージにおいては、一方が電源層、他方が接地層として半
導体素子と電気的に接続し、このコンデンサ部をデカッ
プリングコンデンサとして使用される場合がある。
(Electrode Layer) On the other hand, the pair of electrode layers for sandwiching the above-mentioned dielectric layer to form the capacitor portion can be constituted by a known metallization layer, and for example, at least one of W, Mo and Re is a main component. Is preferable. Such an electrode layer is formed with a thickness of approximately 3 to 15 μm. In the package for storing a semiconductor, one pair of the electrode layers may be used as a decoupling capacitor by electrically connecting one side to a semiconductor element by using one side as a power supply layer and the other side as a ground layer.

【0040】なお、電極層中には、上記金属成分以外に
高誘電体層や絶縁層中に含まれる成分を10重量%以下
の割合で添加することにより高誘電体層や絶縁層との密
着性を高めることができる。
In addition to the above metal components, the components contained in the high dielectric layer or the insulating layer are added to the electrode layer in an amount of 10% by weight or less to ensure close contact with the high dielectric layer or the insulating layer. You can improve your sex.

【0041】また、電極層として、高誘電体層よりも低
熱膨張の金属、例えばW、Moを用いると、電極層側に
表面圧縮応力が発生するために基板全体としての強度を
高めることができる。このような表面圧縮応力は、W、
Moに代わり、Al2 3 を用い、これを高誘電体層の
最外層に配設することによっても同様な強度向上効果が
得られる。
When a metal having a lower thermal expansion than that of the high dielectric layer, such as W or Mo, is used for the electrode layer, surface compressive stress is generated on the electrode layer side, so that the strength of the entire substrate can be increased. . Such surface compressive stress is W,
Similar strength improving effect can be obtained by using Al 2 O 3 instead of Mo and disposing it in the outermost layer of the high dielectric layer.

【0042】また、高誘電体層の高誘電率付与剤がW或
いはMoである場合に、これを挟持する電極層は高誘電
率付与剤と同一材料を主成分とすることが望ましい。ま
た、高誘電体層の高誘電率付与剤がWで電極層がMoを
主成分とする場合、或いは高誘電率付与剤がMoで電極
層がWを主成分とする場合には、誘電体層の厚みを30
μm以上とすることが望ましい。即ち、高誘電率付与剤
と電極層を同一材料により構成すると、WまたはMoの
全率固溶がなく、電極層の高融点金属WまたはMoを高
誘電体中に拡散することを抑制し、電極間の高誘電体層
の絶縁抵抗の低下を阻止するとともに、電極間のリーク
電流を防止できる。高誘電率付与剤と電極層が異なる材
料の場合には、電極層形成材料のW、Moが高誘電体層
中に拡散するが、高誘電体層の厚みを30μm以上にす
ることにより電極層のW、Moが高誘電体層全体に拡散
することがなく、電極間の絶縁抵抗の低下を阻止すると
ともに電極間のリーク電流を防止できる。
Further, when the high dielectric constant imparting agent of the high dielectric layer is W or Mo, it is desirable that the electrode layers sandwiching the high dielectric constant agent contain the same material as the high dielectric constant imparting agent as a main component. In addition, when the high dielectric constant imparting agent of the high dielectric layer is W and the electrode layer contains Mo as a main component, or when the high dielectric constant imparting agent is Mo and the electrode layer contains W as a main component, the dielectric Layer thickness 30
It is desirable that the thickness is at least μm. That is, when the high dielectric constant-imparting agent and the electrode layer are made of the same material, there is no total solid solution of W or Mo, and the refractory metal W or Mo of the electrode layer is prevented from diffusing into the high dielectric, It is possible to prevent a decrease in insulation resistance of the high dielectric layer between the electrodes and prevent a leak current between the electrodes. When the high dielectric constant-imparting agent and the electrode layer are different materials, W and Mo of the electrode layer forming material are diffused into the high dielectric layer. However, by making the thickness of the high dielectric layer 30 μm or more, the electrode layer W and Mo do not diffuse throughout the high-dielectric layer, so that the insulation resistance between the electrodes can be prevented from lowering and the leakage current between the electrodes can be prevented.

【0043】(絶縁層)そのガラス相の組成及び形成過
程は上記と同様のものである。即ち、絶縁層の粒界に介
在する本発明では、電極層の両側にある高誘電体層及び
絶縁層の両方に上記ガラス相を形成させることにより、
電極層とこれら両層との密着性を向上させるとともに、
パッケージの気密性及び層間接着強度を高めることがで
きる。
(Insulating Layer) The composition and formation process of the glass phase are the same as described above. That is, in the present invention which intervenes in the grain boundary of the insulating layer, by forming the glass phase in both the high dielectric layer and the insulating layer on both sides of the electrode layer,
While improving the adhesion between the electrode layer and these layers,
The airtightness and interlayer adhesive strength of the package can be increased.

【0044】さらに、配線基板あるいは半導体素子収納
用パッケージの絶縁基板における絶縁層は、主にムライ
ト粒子と、その粒界に存在するガラス相とから成り、そ
のガラス相は、例えば、焼結助剤として配合されるA
l,Si,アルカリ土類金属成分及び希土類元素成分か
ら選ばれた少なくとも1種の元素の酸化物と、ムライト
粒子からのアルミナ分とシリカ分の反応で形成されたも
のである。
Furthermore, the insulating layer in the wiring substrate or the insulating substrate of the package for accommodating semiconductor elements is mainly composed of mullite particles and the glass phase existing at the grain boundaries, and the glass phase is, for example, a sintering aid. Blended as
It is formed by a reaction of an oxide of at least one element selected from 1, 1, Si, an alkaline earth metal component and a rare earth element component, and an alumina component and a silica component from mullite particles.

【0045】この絶縁層の具体的な組成としては、ムラ
イトを90〜99重量%、Al、Si、Zr、アルカリ
土類金属成分及び希土類元素成分から選ばれた少なくと
も1種の元素の酸化物を1〜10重量%の割合で含有す
るものである。また、焼結助剤としてB、Znなどの酸
化物等も合わせて添加することもできる。
The specific composition of this insulating layer is 90 to 99% by weight of mullite, and an oxide of at least one element selected from Al, Si, Zr, an alkaline earth metal component and a rare earth element component. The content is 1 to 10% by weight. Further, oxides such as B and Zn can be added together as a sintering aid.

【0046】また、高誘電体層中の高誘電率付与剤がZ
rO2 の場合、絶縁層中にはZr成分を含有せしめるこ
とが望ましい。これは、絶縁層中にZr成分が全く含ま
れないと、前述の高誘電体層中のZrO2 成分が絶縁層
に溶出して高誘電体層の組成が変化したり、高誘電体層
自体の厚みが薄くなるなど、安定した誘電特性が得られ
ず、また、Zrが過度に多く含まれると、絶縁層の誘電
率が高くなるためである。
Further, the high dielectric constant-imparting agent in the high dielectric layer is Z
In the case of rO 2 , it is desirable to contain a Zr component in the insulating layer. This is because if the Zr component is not contained in the insulating layer, the ZrO 2 component in the high dielectric layer is eluted into the insulating layer to change the composition of the high dielectric layer, or the high dielectric layer itself. This is because stable dielectric characteristics cannot be obtained such as when the thickness of the layer becomes thin, and when Zr is excessively included, the dielectric constant of the insulating layer becomes high.

【0047】従って、絶縁層として低誘電率であること
が必要とされる配線層が内設される箇所ではZr量はZ
rO2 換算で0.5〜10重量%が望ましい。逆に配線
層が全く形成されず、誘電率が高くても問題とならない
箇所については、Zr量が10重量%より多くても支障
はなく、誘電体層と同一組成物により構成してもよい。
Therefore, the Zr amount is Z at the location where the wiring layer, which is required to have a low dielectric constant as the insulating layer, is provided.
0.5 to 10% by weight in terms of rO 2 is desirable. On the contrary, where the wiring layer is not formed at all and there is no problem even if the dielectric constant is high, there is no problem even if the amount of Zr is more than 10% by weight, and the same composition as the dielectric layer may be used. .

【0048】また、基板中で、熱膨張特性が異なる高誘
電体層と絶縁層が直接、あるいは電極層を介して接する
構造においては、熱膨張差から生じる熱応力による破壊
が生じやすくなる。従って、図1の多層配線基板におい
て高誘電体層3とや電極4、5と、絶縁層2との間、図
2の半導体素子収納用パッケージにおいて、高誘電体層
13や電極14、15と、絶縁層11との間に、高誘電
体層と絶縁層との組成物を混合したような中間的組成か
らなる中間層を介在させればよい。
Further, in a structure in which a high dielectric layer having different thermal expansion characteristics and an insulating layer are in contact with each other directly or through an electrode layer in a substrate, destruction due to thermal stress caused by a difference in thermal expansion easily occurs. Therefore, between the high dielectric layer 3 and the electrodes 4 and 5 and the insulating layer 2 in the multilayer wiring board of FIG. 1, and the high dielectric layer 13 and the electrodes 14 and 15 of the semiconductor element housing package of FIG. An intermediate layer having an intermediate composition such as a mixture of the composition of the high dielectric layer and the insulating layer may be interposed between the insulating layer 11 and the insulating layer 11.

【0049】上述のように、本発明によれば、絶縁層中
にZrを含有せしめることにより高誘電体層中のZrO
2 の拡散を防止することもできるが、前述した通り、誘
電体層中のZrO2 中にはZrO2 を安定化させるため
の安定化剤が含まれている。従って、絶縁層中にZrO
2 を脱安定化させないために、高誘電体層のZrO2
に含まれる安定化剤と同様な安定化剤、をわずかながら
含有させることが望ましい。安定化剤となる化合物とし
ては、MgO、CaO、Y2 3 などの希土類元素酸化
物が挙げられる。
As described above, according to the present invention, by incorporating Zr in the insulating layer, ZrO in the high dielectric layer is added.
Although it is possible to prevent the diffusion of 2 , ZrO 2 in the dielectric layer contains a stabilizer for stabilizing ZrO 2 , as described above. Therefore, ZrO is contained in the insulating layer.
In order not to destabilize 2 , it is desirable to include a small amount of a stabilizer similar to the stabilizer contained in ZrO 2 of the high dielectric layer. Examples of the compound serving as a stabilizer include rare earth element oxides such as MgO, CaO and Y 2 O 3 .

【0050】(配線層)また、絶縁層中に配設される配
線層は、通常のメタライズ法により形成されるもので、
W、Mo、Re、Ni、Co、Cu等から選ばれる少な
くとも1種の金属により形成することができる。この配
線層は、一般にはおよそ3〜50μmの厚みで、絶縁層
の層間あるいは表面に形成されるが、高出力が要求され
る場合には、その厚みは数mmに至る場合もある。
(Wiring Layer) The wiring layer provided in the insulating layer is formed by a normal metallizing method,
It can be formed of at least one metal selected from W, Mo, Re, Ni, Co, Cu and the like. This wiring layer is generally formed with a thickness of about 3 to 50 μm between the insulating layers or on the surface thereof, but when high output is required, the thickness thereof may reach several mm.

【0051】(製造方法)本発明における多層配線基板
および半導体素子収納用パッケージは、例えば以下のよ
うにして製造される。まず、絶縁層として、ムライト粉
末を88〜96重量%と、SiO2 、MgO、CaO、
2 3 等の希土類元素やアルカリ土類金属の酸化物等
の焼結助剤を0.5〜12重量%と、必要に応じてFe
2 3 、Cr2 3 、MnO2 、TiO2 、Mo或いは
W等の着色剤を5重量%以下添加混合し、これに例え
ば、ブチラール、アクリル等のバインダーを添加し、さ
らにトルエン等の溶剤を添加混合し、ドクターブレード
法、カレンダーロール法等の公知の成形方法により厚さ
0.1〜1mmのシート状成形体を作製する。
(Manufacturing Method) The multilayer wiring board and the semiconductor element housing package according to the present invention are manufactured, for example, as follows. First, as an insulating layer, 88 to 96 wt% of mullite powder, SiO 2 , MgO, CaO,
0.5 to 12% by weight of a sintering aid such as a rare earth element such as Y 2 O 3 or an oxide of an alkaline earth metal, and Fe as necessary.
2 O 3 , Cr 2 O 3 , MnO 2 , TiO 2 , Mo or W or the like is added and mixed in an amount of 5% by weight or less, and a binder such as butyral or acrylic is added to the mixture, and a solvent such as toluene is further added. Is added and mixed, and a sheet-shaped molded body having a thickness of 0.1 to 1 mm is produced by a known molding method such as a doctor blade method or a calendar roll method.

【0052】一方、高誘電体層として、ムライト粉末
と、高誘電率付与剤と、Al2 3 、SiO2 、Ca
O、MgO等のアルカリ土類金属成分及びY2 3 等の
希土類酸化物から成る焼結助剤成分とを前述したような
比率で混合し、必要により、さらにFe2 3 ,Cr2
3 ,MnO2 ,TiO2 ,Mo或いはW等の5重量%
以下添加混合し、これに例えば、ブチラールやアクリル
等のバインダーを添加し、さらにトルエン等の溶剤を添
加混合した後、ドクターブレード法、カレンダーロール
法等の公知の成形方法により、厚さ20〜60μmのシ
ート状成形体を作製する。
On the other hand, as a high dielectric layer, mullite powder, a high dielectric constant imparting agent, Al 2 O 3 , SiO 2 , Ca
An alkaline earth metal component such as O and MgO and a sintering aid component including a rare earth oxide such as Y 2 O 3 are mixed in the above-described ratio, and if necessary, Fe 2 O 3 and Cr 2 are further mixed.
5% by weight of O 3 , MnO 2 , TiO 2 , Mo or W
After adding and mixing, for example, a binder such as butyral or acrylic is added, and a solvent such as toluene is further added and mixed, and then the thickness is 20 to 60 μm by a known molding method such as a doctor blade method or a calendar roll method. A sheet-shaped molded body of is produced.

【0053】高誘電体層中に高誘電率付与剤としてZr
2 粉末を用いる場合には、予め5〜15モル%のY2
3 などの固溶により安定化された立方晶を含むZrO
2 粉末を含むを用いることが望ましい。安定化剤の含有
量を5〜15モル%とするのは、5モル%よりも少ない
と正方晶から単斜晶への相変態が生じやすくクラックが
生じる等の不具合が生じるからであり、15モル%より
も多いとZrO2 そのものの誘電率が低下し、誘電体層
の高誘電率化の効果が低下するからである。
Zr as a high dielectric constant-imparting agent in the high dielectric layer
When using O 2 powder, Y 2 of 5 to 15 mol% is previously prepared.
ZrO containing cubic crystal stabilized by solid solution such as O 3
It is desirable to use containing 2 powders. The reason why the content of the stabilizer is 5 to 15 mol% is that if it is less than 5 mol%, a phase transformation from tetragonal to monoclinic is likely to occur and a problem such as cracking occurs. This is because when the content is more than mol%, the dielectric constant of ZrO 2 itself decreases, and the effect of increasing the dielectric constant of the dielectric layer decreases.

【0054】なお、安定化または部分安定化ZrO2
原料粉末として用いなくても、調合によりZrO2 を安
定化するに必要な安定化剤元素の酸化物およびその化合
物を添加し焼成段階で安定化させても良い。
Even if the stabilized or partially stabilized ZrO 2 is not used as a raw material powder, the stabilizer element oxide and its compound necessary for stabilizing the ZrO 2 by the formulation are added and stabilized at the firing stage. You may make it.

【0055】このシート状成形体の表面には、配線層を
形成するためのW、Mo、Mo−Mnなどの金属成分を
含むメタライズペーストをスクリーン印刷法等により配
線パターンに印刷され、場合によっては、スルーホール
が形成され、そのスルーホール内にもメタライズペース
トが充填される。
A metallizing paste containing a metal component such as W, Mo or Mo-Mn for forming a wiring layer is printed on the surface of the sheet-shaped molded product in a wiring pattern by a screen printing method or the like. , Through holes are formed, and the metallizing paste is also filled in the through holes.

【0056】そして、上記のようにして作製された高誘
電体層シート状成形体の上下面には、電極層としてW、
MoまたはReを70〜100重量%、必要に応じてA
23 、SiO2 、ZrO2 、アルカリ土類金属、希
土類金属およびその化合物等を0〜30重量%添加含有
して成る電極層形成用ペーストを塗布する。
On the upper and lower surfaces of the high-dielectric layer sheet-shaped molded product produced as described above, W as an electrode layer,
70 to 100% by weight of Mo or Re, if necessary A
An electrode layer forming paste containing 0 to 30% by weight of l 2 O 3 , SiO 2 , ZrO 2 , alkaline earth metal, rare earth metal and its compound is applied.

【0057】そして、電極層形成用ペーストが塗布され
た高誘電体層シート状成形体を、絶縁層用シート状成形
体の間に介装するか、あるいは絶縁層用シート状成形体
の表面に高誘電体層シート状成形体を積層し、所定の圧
力で加圧圧着する。
Then, the high-dielectric layer sheet-shaped compact coated with the electrode layer forming paste is interposed between the insulating-layer sheet-shaped compacts or the surface of the insulating-layer sheet-shaped compact is provided. The high dielectric layer sheet-shaped compacts are laminated and pressure-bonded under a predetermined pressure.

【0058】なお、薄い高誘電体層を形成する場合に
は、絶縁層用シート状成形体の表面に電極層形成用ペー
スト塗布、高誘電体層形成用のスラリー塗布、電極層形
成用ペースト塗布を順次行うことにより作製することも
できる。この場合も、高誘電体層中に、添加される焼結
助剤成分は2重量%以上であることが望ましい。
When a thin high dielectric layer is formed, an electrode layer forming paste is applied, a high dielectric layer forming slurry is applied, and an electrode layer forming paste is applied on the surface of the insulating layer sheet-shaped molded product. It can also be manufactured by sequentially performing. Also in this case, it is desirable that the sintering additive component added to the high dielectric layer is 2% by weight or more.

【0059】上記のようにして作製された積層体を加湿
した窒素,水素混合ガスなどの還元性雰囲気中で、17
00℃以下の温度において、1〜2時間焼成することに
より、高誘電体層が一対の電極層により挟持されたコン
デンサ部が積層形成された多層配線基板が形成される。
なお、焼成温度は絶縁層と配線層とコンデンサ部とを同
時焼成するための条件として設定され、1400℃より
も低くなると高融点金属からなる配線層や電極層との同
時焼成が困難となる。1400℃以下で焼成する場合に
は、配線層としてNiやCu、もしくはそれらと高融点
金属粉末の混合物のメタライズを用いることが好まし
い。
The laminated body produced as described above is placed in a reducing atmosphere such as a humidified nitrogen / hydrogen mixed gas at 17
By firing at a temperature of 00 ° C. or lower for 1 to 2 hours, a multilayer wiring board is formed in which a capacitor portion having a high dielectric layer sandwiched by a pair of electrode layers is laminated.
The firing temperature is set as a condition for firing the insulating layer, the wiring layer, and the capacitor portion at the same time. If the firing temperature is lower than 1400 ° C., it becomes difficult to simultaneously fire the wiring layer and the electrode layer made of a refractory metal. When firing at 1400 ° C. or lower, it is preferable to use metallization of Ni or Cu, or a mixture thereof with a refractory metal powder, as the wiring layer.

【0060】尚、コンデンサ部は、高誘電体層と電極層
とを交互に積層して構成してもよく、かかる積層構造に
よって高い静電容量を得ることができる。
The capacitor section may be constructed by alternately stacking high dielectric layers and electrode layers, and a high capacitance can be obtained by such a laminated structure.

【0061】また、半導体収納用パッケージを製造する
場合には、上記多層配線基板の製造方法に加え、周知の
方法に基づき、図2における半導体素子を収納するため
の凹部18を形成すべく絶縁層を積層圧着した後、同時
焼成して配線基板を作製し、その後、別途作製された蓋
体を配線基板の凹部を密閉するように、Au−Snろ
う、ハンダ、低融点ガラス、溶接(シームウエルド)な
どにより絶縁基板に密着することにより得ることができ
る。
Further, in the case of manufacturing a package for storing a semiconductor, an insulating layer is formed to form a recess 18 for storing the semiconductor element in FIG. 2 based on a well-known method in addition to the above-described method of manufacturing a multilayer wiring board. After laminating and pressure bonding, the wiring board is manufactured by co-firing, and then a separately manufactured lid is used to seal the concave portion of the wiring board by Au-Sn solder, solder, low melting point glass, welding (seam weld). ) Etc., it can be obtained by adhering to the insulating substrate.

【0062】以下、本発明を具体的に次の例で説明す
る。 実施例1(絶縁層ムライト−高誘電体層ムライト+W,M
o) 原料粉末として、SiO2 7重量%,CaO0.5重量
%,MgO0.5重量%の焼結助剤成分と、WまたはM
oからなる高誘電率付与剤を10〜30重量%、残部を
平均粒径3μmのムライト粉末とした混合粉末を調製
し、これにアクリル樹脂からなるバインダーを添加し、
さらにトルエンとイソプロピルアルコール(IPA)、
可塑剤等からなるものを添加混合した後、ドクターブレ
ード法によりシート化し、高誘電体層成形体を得た。
The present invention will be specifically described below with reference to the following examples. Example 1 (insulating layer mullite-high dielectric layer mullite + W, M
o) As raw material powder, a sintering aid component of 7% by weight of SiO 2 , 0.5% by weight of CaO, 0.5% by weight of MgO, and W or M
10 to 30% by weight of the high dielectric constant-imparting agent consisting of o and the balance of mullite powder having an average particle diameter of 3 μm were prepared, and a binder consisting of an acrylic resin was added thereto.
Furthermore, toluene and isopropyl alcohol (IPA),
After adding and mixing a material such as a plasticizer, a sheet was formed by a doctor blade method to obtain a high dielectric layer molded body.

【0063】一方、絶縁層成形体を、平均粒径3μmの
ムライト粉末を92重量%と、焼結助剤としてSiO2
7重量%,CaO0.5重量%,MgO0.5重量%
と、ブチラールからなるバインダーを添加し、さらにト
ルエンを添加混合した後、ドクターブレード法によりシ
ート化し、絶縁層成形体を作製した。そして、上記高誘
電体層成形体及び絶縁層成形体にスルーホールを形成
し、Wの高融点金属ペーストを充填した。
On the other hand, the insulating layer molded body was prepared by using 92% by weight of mullite powder having an average particle diameter of 3 μm and SiO 2 as a sintering aid.
7 wt%, CaO 0.5 wt%, MgO 0.5 wt%
Then, a binder made of butyral was added, and toluene was further added and mixed, and then formed into a sheet by the doctor blade method to produce an insulating layer molded body. Then, through holes were formed in the high dielectric layer molded body and the insulating layer molded body, and W high-melting point metal paste was filled therein.

【0064】この後、高誘電体層成形体の上下面に、W
を98重量%と、ムライトを2重量%含有してなる電極
層ペーストをスクリーン印刷し、電極層を形成した。
After that, W is formed on the upper and lower surfaces of the high dielectric layer molded body.
And 98% by weight of mullite and 2% by weight of mullite were screen-printed to form an electrode layer.

【0065】そして、電極層ペーストが塗布された高誘
電体層成形体を、絶縁層成形体の間に介装し、この後、
加湿した窒素−水素混合ガス(還元性雰囲気)中で、1
600℃において2時間焼成し、高誘電体層成形体、絶
縁層成形体および電極層を同時に焼成した。
Then, the high dielectric layer molded body coated with the electrode layer paste is interposed between the insulating layer molded bodies, and thereafter,
In a humidified nitrogen-hydrogen mixed gas (reducing atmosphere), 1
The high dielectric layer molded body, the insulating layer molded body, and the electrode layer were simultaneously fired at 600 ° C. for 2 hours.

【0066】高誘電体層成形体の高誘電率付与剤の種類
や量及び電極層の材料を変化させ、上記のようにして得
られた基板に対して、静電容量を測定しその結果を表1
に示した。また、高誘電体層の誘電率も合わせて測定し
た。
The type and amount of the high dielectric constant-imparting agent of the high dielectric layer molded body and the material of the electrode layer are changed, and the capacitance of the substrate obtained as described above is measured and the result is shown. Table 1
It was shown to. The dielectric constant of the high dielectric layer was also measured.

【0067】尚、本実験では、電極形状を25mm×2
5mm×6μmとし、高誘電体層の厚みを25〜50μ
mとした。また、静電容量はLCRメータ(Y.H.P
4284A)を用いて行い、100KHz,1.0Vr
mの条件で25℃において測定した。
In this experiment, the electrode shape was 25 mm × 2.
The thickness of the high dielectric layer is 5 to 6 μm and the thickness of the high dielectric layer is 25 to 50 μm.
m. In addition, the capacitance is measured by the LCR meter (Y.H.P.
4284A), 100 KHz, 1.0 Vr
It was measured at 25 ° C. under the condition of m.

【0068】[0068]

【表1】 [Table 1]

【0069】表1より、ムライトに対してWやMoの添
加により誘電率が徐々に高くなることがわかる。また、
電極材料と高誘電率付与剤が同一の場合には、高誘電体
層の厚みが25μmであっても2.1nF以上と高い静
電容量を有することが判る。また、電極材料が高誘電率
付与剤と異なる場合でも、高誘電体層の厚みが30μm
以上である場合には、高い静電容量が得られることが判
る。
From Table 1, it is understood that the addition of W or Mo to mullite gradually increases the dielectric constant. Also,
It can be seen that when the electrode material and the high dielectric constant-imparting agent are the same, even if the high dielectric layer has a thickness of 25 μm, it has a high capacitance of 2.1 nF or more. In addition, even when the electrode material is different from the high dielectric constant imparting agent, the thickness of the high dielectric layer is 30 μm.
It is understood that a high capacitance can be obtained in the above cases.

【0070】因みに、本実施例において絶縁層の熱膨張
係数は4.8×10-6/℃、高誘電体層が4.8〜5.
0×10-6/℃であり、シリコンと近似の熱膨張係数を
有するコンデンサ部を具備した配線基板を作製すること
ができた。
By the way, in this embodiment, the insulating layer has a thermal expansion coefficient of 4.8 × 10 −6 / ° C., and the high dielectric layer has a thermal expansion coefficient of 4.8 to 5.
It was 0 × 10 −6 / ° C., and a wiring board provided with a capacitor portion having a thermal expansion coefficient similar to that of silicon could be manufactured.

【0071】実施例2(絶縁層ムライト−高誘電体層ム
ライト+Re) 高誘電体層成形体として、SiO2 7重量%,CaO
0.5重量%,MgO0.5重量%の焼結助剤と、Re
金属粉末を0〜60重量%、残部が粒径3μmのムライ
ト粉末からなる混合粉末を調製し、これにブチラールか
らなるバインダーを添加し、さらにトルエンを添加混合
した後、ドクターブレード法によりシート化し、高誘電
体層成形体を得た。
Example 2 (insulating layer mullite-high dielectric layer mullite + Re) As a high dielectric layer molded body, SiO 2 7% by weight, CaO
0.5 wt%, 0.5 wt% MgO sintering aid, Re
A mixed powder consisting of 0 to 60% by weight of metal powder and the rest of mullite powder having a particle size of 3 μm was prepared, and a binder made of butyral was added thereto, and toluene was further added and mixed, and then formed into a sheet by a doctor blade method, A high dielectric layer molded body was obtained.

【0072】この高誘電体層成形体と実施例1の絶縁層
成形体にスルーホールを形成し、W,Mo等の高融点金
属ペーストを充填した。
Through holes were formed in this high dielectric layer molded body and the insulating layer molded body of Example 1 and filled with a high melting point metal paste such as W or Mo.

【0073】この後、高誘電体層成形体の上下面に、金
属Reと、ムライトを1〜10重量%含有してなる電極
層ペーストをスクリーン印刷し、厚さ8μm程度の電極
層を形成した。
Thereafter, an electrode layer paste containing metal Re and 1 to 10% by weight of mullite was screen-printed on the upper and lower surfaces of the high dielectric layer molded body to form an electrode layer having a thickness of about 8 μm. .

【0074】そして、電極層ペーストが塗布された高誘
電体層成形体を、絶縁層成形体の間に介装した後、加湿
した窒素,水素混合ガス(還元性雰囲気)中で、160
0℃において2時間普通焼成し、本発明の多層配線基板
を得た。
Then, the high dielectric layer molded body to which the electrode layer paste was applied was interposed between the insulating layer molded bodies, and then 160 in a humidified nitrogen / hydrogen mixed gas (reducing atmosphere).
It was normally fired at 0 ° C. for 2 hours to obtain a multilayer wiring board of the present invention.

【0075】得られた多層配線基板は、高誘電体層、絶
縁層および電極層とも十分に緻密化しており、層間のは
がれ等も全く観察されなかった。
The obtained multilayer wiring board was sufficiently densified in the high dielectric layer, the insulating layer and the electrode layer, and peeling between layers was not observed at all.

【0076】なお、高誘電体層中のRe量の変化に伴う
誘電率の変化を測定した。この時、電極形状を25mm
×25mm×6μmとし、高誘電体層の厚み25μmと
し、測定はLCRメータ(Y、H、P4284A)を用
いて行い、1KHz、1.0Vrmの条件で25℃にお
ける静電容量を測定し、この静電容量から25℃におけ
る誘電率を計算し図9に示した。
The change in the dielectric constant with the change in the amount of Re in the high dielectric layer was measured. At this time, the electrode shape is 25 mm
The thickness of the high dielectric layer is 25 μm, the measurement is performed using an LCR meter (Y, H, P4284A), and the capacitance at 25 ° C. is measured under the conditions of 1 KHz and 1.0 Vrm. The dielectric constant at 25 ° C. was calculated from the electrostatic capacity and shown in FIG.

【0077】この図9から、ムライト中のReの添加量
を増加する程、誘電率が高くなることが判る。そしてR
eを60重量%よりも多く添加した実験をおこなった
が、この場合には絶縁抵抗が低下し、誘電率を測定する
ことができなかった。
From FIG. 9, it is understood that the dielectric constant increases as the amount of Re added in mullite increases. And R
An experiment was conducted in which e was added in an amount of more than 60% by weight, but in this case, the insulation resistance was lowered and the dielectric constant could not be measured.

【0078】実施例3(絶縁層ムライト−高誘電体層ム
ライト+ZrO2 ) 高誘電体層成形体として、CaO0.5重量%,MgO
0.5重量%の焼結助剤と、8モル%のY2 3 で安定
化された部分安定化ZrO2 (8Y−ZrO2)粉末を
15〜90重量%、残部が粒径3μmのムライト粉末か
らなる混合粉末を調製し、これにブチラールからなるバ
インダーを添加し、さらにトルエンを添加混合した後、
ドクターブレード法によりシート化し、高誘電体層成形
体を得た。
Example 3 (insulating layer mullite-high dielectric layer mullite + ZrO 2 ) As a high dielectric layer molded body, CaO 0.5 wt% and MgO
15 to 90% by weight of a partially stabilized ZrO 2 (8Y-ZrO 2 ) powder stabilized with 0.5% by weight of a sintering aid and 8 mol% of Y 2 O 3 , and the balance having a particle diameter of 3 μm. After preparing a mixed powder consisting of mullite powder, adding a binder consisting of butyral to this, and further adding and mixing toluene,
Sheets were formed by the doctor blade method to obtain a high dielectric layer molded body.

【0079】一方、絶縁層成形体を、平均粒径3μmの
ムライト粉末を92重量%と、焼結助剤としてY2 3
7重量%,CaO0.5重量%,MgO0.5重量%を
計8重量%と、ブチラールからなるバインダーを添加
し、さらにトルエンを添加混合した後、ドクターブレー
ド法によりシート化し、絶縁層成形体を作製する。そし
て、高誘電体層成形体及び絶縁層成形体にスルーホール
を形成し、Wの高融点金属ペーストを充填した。
On the other hand, the insulating layer molded body was prepared by mixing 92% by weight of mullite powder having an average particle diameter of 3 μm and Y 2 O 3 as a sintering aid.
7 wt%, CaO 0.5 wt%, MgO 0.5 wt%, 8 wt% in total, butyral binder was added, and toluene was further added and mixed, and then formed into a sheet by the doctor blade method to form an insulating layer molded body. Create. Then, through holes were formed in the high dielectric layer molded body and the insulating layer molded body, and the high melting point metal paste of W was filled therein.

【0080】この後、高誘電体層成形体の上下面に、金
属Wと、ムライトを1〜10重量%含有してなる電極層
ペーストをスクリーン印刷し、厚さ8μm程度の電極層
を形成した。
Thereafter, an electrode layer paste containing the metal W and 1 to 10% by weight of mullite was screen-printed on the upper and lower surfaces of the high dielectric layer molded body to form an electrode layer having a thickness of about 8 μm. .

【0081】そして、電極層ペーストが塗布された高誘
電体層成形体を、絶縁層成形体の間に介装する。この
後、加湿した窒素,水素混合ガス(還元性雰囲気)中
で、1500℃において2時間普通焼成し、本発明の多
層配線基板を得た。得られた多層配線基板は、高誘電体
層、絶縁層および電極層とも十分に緻密化しており、層
間のはがれ等も全く観察されなかった。
Then, the high dielectric layer molded body to which the electrode layer paste is applied is interposed between the insulating layer molded bodies. Then, it was normally fired in a mixed gas of nitrogen and hydrogen (reducing atmosphere) at 1500 ° C. for 2 hours to obtain a multilayer wiring board of the present invention. The obtained multilayer wiring board was sufficiently densified in the high dielectric layer, the insulating layer and the electrode layer, and peeling between layers was not observed at all.

【0082】なお、高誘電体層中の8Y−ZrO2 量を
5〜15モル%で変化させた時の誘電率の変化を測定し
た。この時、電極形状を25mm×25mm×6μmと
し、高誘電体層の厚み25μmとし、測定はLCRメー
タ(Y、H、P4284A)を用いて行い、1KHz、
1.0Vrmの条件で25℃における静電容量を測定
し、この静電容量から25℃における誘電率を計算し図
10に示した。
The change in the dielectric constant when the amount of 8Y-ZrO 2 in the high dielectric layer was changed from 5 to 15 mol% was measured. At this time, the electrode shape was 25 mm × 25 mm × 6 μm, the thickness of the high dielectric layer was 25 μm, and the measurement was performed using an LCR meter (Y, H, P4284A), and 1 KHz,
The electrostatic capacity at 25 ° C. was measured under the condition of 1.0 Vrm, and the dielectric constant at 25 ° C. was calculated from this electrostatic capacity and shown in FIG.

【0083】この図10から、ムライト中の8Y−Zr
2 の添加量を増加する程、誘電率が高くなることが判
る。また、ZrO2 全量に対するY2 3 固溶量が少な
い方が比誘電率が高いことが判る。
From this FIG. 10, 8Y-Zr in mullite
It can be seen that the dielectric constant increases as the amount of O 2 added increases. Further, it can be seen that the smaller the solid solution amount of Y 2 O 3 relative to the total amount of ZrO 2 , the higher the relative dielectric constant.

【0084】実施例4 さらに上記実施例3において、高誘電体層としてZrO
2 全量に対して8モル%のY2 3 で安定化された安定
化ZrO2 49.5重量%、ムライト49.5重量%、
助剤1重量%とからなる混合物に対して、さらにW、M
o、Reを添加したものを用いて、焼結し、この材料の
比誘電率を測定し、これを図11に示した。この図11
のグラフから明らかなように、W、Mo、Reを添加し
た材料では、W、Mo、Reを添加しない場合よりもさ
らに比誘電率が向上しており、W、Mo、Reの添加量
を増加する程比誘電率が向上していることが判る。さら
に、本発明者等はMoの添加量を30重量%よりも多く
添加する実験、Wの添加量を50重量%よりも多く添加
する実験、Reの添加量を60重量%よりも多く添加す
る実験を行ったが、上記添加量を越えると急激に絶縁抵
抗が低下し、比誘電率を測定することができなくなっ
た。
Example 4 Further, in the above-mentioned Example 3, ZrO 2 was used as the high dielectric layer.
2 Stabilized ZrO 2 49.5 wt% stabilized with 8 mol% Y 2 O 3 , 49.5 wt% mullite,
With respect to the mixture consisting of 1% by weight of auxiliary agent, W, M
Sintering was performed using a material to which o and Re were added, and the relative dielectric constant of this material was measured, which is shown in FIG. This FIG.
As is clear from the graph, the relative dielectric constant of the material added with W, Mo and Re is further improved as compared with the case where W, Mo and Re are not added, and the added amount of W, Mo and Re is increased. It can be seen that the relative dielectric constant is improved as the value is increased. Further, the inventors of the present invention added an amount of Mo added in an amount of more than 30% by weight, added W in an amount of more than 50% by weight, and added an amount of Re in an amount of more than 60% by weight. Experiments were carried out, but when the amount of addition exceeded the above range, the insulation resistance dropped sharply and the relative permittivity could not be measured.

【0085】また、本発明者は、上記実施例4におい
て、MoとWの2種類を1:1の割合で添加する実験を
行い、この結果を図11に示した。この図11よりMo
とWを添加した場合にも比誘電率が向上していることが
判る。W、Mo、Reは酸化物の形で添加しても同様の
効果を得ることができる。
The present inventor also conducted an experiment in Example 2 in which two kinds of Mo and W were added at a ratio of 1: 1 and the results are shown in FIG. From this Figure 11, Mo
It can be seen that the relative dielectric constant is improved even when W and W are added. Similar effects can be obtained even if W, Mo and Re are added in the form of oxides.

【0086】[0086]

【発明の効果】以上詳述した通り、本発明の多層配線基
板及び半導体素子収納用パッケージでは、絶縁層をムラ
イトを主成分として形成するとともに、高誘電体層を主
成分のムライトにW,Mo,Re,ZrO2 を添加して
構成したので、アルミナよりもシリコンからなる半導体
素子の熱膨張率に近くなり、半導体素子のパッケージか
らの脱落を防止することができる。また、ムライトに
W,Mo,Re,ZrO2を添加することにより、高い
静電容量を有する誘電体層を形成することができる。従
って、内部に高誘電体層を有しながら、大型の半導体素
子を実装することができる。
As described in detail above, in the multilayer wiring board and the package for accommodating semiconductor elements of the present invention, the insulating layer is formed mainly of mullite, and the high dielectric layer is formed of mullite containing W, Mo. , Re, and ZrO 2 are added, the thermal expansion coefficient of the semiconductor element is closer to that of silicon than that of alumina, and the semiconductor element can be prevented from falling out of the package. Further, by adding W, Mo, Re, ZrO 2 to mullite, a dielectric layer having a high capacitance can be formed. Therefore, a large semiconductor element can be mounted while having a high dielectric layer inside.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の多層配線基板の一実施例を示す縦断面
図である。
FIG. 1 is a vertical sectional view showing an embodiment of a multilayer wiring board of the present invention.

【図2】本発明の半導体素子収納用パッケージの一実施
例を示す縦断面図である。
FIG. 2 is a vertical cross-sectional view showing an example of a semiconductor element housing package of the present invention.

【図3】本発明の多層配線基板の他の実施例を示す縦断
面図である。
FIG. 3 is a vertical sectional view showing another embodiment of the multilayer wiring board of the present invention.

【図4】本発明の半導体素子収納用パッケージの他の例
を示す縦断面図である。
FIG. 4 is a vertical cross-sectional view showing another example of the semiconductor element storage package of the present invention.

【図5】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
FIG. 5 is a vertical cross-sectional view showing still another embodiment of the semiconductor element housing package of the present invention.

【図6】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
FIG. 6 is a vertical sectional view showing still another embodiment of the package for housing a semiconductor element of the present invention.

【図7】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
FIG. 7 is a vertical sectional view showing still another embodiment of the semiconductor element storage package of the present invention.

【図8】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
FIG. 8 is a vertical cross-sectional view showing still another embodiment of the semiconductor element housing package of the present invention.

【図9】本発明における高誘電体層中のRe量と誘電率
との関係を示す図である。
FIG. 9 is a diagram showing the relationship between the Re amount in the high dielectric layer and the dielectric constant in the present invention.

【図10】本発明における高誘電体層中のZrO2 量や
2 3 安定化剤量と誘電率との関係を示した図であ
る。
FIG. 10 is a diagram showing the relationship between the amount of ZrO 2 and the amount of Y 2 O 3 stabilizer in the high dielectric layer and the dielectric constant in the present invention.

【図11】本発明における高誘電体層中のMo量、W
量、Re量、Mo−W量との関係を示した図である。
FIG. 11 shows the amount of Mo and W in the high dielectric layer according to the present invention.
It is a figure showing the relation between the amount, Re amount, and Mo-W amount.

【符号の説明】[Explanation of symbols]

1 多層配線基板 2、11 絶縁層 3、13 高誘電体層 4、5、14、15 電極層 6、16 コンデンサ部 7、12 配線層 8、9、20、22 スルーホール 10 半導体素子収納用パッケージ 18 凹部(収納部) 19 蓋体 21 外部端子 23 ヒートシンク 1 Multilayer Wiring Board 2, 11 Insulating Layer 3, 13 High Dielectric Layer 4, 5, 14, 15 Electrode Layer 6, 16 Capacitor Section 7, 12 Wiring Layer 8, 9, 20, 22 Through Hole 10 Semiconductor Device Storage Package 18 recessed part (storage part) 19 lid 21 external terminal 23 heat sink

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/14 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 23/14

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】ムライトを主成分とするセラミックスから
なる絶縁層の表面あるいは絶縁層間にメタライズ配線層
が配設されたセラミック絶縁基板の内部または表面に、
ムライトと、W、Mo、Re及びZrO2 から選ばれる
少なくとも1種の高誘電率付与剤を含有する高誘電体層
を一対の電極により挟持してなるコンデンサ部を積層配
設したことを特徴とする多層配線基板。
1. A surface of an insulating layer made of ceramics containing mullite as a main component, or a ceramic insulating substrate having a metallized wiring layer disposed between insulating layers,
And a capacitor part formed by sandwiching a mullite and a high dielectric layer containing at least one high dielectric constant imparting agent selected from W, Mo, Re and ZrO 2 between a pair of electrodes. Multilayer wiring board.
【請求項2】前記高誘電率付与剤粒子がW、Moの少な
くとも1種からなり、かつ前記電極層が前記高誘電率付
与剤粒子と同一材料を主成分とする請求項1記載の多層
配線基板。
2. The multilayer wiring according to claim 1, wherein the high dielectric constant imparting agent particles are composed of at least one of W and Mo, and the electrode layer is mainly composed of the same material as the high dielectric constant imparting agent particles. substrate.
【請求項3】前記高誘電率付与剤粒子がW、前記電極層
がMoを主成分とするか、或いは、前記高誘電率付与剤
粒子がMo、電極層がWを主成分とするものであり、且
つ前記高誘電体層の厚みが30μm以上である請求項1
記載の多層配線基板。
3. The high dielectric constant imparting agent particles are W and the electrode layer is mainly composed of Mo, or the high dielectric constant imparting agent particles are Mo and the electrode layer is mainly composed of W. And the high dielectric layer has a thickness of 30 μm or more.
The multilayer wiring board described.
【請求項4】ムライトを主成分とするセラミックスから
なる絶縁層の表面あるいは絶縁層間にメタライズ配線層
が配設され、且つ半導体素子を収納する収納部を有する
セラミック絶縁基板の内部または表面に、ムライトと、
W、Mo、Re及びZrO2 から選ばれる少なくとも1
種を含有する高誘電体層を一対の電極により挟持してな
るコンデンサ部を積層配設したことを特徴とする半導体
素子収納用パッケージ。
4. A mullite is provided inside or on the surface of an insulating layer made of ceramics containing mullite as a main component, or a metallized wiring layer is provided between the insulating layers and has a housing for housing a semiconductor element. When,
At least 1 selected from W, Mo, Re and ZrO 2.
A package for accommodating a semiconductor element, comprising: a capacitor portion formed by sandwiching a high dielectric layer containing a seed between a pair of electrodes.
【請求項5】前記高誘電率付与剤粒子がW、Moの少な
くとも1種からなり、かつ前記電極層が前記高誘電率付
与剤粒子と同一材料を主成分とする請求項4記載の半導
体素子収納用パッケージ。
5. The semiconductor device according to claim 4, wherein the high dielectric constant imparting agent particles are composed of at least one of W and Mo, and the electrode layer is mainly composed of the same material as the high dielectric constant imparting agent particles. Storage package.
【請求項6】前記高誘電率付与剤粒子がW、前記電極層
がMoを主成分とするか、或いは、前記高誘電率付与剤
粒子がMo、電極層がWを主成分とするものであり、且
つ前記高誘電体層の厚みが30μm以上である請求項4
記載の半導体素子収納用パッケージ。
6. The high dielectric constant-imparting agent particles are W and the electrode layer is mainly composed of Mo, or the high dielectric constant-imparting agent particles are Mo and the electrode layer is mainly composed of W. And the high dielectric layer has a thickness of 30 μm or more.
The package for housing a semiconductor device as described above.
JP10270295A 1994-05-30 1995-04-26 Multi-layer wiring board and package for housing semiconductor element Expired - Fee Related JP3740184B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10270295A JP3740184B2 (en) 1994-05-30 1995-04-26 Multi-layer wiring board and package for housing semiconductor element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11699294 1994-05-30
JP6-116992 1994-05-30
JP10270295A JP3740184B2 (en) 1994-05-30 1995-04-26 Multi-layer wiring board and package for housing semiconductor element

Publications (2)

Publication Number Publication Date
JPH0851283A true JPH0851283A (en) 1996-02-20
JP3740184B2 JP3740184B2 (en) 2006-02-01

Family

ID=26443378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10270295A Expired - Fee Related JP3740184B2 (en) 1994-05-30 1995-04-26 Multi-layer wiring board and package for housing semiconductor element

Country Status (1)

Country Link
JP (1) JP3740184B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118481A (en) * 2000-07-21 2002-04-19 Koninkl Philips Electronics Nv Mobile phone equipment and high frequency components
JP2012073162A (en) * 2010-09-29 2012-04-12 Kyocera Corp Ceramic wiring board for probe card, and probe card using the same
US20220005760A1 (en) * 2019-06-27 2022-01-06 Texas Instruments Incorporated Semiconductor die with conversion coating
KR20230046413A (en) * 2021-09-30 2023-04-06 주식회사 화인세라텍 Multi-layered ceramic substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118481A (en) * 2000-07-21 2002-04-19 Koninkl Philips Electronics Nv Mobile phone equipment and high frequency components
JP2012073162A (en) * 2010-09-29 2012-04-12 Kyocera Corp Ceramic wiring board for probe card, and probe card using the same
US20220005760A1 (en) * 2019-06-27 2022-01-06 Texas Instruments Incorporated Semiconductor die with conversion coating
KR20230046413A (en) * 2021-09-30 2023-04-06 주식회사 화인세라텍 Multi-layered ceramic substrate

Also Published As

Publication number Publication date
JP3740184B2 (en) 2006-02-01

Similar Documents

Publication Publication Date Title
US5521332A (en) High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device
JP3709752B2 (en) Dielectric ceramic composition and ceramic multilayer substrate
US4633366A (en) Laminar electrical component with magnesium orthoborate
TWI358982B (en)
JP4959079B2 (en) Package for storing semiconductor elements
JP3340003B2 (en) Multilayer wiring board and package for housing semiconductor element
JP3740184B2 (en) Multi-layer wiring board and package for housing semiconductor element
JP2763478B2 (en) Capacitor material, multilayer alumina wiring board, and package for housing semiconductor element
JP3199596B2 (en) Multilayer wiring board and package for housing semiconductor element
JP2735776B2 (en) Multilayer alumina wiring board and package for housing semiconductor element
JPH0832242A (en) Multilayer wiring board incorporating capacitor
JP2000264724A (en) Dielectric ceramic composition and ceramic multilayered substrate
JP2945529B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP3215009B2 (en) Multilayer wiring board and package for housing semiconductor element
JP2000226255A (en) Dielectric ceramic composition and ceramic multi-layered substrate
JP3273112B2 (en) Multilayer wiring board and package for semiconductor device storage
JP3339984B2 (en) Capacitor material, multilayer alumina wiring board, and package for housing semiconductor element
JP3366479B2 (en) Metallized composition and method for producing wiring board
JP3739582B2 (en) Package for storing semiconductor elements
JP3301914B2 (en) Wiring board
JP2735746B2 (en) Dielectric ceramic composition, multilayer alumina-based wiring board, and package for housing semiconductor element
JPH0685108A (en) Semiconductor device
JP3329974B2 (en) Capacitor material, multilayer wiring board and package for housing semiconductor element
JP2724075B2 (en) Method for depositing metal layer on aluminum nitride sintered body
JP4623851B2 (en) Multilayer wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees