JPH0851283A - 多層配線基板及び半導体素子収納用パッケージ - Google Patents
多層配線基板及び半導体素子収納用パッケージInfo
- Publication number
- JPH0851283A JPH0851283A JP7102702A JP10270295A JPH0851283A JP H0851283 A JPH0851283 A JP H0851283A JP 7102702 A JP7102702 A JP 7102702A JP 10270295 A JP10270295 A JP 10270295A JP H0851283 A JPH0851283 A JP H0851283A
- Authority
- JP
- Japan
- Prior art keywords
- high dielectric
- layer
- dielectric layer
- dielectric constant
- imparting agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
ンデンサ部を具備し、大型の半導体素子を実装できる多
層配線基板及び半導体素子収納用パッケージを提供す
る。 【構成】ムライトを主成分とするセラミックスからなる
絶縁層2の表面あるいは絶縁層2間にメタライズ配線層
7が配設されたセラミック絶縁基板の内部または表面
に、ムライトと、W、Mo、Re及びZrO2 から選ば
れる少なくとも1種の高誘電率付与剤を含有する高誘電
体層3を一対の電極4、5により挟持してなるコンデン
サ部6を積層配設した多層配線基板および半導体素子収
納用パッケージを得る。
Description
極からなるコンデンサ部を具備する多層配線基板および
半導体素子収納用パッケージに関するもので、より詳細
には安定した電気的特性、優れた密封性能および機械的
強度を有する多層配線基板およびパッケージに関する。
素子(集積回路)は外来ノイズや不要輻射により誤動作
を生じ易いために、従来より30〜100μF程度の容
量を持ったコンデンサ部を電源側と接地側との間に介在
することにより、ノイズを吸収し誤動作を防止してい
た。このコンデンサ部は一般にはセラミック誘電体を一
対の電極で挟持したものからなり、従来はこのコンデン
サの接続をパッケージとは別の外付けにより行なってい
たため、実装密度の向上を図ることができなかった。
て、アルミナを主成分とする絶縁層の間に、アルミナ等
の誘電体層をWあるいはMoからなる一対の電極層によ
り挟持したコンデンサ部を介装した半導体素子収納用パ
ッケージが知られている(特開昭62−169461号
公報参照)。
例えば、特開平3−87091号公報に開示されるよう
に、両側にWまたはMo等の高融点金属を主成分とする
ペーストを塗布または印刷してなる一対の電極層が形成
され、かつ、アルミナ中にWまたはMoからなる高誘電
率付与剤を含有する高誘電体層を電極で挟持したコンデ
ンサ部をアルミナを主成分とする絶縁層間に介装した多
層アルミナ質配線基板が知られている。
の配線基板や半導体素子収納用パッケージ中に具備され
る高誘電体層は、電気特性が未だ不安定であり、高誘電
体層を挟持する電極間の絶縁抵抗が低下し、著しい場合
には電極間がショートする等のおそれがあった。また、
多層構造物の密封性(気密性)も不十分であり、湿気等
が浸透して電極層の表面抵抗を変化させたり、あるいは
電極層と高誘電体層や絶縁層との間に十分な接合強度が
得られない等の欠点があった。
oなどの成分は隣接する電極層や絶縁層に拡散しやす
く、また、逆に電極層を構成するWやMoなどの高融点
金属が高誘電体層中に拡散し、高誘電体層の組成に影響
を及ぼしその結果、誘電体層の電気特性が変化し、安定
した比誘電率等の電気特性が得られないという問題があ
った。
配線基板や半導体素子収納用パッケージでは、25〜4
00℃における絶縁層の熱膨張率が約7×10-6/℃程
度であり、シリコンからなる半導体素子の熱膨張率約
3.5×10-6/℃と比較して非常に大きいため、絶縁
層上に取り付けた半導体素子が脱落する虞があった。こ
の傾向は、大型の半導体素子を取り付けた場合には特に
顕著となるため、大型の半導体素子を実装できないとい
う問題があった。
似の熱膨張係数を有し、内部に高誘電体層を有しながら
安定した電気的特性と優れた気密性および機械的強度を
有するとともに、大型の半導体素子が実装可能な多層配
線基板および半導体素子収納用パッケージを提供するこ
とにある。
や絶縁層との間に優れた密着性、気密性および層間接着
強度が得られるとともに、電極層構成材料の高誘電体層
への拡散移行が抑制され、さらにWやMoなどの成分の
絶縁層への拡散を抑制できるコンデンサ部を具備した配
線基板および半導体素子収納用パッケージを提供するこ
とにある。
は、高誘電体層を一対の電極層により挟持したコンデン
サー部を具備した多層配線基板であって、前記高誘電体
層を、ムライトと、W、Mo、Re及びZrO2 から選
ばれる少なくとも1種の高誘電率付与剤とから構成し、
さらには、多層配線基板の絶縁層をムライトを主成分と
するセラミックスにより構成するものである。
ージは、高誘電体層を一対の電極層により挟持したコン
デンサー部を具備してなり、半導体素子の収容部を有す
る半導体素子収納用パッケージであって、前記高誘電体
層を、ムライトと、W、Mo、Re及びZrO2 から選
ばれる少なくとも1種の高誘電率付与剤とから構成し、
さらには、多層配線基板の絶縁層をムライトを主成分と
するセラミックスにより構成するものである。
収納用パッケージのいずれにおいても、高誘電率付与剤
粒子がW,Moの少なくとも一種からなり、かつ、電極
層が前記高誘電率付与剤粒子と同一材料を主成分とする
ことが望ましい。さらに、高誘電率付与剤粒子がW、電
極層がMoを主成分とする、或いは、高誘電率付与剤粒
子がMo、電極層がWを主成分とするものであって、高
誘電体層の厚みが30μm以上であることが望ましい。
子収納用パッケージにおいて、絶縁層をムライトを主成
分とするセラミックスから構成し、絶縁層間あるいは表
面に積層配設されるコンデンサ部の高誘電体層をムライ
トと、W、Mo、Re及びZrO2 から選ばれる少なく
とも1種の高誘電率付与剤を含有する高誘電体層により
構成することにより、25〜400℃における絶縁層の
熱膨張率が4〜6.8×10-6/℃となり、アルミナ
(7×10-6/℃)よりシリコンからなる半導体素子の
熱膨張率(約3.5×10-6/℃)に近くなり、半導体
素子の絶縁層からの脱落を防止することができる。
W、Mo、ReおよびZrO2 を添加することにより、
誘電率を高めることができる結果、コンデンサとして高
い静電容量を得ることができる。例えば、ムライトに対
してY2 O3 を含むZrO2 (YSZ)を添加すると図
10に示されるように、また、W、Mo、Reを添加す
ることにより図9、図11に示されるように、誘電率を
向上させることができる。
の積層状態において、次第に高誘電体層中の高誘電率付
与剤が拡散し、高誘電率付与剤量が減少し誘電特性が徐
々に変化する場合がある。また、ZrO2 の場合、Y2
O3 等の安定化剤が拡散しZrO2 が脱安定化して特性
が変化することもある。
をW、Moにより構成した場合、電極層を同一材料とす
ることにより誘電体層からWやMoの拡散を防止するこ
とができる。また、高誘電率付与剤と電極層の材料が異
なる場合には、電極層の厚みを30μm以上に厚くする
ことにより拡散による特性変化を防止することができ
る。
場合には、セラミック絶縁層中にZrO2 や安定化剤の
Y2 O3 を添加することにより、ZrO2 の拡散やY2
O3の拡散によるZrO2 の脱安定化を防止することが
できる。
絶縁層の両方にガラス相を存在させると、高誘電体層、
絶縁層、電極層および配線層の各層間の密着強度を向上
させるとともに、パッケージにおいてはその気密性を高
めることができる。
ケージは、焼成時においてコンデンサ部の誘電体層の厚
み変化を防止するとともに、それに伴う誘電特性の変化
や焼成後のそりを防止し、安定に製造することができ
る。
説明する。 (多層配線基板の構造)図1は、本発明における多層配
線基板の一例を示す図である。図1によれば、配線基板
1中の絶縁層2中には、高誘電体層3と一対の電極層
4、5とから構成されるコンデンサ部6が積層内在され
ている。また、絶縁層2の表面あるいは内部には配線層
7が配設されている。また、図1の構成では、電極層4
および5は、スルーホール8、9を通じて基板表面に導
出されている。
態様のようにコンデンサ部6が絶縁層2間に挟持される
他に、例えば、図3に示すように、配線層7が内部に形
成された絶縁層2の最表面に電極層5、高誘電体層3お
よび電極層4を積層形成することもできる。この場合、
コンデンサ部6は、外気と触れないようにその表面に樹
脂などにより保護膜を形成してもよい。
た、図2は、本発明における半導体素子収納用パッケー
ジの一例を示す図である。図2によれば、半導体素子収
納用パッケージ10の基板は、複数の絶縁層11が積層
され、絶縁層11の内部あるいは表面には配線層12が
配設されている。また、絶縁基体の内部には、高誘電体
層13とこれを挟持する一対の電極層14、15とによ
りコンデンサ部16が形成されている。また、絶縁基体
の上面には半導体素子17を収納するための凹部(収納
部)18が形成され、収納部18は蓋体19により密閉
されている。また、コンデンサ部16の電極層15は、
スルーホール20を通じて、配線層に接続されている。
さらに、図2の構成では、コンデンサ部16の電極層1
4は、収納部18に露出して収納部を底面を形成し、そ
の底面に半導体素子17が搭載されている。なお、配線
層12は、スルーホール等を通じて外部端子21に電気
的に接続されている。
は、図4乃至図8のように種々の態様が存在する。図4
のパッケージは、半導体素子17の下方には、高誘電体
層13と電極層14、15が交互に多層積層されてお
り、これらの電極層14、15はスルーホール20によ
り半導体素子17と接続されたものである。
下に電極層14、15が形成されたコンデンサ部6が絶
縁層11により挟まれた構造からなり、電極層14、1
5はスルーホール20により半導体素子17と接続され
ている。
方には、高誘電体層13の上下に電極層14、15が形
成されており、これらの電極層14、15はスルーホー
ル20により半導体素子17と接続され、さらに、ピン
21が下面に固定され、これらのピン21は、電極層1
4、15および高誘電体層13を通過し形成されたスル
ーホール22を介して半導体素子17と接続されてい
る。
極層14、15が交互に積層されてコンデンサ部6が形
成され、電極層14、15はスルーホール20により半
導体素子17と接続され、さらに、半導体素子17はヒ
ートシンク23に固定されている。
であり、高誘電体層13と電極層14、15が交互に多
層積層されており、これらの電極層13、14はスルー
ホール20により半導体素子17と接続されている。
板および半導体素子収納用パッケージにおいて、コンデ
ンサ部を形成する高誘電体層(図1の番号3、図2の番
号13)は、ムライトと、W、Mo、Re及びZrO2
から選ばれる少なくとも1種の高誘電率付与剤を含有す
る。このうちW、Mo、Re及びZrO2 は誘電率を高
める作用をなし、10.8以上の比誘電率、特に13〜
40の比誘電率を付与する。
0μmのムライト粒子を主として、他に高誘電率付与剤
粒子を含有するものであるが、これらの粒界には、さら
に微量のガラス相が存在することが望ましい。高誘電率
付与剤は、この誘電体に7.5以上の比誘電率、特に1
0〜20の比誘電率を与える。
例えば、焼結助剤として配合されるAl,Si,アルカ
リ土類金属成分及び希土類元素成分から選ばれた少なく
とも1種の元素の酸化物と、ムライト粒子からのアルミ
ナ分やシリカ分との反応で形成されたものである。高誘
電率付与剤がZrO2 の場合は、ZrO2 が粒界のガラ
ス相に微量溶け込むことにより耐薬品性が向上する。誘
電体層の焼結助剤(ガラス化成分)の量は1重量%以上
の範囲にあるのがよい。上記範囲よりも少ないと高誘電
体層,絶縁層と電極層との密着性、気密性及び接合強度
が低下する傾向にあるからである。
には安定化剤を含有することが高誘電率を付与する効果
を安定化させるために望ましく、安定化剤量によってZ
rO2 は、正方晶および/または立方晶を主体とするも
のであり、場合によっては単斜晶がわずかに混在してい
ても良い。この安定化剤は、ZrO2 が上記の結晶形態
となるに必要な量が固溶され、安定化剤は5〜15モル
%の割合で添加されることが望ましい。これは、安定化
剤が5モル%よりも少ないと正方晶から単斜晶への相変
態が生じ、クラックが生じる等の不具合が生じるからで
あり、15モル%よりも多いとZrO2 そのものの誘電
率が低下し、誘電体層の高誘電率化の効果が低下するか
らである。安定化剤としては希土類酸化物とアルカリ土
類酸化物があり、希土類としてはRE2 O3 (REは希
土類元素)で表されるものが好ましく、例えばY
2 O3 、Nd2 O3 、La2 O3 、Sm2 O3 、Yb2
O3 等がある。アルカリ土類酸化物としてはMgO,C
aO,SrO,BaO等が挙げられる。また、ZrO2
の結晶粒径は1.5〜10μmであることが望ましい。
場合には、他の高誘電率付与剤でああるW、Mo、Re
のうち一種と組み合わせて用いることもでき、その場
合、Moは全量に対して5〜30重量%、Wは全量に対
して5〜50重量%、Reは全量に対して10〜60重
量%の割合で含有させることが望ましい。
ち、ZrO2 は安定化剤を固溶するZrO2 粉末、ある
いはY2 O3 とZrO2 の混合粉末として、また、W,
Mo,Reは金属粉末として添加しても、酸化物粉末と
して添加しても、またはその他の化合物として添加して
も、焼成後は金属として存在するので、いずれの形態で
添加してもよい。
電率付与剤の種類によって適宜調製し、(a)67〜8
7重量%のムライト粉末と、5〜30重量%のWまたは
Moと、1〜10重量%のAl,Si,アルカリ土類金
属及び希土類元素の内少なくとも1種の元素の酸化物,
水酸化物,炭酸塩,硝酸塩等の塩、窒化物,フッ化物,
臭化物等のハロゲン化物,ホウ化物等の化合物からなる
混合物を焼成したもの、(b)40〜95重量%のムラ
イト粉末と、5〜60重量%のRe及び1〜10重量%
のAl,Si,アルカリ土類金属及び希土類元素の内少
なくとも1種の元素の酸化物,水酸化物,炭酸塩,硝酸
塩等の塩、窒化物,フッカ物,臭化物等のハロゲン化
物,ホウ化物等の化合物からなる混合物を焼成するも
の、(c)10〜90重量%のムライト粉末と、90〜
10重量%のZrO2 粉末と、1〜10重量%のAl,
Si,アルカリ土類金属及び希土類元素の内少なくとも
1種の元素の酸化物,水酸化物,炭酸塩,硝酸塩等の
塩、窒化物,フッカ物,臭化物等のハロゲン化物,ホウ
化物等の化合物からなる混合物を焼成したもののいずれ
かであることが望ましい。
には、絶縁層にアルミナ質焼結体を用いた場合に絶縁層
と高誘電体層の熱膨張差が大きくなり、良好な積層体が
形成され難く、90重量%よりも多い場合には、誘電率
向上効果が小さくなるからである。また、Zrが8重量
%よりも少ない場合には、誘電率向上の効果が小さく、
Zrを含まない通常のアルミナ磁器と明確な差がなくな
るからであり、95重量%よりも多い場合には 絶縁層
としてアルミナ質焼結体を用いた場合に絶縁層と高誘電
体層の熱膨張差が大きくなり、良好な積層体が形成され
難くなるためである。なお、Al2 O3 を主成分とする
アルミナ質焼結体を絶縁層として用いる場合には、高誘
電体層中のZr量は酸化物換算で30〜70重量%であ
ることが望ましい。
よびSiのうち少なくとも1種の元素がその酸化物換算
で2重量%よりも少ない場合には、安定した粒界ガラス
相の生成が少なくなり、電極層と同時焼成した場合の電
極層と誘電体層との接合強度が低下する。
ト粒子の平均結晶粒径は3〜20μmであることが望ま
しい。また、W、Mo、Reは5μm以下、ZrO2 は
3〜20μmの平均結晶粒径で存在することが望まし
い。
量と高誘電体層の誘電率により適宜決定されるが、通常
は一層あるいは多層構造で、1層の厚みが10〜100
μmであり、例えば1〜2インチ角のパッケージや基板
において、数nF〜数百nF程度の静電容量が得られ
る。
ンデンサ部を形成するための一対の電極層は、公知のメ
タライズ層から構成でき、例えばW,MoおよびReの
うち少なくとも一種を主成分とするメタライズ層が好適
である。かかる電極層は、およそ3〜15μmの厚みで
形成される。この一対の電極層は、半導体収納用パッケ
ージにおいては、一方が電源層、他方が接地層として半
導体素子と電気的に接続し、このコンデンサ部をデカッ
プリングコンデンサとして使用される場合がある。
高誘電体層や絶縁層中に含まれる成分を10重量%以下
の割合で添加することにより高誘電体層や絶縁層との密
着性を高めることができる。
熱膨張の金属、例えばW、Moを用いると、電極層側に
表面圧縮応力が発生するために基板全体としての強度を
高めることができる。このような表面圧縮応力は、W、
Moに代わり、Al2 O3 を用い、これを高誘電体層の
最外層に配設することによっても同様な強度向上効果が
得られる。
いはMoである場合に、これを挟持する電極層は高誘電
率付与剤と同一材料を主成分とすることが望ましい。ま
た、高誘電体層の高誘電率付与剤がWで電極層がMoを
主成分とする場合、或いは高誘電率付与剤がMoで電極
層がWを主成分とする場合には、誘電体層の厚みを30
μm以上とすることが望ましい。即ち、高誘電率付与剤
と電極層を同一材料により構成すると、WまたはMoの
全率固溶がなく、電極層の高融点金属WまたはMoを高
誘電体中に拡散することを抑制し、電極間の高誘電体層
の絶縁抵抗の低下を阻止するとともに、電極間のリーク
電流を防止できる。高誘電率付与剤と電極層が異なる材
料の場合には、電極層形成材料のW、Moが高誘電体層
中に拡散するが、高誘電体層の厚みを30μm以上にす
ることにより電極層のW、Moが高誘電体層全体に拡散
することがなく、電極間の絶縁抵抗の低下を阻止すると
ともに電極間のリーク電流を防止できる。
程は上記と同様のものである。即ち、絶縁層の粒界に介
在する本発明では、電極層の両側にある高誘電体層及び
絶縁層の両方に上記ガラス相を形成させることにより、
電極層とこれら両層との密着性を向上させるとともに、
パッケージの気密性及び層間接着強度を高めることがで
きる。
用パッケージの絶縁基板における絶縁層は、主にムライ
ト粒子と、その粒界に存在するガラス相とから成り、そ
のガラス相は、例えば、焼結助剤として配合されるA
l,Si,アルカリ土類金属成分及び希土類元素成分か
ら選ばれた少なくとも1種の元素の酸化物と、ムライト
粒子からのアルミナ分とシリカ分の反応で形成されたも
のである。
イトを90〜99重量%、Al、Si、Zr、アルカリ
土類金属成分及び希土類元素成分から選ばれた少なくと
も1種の元素の酸化物を1〜10重量%の割合で含有す
るものである。また、焼結助剤としてB、Znなどの酸
化物等も合わせて添加することもできる。
rO2 の場合、絶縁層中にはZr成分を含有せしめるこ
とが望ましい。これは、絶縁層中にZr成分が全く含ま
れないと、前述の高誘電体層中のZrO2 成分が絶縁層
に溶出して高誘電体層の組成が変化したり、高誘電体層
自体の厚みが薄くなるなど、安定した誘電特性が得られ
ず、また、Zrが過度に多く含まれると、絶縁層の誘電
率が高くなるためである。
が必要とされる配線層が内設される箇所ではZr量はZ
rO2 換算で0.5〜10重量%が望ましい。逆に配線
層が全く形成されず、誘電率が高くても問題とならない
箇所については、Zr量が10重量%より多くても支障
はなく、誘電体層と同一組成物により構成してもよい。
電体層と絶縁層が直接、あるいは電極層を介して接する
構造においては、熱膨張差から生じる熱応力による破壊
が生じやすくなる。従って、図1の多層配線基板におい
て高誘電体層3とや電極4、5と、絶縁層2との間、図
2の半導体素子収納用パッケージにおいて、高誘電体層
13や電極14、15と、絶縁層11との間に、高誘電
体層と絶縁層との組成物を混合したような中間的組成か
らなる中間層を介在させればよい。
にZrを含有せしめることにより高誘電体層中のZrO
2 の拡散を防止することもできるが、前述した通り、誘
電体層中のZrO2 中にはZrO2 を安定化させるため
の安定化剤が含まれている。従って、絶縁層中にZrO
2 を脱安定化させないために、高誘電体層のZrO2中
に含まれる安定化剤と同様な安定化剤、をわずかながら
含有させることが望ましい。安定化剤となる化合物とし
ては、MgO、CaO、Y2 O3 などの希土類元素酸化
物が挙げられる。
線層は、通常のメタライズ法により形成されるもので、
W、Mo、Re、Ni、Co、Cu等から選ばれる少な
くとも1種の金属により形成することができる。この配
線層は、一般にはおよそ3〜50μmの厚みで、絶縁層
の層間あるいは表面に形成されるが、高出力が要求され
る場合には、その厚みは数mmに至る場合もある。
および半導体素子収納用パッケージは、例えば以下のよ
うにして製造される。まず、絶縁層として、ムライト粉
末を88〜96重量%と、SiO2 、MgO、CaO、
Y2 O3 等の希土類元素やアルカリ土類金属の酸化物等
の焼結助剤を0.5〜12重量%と、必要に応じてFe
2 O3 、Cr2 O3 、MnO2 、TiO2 、Mo或いは
W等の着色剤を5重量%以下添加混合し、これに例え
ば、ブチラール、アクリル等のバインダーを添加し、さ
らにトルエン等の溶剤を添加混合し、ドクターブレード
法、カレンダーロール法等の公知の成形方法により厚さ
0.1〜1mmのシート状成形体を作製する。
と、高誘電率付与剤と、Al2 O3 、SiO2 、Ca
O、MgO等のアルカリ土類金属成分及びY2 O3 等の
希土類酸化物から成る焼結助剤成分とを前述したような
比率で混合し、必要により、さらにFe2 O3 ,Cr2
O3 ,MnO2 ,TiO2 ,Mo或いはW等の5重量%
以下添加混合し、これに例えば、ブチラールやアクリル
等のバインダーを添加し、さらにトルエン等の溶剤を添
加混合した後、ドクターブレード法、カレンダーロール
法等の公知の成形方法により、厚さ20〜60μmのシ
ート状成形体を作製する。
O2 粉末を用いる場合には、予め5〜15モル%のY2
O3 などの固溶により安定化された立方晶を含むZrO
2 粉末を含むを用いることが望ましい。安定化剤の含有
量を5〜15モル%とするのは、5モル%よりも少ない
と正方晶から単斜晶への相変態が生じやすくクラックが
生じる等の不具合が生じるからであり、15モル%より
も多いとZrO2 そのものの誘電率が低下し、誘電体層
の高誘電率化の効果が低下するからである。
原料粉末として用いなくても、調合によりZrO2 を安
定化するに必要な安定化剤元素の酸化物およびその化合
物を添加し焼成段階で安定化させても良い。
形成するためのW、Mo、Mo−Mnなどの金属成分を
含むメタライズペーストをスクリーン印刷法等により配
線パターンに印刷され、場合によっては、スルーホール
が形成され、そのスルーホール内にもメタライズペース
トが充填される。
電体層シート状成形体の上下面には、電極層としてW、
MoまたはReを70〜100重量%、必要に応じてA
l2O3 、SiO2 、ZrO2 、アルカリ土類金属、希
土類金属およびその化合物等を0〜30重量%添加含有
して成る電極層形成用ペーストを塗布する。
た高誘電体層シート状成形体を、絶縁層用シート状成形
体の間に介装するか、あるいは絶縁層用シート状成形体
の表面に高誘電体層シート状成形体を積層し、所定の圧
力で加圧圧着する。
は、絶縁層用シート状成形体の表面に電極層形成用ペー
スト塗布、高誘電体層形成用のスラリー塗布、電極層形
成用ペースト塗布を順次行うことにより作製することも
できる。この場合も、高誘電体層中に、添加される焼結
助剤成分は2重量%以上であることが望ましい。
した窒素,水素混合ガスなどの還元性雰囲気中で、17
00℃以下の温度において、1〜2時間焼成することに
より、高誘電体層が一対の電極層により挟持されたコン
デンサ部が積層形成された多層配線基板が形成される。
なお、焼成温度は絶縁層と配線層とコンデンサ部とを同
時焼成するための条件として設定され、1400℃より
も低くなると高融点金属からなる配線層や電極層との同
時焼成が困難となる。1400℃以下で焼成する場合に
は、配線層としてNiやCu、もしくはそれらと高融点
金属粉末の混合物のメタライズを用いることが好まし
い。
とを交互に積層して構成してもよく、かかる積層構造に
よって高い静電容量を得ることができる。
場合には、上記多層配線基板の製造方法に加え、周知の
方法に基づき、図2における半導体素子を収納するため
の凹部18を形成すべく絶縁層を積層圧着した後、同時
焼成して配線基板を作製し、その後、別途作製された蓋
体を配線基板の凹部を密閉するように、Au−Snろ
う、ハンダ、低融点ガラス、溶接(シームウエルド)な
どにより絶縁基板に密着することにより得ることができ
る。
る。 実施例1(絶縁層ムライト−高誘電体層ムライト+W,M
o) 原料粉末として、SiO2 7重量%,CaO0.5重量
%,MgO0.5重量%の焼結助剤成分と、WまたはM
oからなる高誘電率付与剤を10〜30重量%、残部を
平均粒径3μmのムライト粉末とした混合粉末を調製
し、これにアクリル樹脂からなるバインダーを添加し、
さらにトルエンとイソプロピルアルコール(IPA)、
可塑剤等からなるものを添加混合した後、ドクターブレ
ード法によりシート化し、高誘電体層成形体を得た。
ムライト粉末を92重量%と、焼結助剤としてSiO2
7重量%,CaO0.5重量%,MgO0.5重量%
と、ブチラールからなるバインダーを添加し、さらにト
ルエンを添加混合した後、ドクターブレード法によりシ
ート化し、絶縁層成形体を作製した。そして、上記高誘
電体層成形体及び絶縁層成形体にスルーホールを形成
し、Wの高融点金属ペーストを充填した。
を98重量%と、ムライトを2重量%含有してなる電極
層ペーストをスクリーン印刷し、電極層を形成した。
電体層成形体を、絶縁層成形体の間に介装し、この後、
加湿した窒素−水素混合ガス(還元性雰囲気)中で、1
600℃において2時間焼成し、高誘電体層成形体、絶
縁層成形体および電極層を同時に焼成した。
や量及び電極層の材料を変化させ、上記のようにして得
られた基板に対して、静電容量を測定しその結果を表1
に示した。また、高誘電体層の誘電率も合わせて測定し
た。
5mm×6μmとし、高誘電体層の厚みを25〜50μ
mとした。また、静電容量はLCRメータ(Y.H.P
4284A)を用いて行い、100KHz,1.0Vr
mの条件で25℃において測定した。
加により誘電率が徐々に高くなることがわかる。また、
電極材料と高誘電率付与剤が同一の場合には、高誘電体
層の厚みが25μmであっても2.1nF以上と高い静
電容量を有することが判る。また、電極材料が高誘電率
付与剤と異なる場合でも、高誘電体層の厚みが30μm
以上である場合には、高い静電容量が得られることが判
る。
係数は4.8×10-6/℃、高誘電体層が4.8〜5.
0×10-6/℃であり、シリコンと近似の熱膨張係数を
有するコンデンサ部を具備した配線基板を作製すること
ができた。
ライト+Re) 高誘電体層成形体として、SiO2 7重量%,CaO
0.5重量%,MgO0.5重量%の焼結助剤と、Re
金属粉末を0〜60重量%、残部が粒径3μmのムライ
ト粉末からなる混合粉末を調製し、これにブチラールか
らなるバインダーを添加し、さらにトルエンを添加混合
した後、ドクターブレード法によりシート化し、高誘電
体層成形体を得た。
成形体にスルーホールを形成し、W,Mo等の高融点金
属ペーストを充填した。
属Reと、ムライトを1〜10重量%含有してなる電極
層ペーストをスクリーン印刷し、厚さ8μm程度の電極
層を形成した。
電体層成形体を、絶縁層成形体の間に介装した後、加湿
した窒素,水素混合ガス(還元性雰囲気)中で、160
0℃において2時間普通焼成し、本発明の多層配線基板
を得た。
縁層および電極層とも十分に緻密化しており、層間のは
がれ等も全く観察されなかった。
誘電率の変化を測定した。この時、電極形状を25mm
×25mm×6μmとし、高誘電体層の厚み25μmと
し、測定はLCRメータ(Y、H、P4284A)を用
いて行い、1KHz、1.0Vrmの条件で25℃にお
ける静電容量を測定し、この静電容量から25℃におけ
る誘電率を計算し図9に示した。
を増加する程、誘電率が高くなることが判る。そしてR
eを60重量%よりも多く添加した実験をおこなった
が、この場合には絶縁抵抗が低下し、誘電率を測定する
ことができなかった。
ライト+ZrO2 ) 高誘電体層成形体として、CaO0.5重量%,MgO
0.5重量%の焼結助剤と、8モル%のY2 O3 で安定
化された部分安定化ZrO2 (8Y−ZrO2)粉末を
15〜90重量%、残部が粒径3μmのムライト粉末か
らなる混合粉末を調製し、これにブチラールからなるバ
インダーを添加し、さらにトルエンを添加混合した後、
ドクターブレード法によりシート化し、高誘電体層成形
体を得た。
ムライト粉末を92重量%と、焼結助剤としてY2 O3
7重量%,CaO0.5重量%,MgO0.5重量%を
計8重量%と、ブチラールからなるバインダーを添加
し、さらにトルエンを添加混合した後、ドクターブレー
ド法によりシート化し、絶縁層成形体を作製する。そし
て、高誘電体層成形体及び絶縁層成形体にスルーホール
を形成し、Wの高融点金属ペーストを充填した。
属Wと、ムライトを1〜10重量%含有してなる電極層
ペーストをスクリーン印刷し、厚さ8μm程度の電極層
を形成した。
電体層成形体を、絶縁層成形体の間に介装する。この
後、加湿した窒素,水素混合ガス(還元性雰囲気)中
で、1500℃において2時間普通焼成し、本発明の多
層配線基板を得た。得られた多層配線基板は、高誘電体
層、絶縁層および電極層とも十分に緻密化しており、層
間のはがれ等も全く観察されなかった。
5〜15モル%で変化させた時の誘電率の変化を測定し
た。この時、電極形状を25mm×25mm×6μmと
し、高誘電体層の厚み25μmとし、測定はLCRメー
タ(Y、H、P4284A)を用いて行い、1KHz、
1.0Vrmの条件で25℃における静電容量を測定
し、この静電容量から25℃における誘電率を計算し図
10に示した。
O2 の添加量を増加する程、誘電率が高くなることが判
る。また、ZrO2 全量に対するY2 O3 固溶量が少な
い方が比誘電率が高いことが判る。
2 全量に対して8モル%のY2 O3 で安定化された安定
化ZrO2 49.5重量%、ムライト49.5重量%、
助剤1重量%とからなる混合物に対して、さらにW、M
o、Reを添加したものを用いて、焼結し、この材料の
比誘電率を測定し、これを図11に示した。この図11
のグラフから明らかなように、W、Mo、Reを添加し
た材料では、W、Mo、Reを添加しない場合よりもさ
らに比誘電率が向上しており、W、Mo、Reの添加量
を増加する程比誘電率が向上していることが判る。さら
に、本発明者等はMoの添加量を30重量%よりも多く
添加する実験、Wの添加量を50重量%よりも多く添加
する実験、Reの添加量を60重量%よりも多く添加す
る実験を行ったが、上記添加量を越えると急激に絶縁抵
抗が低下し、比誘電率を測定することができなくなっ
た。
て、MoとWの2種類を1:1の割合で添加する実験を
行い、この結果を図11に示した。この図11よりMo
とWを添加した場合にも比誘電率が向上していることが
判る。W、Mo、Reは酸化物の形で添加しても同様の
効果を得ることができる。
板及び半導体素子収納用パッケージでは、絶縁層をムラ
イトを主成分として形成するとともに、高誘電体層を主
成分のムライトにW,Mo,Re,ZrO2 を添加して
構成したので、アルミナよりもシリコンからなる半導体
素子の熱膨張率に近くなり、半導体素子のパッケージか
らの脱落を防止することができる。また、ムライトに
W,Mo,Re,ZrO2を添加することにより、高い
静電容量を有する誘電体層を形成することができる。従
って、内部に高誘電体層を有しながら、大型の半導体素
子を実装することができる。
図である。
例を示す縦断面図である。
面図である。
を示す縦断面図である。
他の実施例を示す縦断面図である。
他の実施例を示す縦断面図である。
他の実施例を示す縦断面図である。
他の実施例を示す縦断面図である。
との関係を示す図である。
Y2 O3 安定化剤量と誘電率との関係を示した図であ
る。
量、Re量、Mo−W量との関係を示した図である。
Claims (6)
- 【請求項1】ムライトを主成分とするセラミックスから
なる絶縁層の表面あるいは絶縁層間にメタライズ配線層
が配設されたセラミック絶縁基板の内部または表面に、
ムライトと、W、Mo、Re及びZrO2 から選ばれる
少なくとも1種の高誘電率付与剤を含有する高誘電体層
を一対の電極により挟持してなるコンデンサ部を積層配
設したことを特徴とする多層配線基板。 - 【請求項2】前記高誘電率付与剤粒子がW、Moの少な
くとも1種からなり、かつ前記電極層が前記高誘電率付
与剤粒子と同一材料を主成分とする請求項1記載の多層
配線基板。 - 【請求項3】前記高誘電率付与剤粒子がW、前記電極層
がMoを主成分とするか、或いは、前記高誘電率付与剤
粒子がMo、電極層がWを主成分とするものであり、且
つ前記高誘電体層の厚みが30μm以上である請求項1
記載の多層配線基板。 - 【請求項4】ムライトを主成分とするセラミックスから
なる絶縁層の表面あるいは絶縁層間にメタライズ配線層
が配設され、且つ半導体素子を収納する収納部を有する
セラミック絶縁基板の内部または表面に、ムライトと、
W、Mo、Re及びZrO2 から選ばれる少なくとも1
種を含有する高誘電体層を一対の電極により挟持してな
るコンデンサ部を積層配設したことを特徴とする半導体
素子収納用パッケージ。 - 【請求項5】前記高誘電率付与剤粒子がW、Moの少な
くとも1種からなり、かつ前記電極層が前記高誘電率付
与剤粒子と同一材料を主成分とする請求項4記載の半導
体素子収納用パッケージ。 - 【請求項6】前記高誘電率付与剤粒子がW、前記電極層
がMoを主成分とするか、或いは、前記高誘電率付与剤
粒子がMo、電極層がWを主成分とするものであり、且
つ前記高誘電体層の厚みが30μm以上である請求項4
記載の半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10270295A JP3740184B2 (ja) | 1994-05-30 | 1995-04-26 | 多層配線基板及び半導体素子収納用パッケージ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11699294 | 1994-05-30 | ||
| JP6-116992 | 1994-05-30 | ||
| JP10270295A JP3740184B2 (ja) | 1994-05-30 | 1995-04-26 | 多層配線基板及び半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851283A true JPH0851283A (ja) | 1996-02-20 |
| JP3740184B2 JP3740184B2 (ja) | 2006-02-01 |
Family
ID=26443378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10270295A Expired - Fee Related JP3740184B2 (ja) | 1994-05-30 | 1995-04-26 | 多層配線基板及び半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740184B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118481A (ja) * | 2000-07-21 | 2002-04-19 | Koninkl Philips Electronics Nv | モバイル電話装置及び高周波コンポーネント |
| JP2012073162A (ja) * | 2010-09-29 | 2012-04-12 | Kyocera Corp | プローブカード用セラミック配線基板およびこれを用いたプローブカード |
| US20220005760A1 (en) * | 2019-06-27 | 2022-01-06 | Texas Instruments Incorporated | Semiconductor die with conversion coating |
| KR20230046413A (ko) * | 2021-09-30 | 2023-04-06 | 주식회사 화인세라텍 | 다층 세라믹 기판 |
-
1995
- 1995-04-26 JP JP10270295A patent/JP3740184B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118481A (ja) * | 2000-07-21 | 2002-04-19 | Koninkl Philips Electronics Nv | モバイル電話装置及び高周波コンポーネント |
| JP2012073162A (ja) * | 2010-09-29 | 2012-04-12 | Kyocera Corp | プローブカード用セラミック配線基板およびこれを用いたプローブカード |
| US20220005760A1 (en) * | 2019-06-27 | 2022-01-06 | Texas Instruments Incorporated | Semiconductor die with conversion coating |
| KR20230046413A (ko) * | 2021-09-30 | 2023-04-06 | 주식회사 화인세라텍 | 다층 세라믹 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3740184B2 (ja) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521332A (en) | High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device | |
| JP3709752B2 (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
| US4633366A (en) | Laminar electrical component with magnesium orthoborate | |
| TWI358982B (ja) | ||
| JP4959079B2 (ja) | 半導体素子収納用パッケージ | |
| JP3340003B2 (ja) | 多層配線基板及び半導体素子収納用パッケージ | |
| JP3740184B2 (ja) | 多層配線基板及び半導体素子収納用パッケージ | |
| JP2763478B2 (ja) | コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JP3199596B2 (ja) | 多層配線基板及び半導体素子収納用パッケージ | |
| JP2735776B2 (ja) | 多層アルミナ質配線基板及び半導体素子収納用パッケージ | |
| JPH0832242A (ja) | コンデンサ内蔵多層配線基板 | |
| JP2000264724A (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
| JP2945529B2 (ja) | 積層磁器コンデンサ及びその製造方法 | |
| JP3215009B2 (ja) | 多層配線基板及び半導体素子収納用パッケージ | |
| JP2000226255A (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
| JP3273112B2 (ja) | 多層配線基板および半導体素子収納用パッケージ | |
| JP3339984B2 (ja) | コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JP3366479B2 (ja) | メタライズ組成物及び配線基板の製造方法 | |
| JP3739582B2 (ja) | 半導体素子収納用パッケージ | |
| JP3301914B2 (ja) | 配線基板 | |
| JP2735746B2 (ja) | 誘電体磁器組成物及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JPH0685108A (ja) | 多層アルミナ質配線基板及び半導体素子収納用パッケージ | |
| JP3329974B2 (ja) | コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージ | |
| JP2724075B2 (ja) | 窒化アルミニウム質焼結体への金属層の被着方法 | |
| JP4623851B2 (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |