JPH0851457A - 電磁結合形パルス信号再生回路 - Google Patents

Abstract

(57)【要約】 【目的】 比較的簡単な回路構成で、パルス信号の精度
の良い再生を行う。 【構成】 パルス信号からなる入力信号Ｓiが入力端子
１０に入力されると、トランジスタ１１がオン、オフ動
作してパルストランス１２の２次コイル１２ｂに誘起信
号Ｓ１２ｂが発生する。この誘起信号Ｓ１２ｂは、分圧
用抵抗２０およびスピードアップ用キャパシタ５を介し
て入力ノードＮ２０へ送られる。入力ノードＮ２０に
は、分圧用抵抗２０、２１で生成されたバイアス電圧Ｖ
ｂが印加されている。入力ノードＮ２０に送られてきた
誘起信号Ｓ１２ｂが振動波形の場合、ＦＦ３０の閾値電
圧Ｖｔｈ以下の波形に対しては該ＦＦ３０が反応せず、
該閾値電圧Ｖｔｈを越えた波形に対してのみＦＦ３０が
パルス波形の出力信号Ｓ０を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電磁結合形メモリカー
ドシステムの信号受信回路等に用いられる電磁結合形パ
ルス信号再生回路に関するものである。

【０００２】

【従来の技術】従来、記憶機能を持つメモリカードを用
いた電磁結合形メモリカードシステムが種々提案されて
いる。電磁結合形メモリカードシステムは、記憶機能を
持つメモリカードとカード処理装置との間で、磁気信号
を用いて例えば周波数８００ＫＨｚ程度のデータの送受
を行うシステムである。この種の電磁結合形メモリカー
ドシステムの信号受信回路に用いられる従来の電磁結合
形パルス信号再生回路の一構成例の回路図を図２に示
す。 図２の電磁結合形パルス信号再生回路は、パルス
信号からなる入力信号Ｓi を入力する入力端子１を有
し、その入力端子１にＮＰＮトランジスタ２のベースが
接続されている。トランジスタ２のエミッタはグランド
（ＧＮＤ）に接続され、そのコレクタが、電磁結合用コ
イルであるパルストランス３の１次コイル３ａを介して
電源電圧Ｖcc1 に接続されている。パルストランス３の
２次コイル３ｂの一端はＧＮＤに接続され、その他端が
デカップリング用キャパシタ４を介して入力ノードＮ４
に接続されている。入力ノードＮ４は、分圧用抵抗５を
介して電源電位Ｖcc2 に接続されると共に、分圧用抵抗
６を介してＧＮＤに接続されている。電源電圧Ｖcc2
は、抵抗７を介してＮＰＮトランジスタ８のコレクタに
接続されている。トランジスタ８は、ベースが入力ノー
ドＮ４に接続され、エミッタがＧＮＤに接続され、さら
にコレクタが出力信号Ｓo 出力用の出力端子９に接続さ
れている。なお、図２中のＳ３ｂは、２次コイル３ｂに
発生する誘起信号である。

【０００３】図３は図２の信号波形図であり、この図を
参照しつつ従来の電磁結合形パルス信号再生回路の動作
を説明する。パルス信号からなる入力信号Ｓi が入力端
子１に入力されると、トランジスタ11がオン状態とな
り、パルストランス３の１次コイル３ａに電源電流が流
れる。パルストランス３の１次コイル３ａに電源電流が
流れると、その２次コイル３ｂに誘起信号Ｓ３ｂが発生
する。この誘起信号Ｓ３ｂがキャパシタ４を介してトラ
ンジスタ８のベースへ送られるので、該トランジスタ８
がオン，オフ動作して出力端子９から出力信号Ｓo が出
力される。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
電磁結合形パルス信号再生回路では、次のような問題が
あり、それを解決することが困難であった。パルストラ
ンス３を用いたパルス信号再生回路では、例えば周波数
８００ＫＨｚ程度のデータの受信を行うため、該パルス
トランス３の２次コイル３ｂ側における低周波から高周
波までの全領域においてインピーダンスマッチングをと
ることが困難である。そして、パルストランス３の２次
コイル３ｂがインピーダンスマッチング状態でないとき
には、図３のような振動波形の誘起信号Ｓ３ｂが発生す
るので、その誘起信号Ｓ３ｂによってトランジスタ８が
オン，オフ動作を行い、該トランジスタ８のコレクタ側
の出力端子９から図３のような振動波形の出力信号Ｓo
が出力される。この出力信号Ｓｏは、入力信号Ｓi と異
なる波形となる。

【０００５】これを防止するため、例えば、出力端子９
に波形整形回路を接続し、該波形整形回路によって出力
信号Ｓo を波形整形することにより、入力信号Ｓi と似
た出力信号を得ることも可能である。しかし、このよう
な波形整形回路を設けると、パルス信号再生回路の回路
構成が複雑になるという問題が生じる。

【０００６】本発明は、前記従来技術が持っていた課題
として、比較的簡単な回路構成で、パルス信号の精度の
良い再生が困難な点について解決した電磁結合形パルス
信号再生回路を提供するものである。

【０００７】

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、電磁結合用の１次コイル及び２次コ
イルと、パルス信号によりオン，オフ動作して前記１次
コイルに間欠電流を流すスイッチング素子とを備え、前
記２次コイルに誘起される誘起信号からパルス波を再生
する電磁結合形パルス信号再生回路において、バイアス
電圧印加手段とマルチバイブレータ（例えば、フリップ
フロップ又はモノマルチバイブレータ）とを備えてい
る。バイアス電圧印加手段は、前記誘起信号を入力する
入力ノードに対して閾値電圧より低い電圧のバイアス電
圧を印加する回路である。又、マルチバイブレータは、
前記閾値電圧を有し、前記入力ノードより入力される前
記誘起信号の電圧が該閾値電圧よりも高いときには所定
のパルス幅のパルス信号を出力する回路である。

【０００８】第２の発明では、第１の発明と同様の電磁
結合形パルス信号再生回路において、第１の発明と異な
る構成のバイアス電圧印加手段とマルチバイブレータ
（例えば、フリップフロップ又はモノマルチバイブレー
タ）とを備えている。バイアス電圧印加手段は、前記誘
起信号を入力する入力ノードに対して閾値電圧より高い
電圧のバイアス電圧を印加する回路である。又、マルチ
バイブレータは、前記閾値電圧を有し、前記入力ノード
より入力される前記誘起信号の電圧が該閾値電圧よりも
低いときには所定のパルス幅のパルス信号を出力する回
路である。

【０００９】第３の発明では、第１の発明と同様の電磁
結合形パルス信号再生回路において、第１の発明と同様
に前記誘起信号を入力する入力ノードに対して閾値電圧
より低い電圧のバイアス電圧を印加するバイアス電圧印
加手段と、インバータとを備えている。インバータは、
前記閾値電圧を有し、前記入力ノードより入力される前
記誘起信号の電圧が該閾値電圧よりも高いときにはパル
ス信号を出力する回路である。

【００１０】第４の発明では、第１、第２又は第３の発
明の電磁結合形パルス信号再生回路におけるバイアス電
圧印加手段を、抵抗分圧回路で構成している。

【００１１】第５の発明では、第１又は第２の発明の電
磁結合形パルス信号再生回路におけるバイアス電圧印加
手段を、抵抗及びツェナーダイオードからなる分圧回路
で構成している。 第６の発明では、第１、第２又は第
３の発明の２次コイルと入力ノードとの間に、スピード
アップ用キャパシタを接続している。

【００１２】

【作用】本願発明の代表的なものによれば、パルス信号
が入力されると、スイッチング素子がオン，オフ動作し
て１次コイルに電流が流れ、それと電磁結合された２次
コイルに誘起信号が発生する。２次コイルの出力負荷が
インピーダンスマッチングしていない場合、該２次コイ
ルに発生した誘起信号は振動波形となって入力ノードへ
送られる。マルチバイブレータの入力端子の雑音余裕
（ノイズマージン）は、閾値電圧とバイアス電圧との差
になる。そのため、入力ノードに伝達されてきた誘起信
号の振動波形が、閾値電圧よりも低いか、あるいは高い
場合にはマルチバイブレータが動作しないので、該マル
チバイブレータから単一パルス波形の出力信号が出力さ
れる。従って、前記課題を解決できるのである。

【００１３】

【実施例】第１の実施例 図１は、電磁結合形メモリカードシステムの信号受信回
路等に用いられる本発明の第１の実施例を示す電磁結合
形パルス信号再生回路の回路図である。この電磁結合形
パルス信号再生回路は、パルス信号からなる入力信号Ｓ
i を入力する入力端子１０を有し、該入力端子１０にス
イッチング素子（例えば、ＮＰＮトランジスタ）１１の
ベースが接続されている。トランジスタ１１のエミッタ
はＧＮＤに接続され、そのコレクタが、電磁結合用コイ
ル（例えば、パルストランス）１２の１次コイル１２ａ
を介して電源電圧Ｖcc1 に接続されている。パルストラ
ンス１２の２次コイル１２ｂは、誘起信号Ｓ１２ｂを発
生するコイルであり、その一端がＧＮＤに接続され、そ
の他端が分圧用抵抗２０を介して入力ノードＮ２０に接
続されている。抵抗２０と並列に、スピードアップ用キ
ャパシタ２５が接続されている。

【００１４】入力ノードＮ２０には、閾値電圧Ｖthを有
するパルス発生器、例えば双安定マルチバイブレータで
あるフリップフロップ（以下、ＦＦという）３０のクロ
ック端子ＣＬＫが接続されている。ＦＦ３０は相補形Ｍ
ＯＳトランジスタ（以下、ＣＭＯＳという）等で構成さ
れ、その反転出力端子Ｑ~ と入力ノードＮ２０との間に
分圧用抵抗２１が接続されている。抵抗２０及び２１に
よってバイアス電圧印加手段が構成され、ＦＦ３０のク
ロック端子ＣＬＫのバイアス電圧Ｖb を閾値電圧Ｖthよ
りも低い電圧に設定するようになっている。ＦＦ３０の
入力端子Ｄは電源電圧Ｖcc2 に接続され、該ＦＦ３０の
反転出力端子Ｑ~ と反転リセット端子Ｒ~ との間に抵抗
３２が接続され、さらにその反転リセット端子Ｒ~ がキ
ャパシタ３１を介してＧＮＤに接続されている。ＦＦ３
０の出力端子Ｑは、パルス波形の出力信号Ｓo を出力す
る出力端子３５に接続されている。

【００１５】ＦＦ３０は、入力端子Ｄが論理“１”の状
態にセットされており、待機状態で、出力端子Ｑが
“０”、反転出力端子Ｑ~ が“１”、反転リセット端子
Ｒ~ が“１”である。ＦＦ３０の反転リセット端子Ｒ~
が“０”になると、リセット状態となる。出力端子Ｑの
出力パルス幅は、キャパシタ３１の値Ｃ３１と抵抗３２
の値Ｒ３２との積（時定数τ）Ｃ３１・Ｒ３２に比例し
た値である。

【００１６】図４は、図１中のＦＦ３０の動作特性図で
あり、横軸にクロック端子ＣＬＫに入力されるクロック
入力電圧Ｖclk が、縦軸に出力端子Ｑの出力電圧Ｖout
がとられている。Ｖp はクロック入力端子Ｖclk の尖頭
電圧（ピーク電圧）、ＩddはＦＦ３０の電源電流であ
る。図５は図１に示す電磁結合形パルス信号再生回路の
信号波形図である。以下、図４及び図５を参照しつつ、
図１に示す電磁結合形パルス信号再生回路の動作を説明
する。 図５に示すようなパルス信号からなる入力信号
Ｓi が入力端子１０に入力されると、該入力信号Ｓi に
よってトランジスタ１１がオン状態となり、電源電圧Ｖ
cc1 側からパルストランス１２の１次コイル１２ａへ電
源電流が流れ、その２次コイル１２ｂに誘起信号Ｓ１２
ｂが発生する。パルストランス１２の出力負荷がインピ
ーダンスマッチングしていない場合、２次コイル１２ｂ
に発生する誘起信号Ｓ１２ｂの波形は、図５に示すよう
にパルス波形ではなく、振動波形になる。この振動波形
が、抵抗２０及びキャパシタ２５と入力ノードＮ２０と
を経由してＦＦ３０のクロック端子ＣＬＫへ送られる。
ここで、ＦＦ３０のクロック端子ＣＬＫ側の入力ノー
ドＮ２０のバイアス電圧Ｖb は、分圧用抵抗２０，２１
により、図４に示すように閾値電圧Ｖthより低い電圧に
設定されている。図４に示すピーク電圧Ｖp の誘起信号
Ｓ１２ｂが、パルストランス１２の２次コイル１２ｂか
ら抵抗２０及びキャパシタ２５と入力ノードＮ２０とを
経由してＦＦ３０のクロック端子ＣＬＫに入力される
と、該クロック端子ＣＬＫのバイアス電圧Ｖb が閾値電
圧Ｖthより高いので、該ＦＦ３０の出力端子Ｑから出力
される出力信号Ｓo が一定の時間だけ“１”の状態とな
る。この出力信号Ｓo のパルス幅は、時定数τ＝Ｃ３１
・Ｒ３２に比例した値となる。従って、パルス信号から
なる入力信号Ｓi が入力されると、ミスマッチングによ
ってパルストランス１２の２次コイル１２ｂから発生す
る誘起信号Ｓ１２ｂが振動波形となっても、一定のパル
ス幅に波形整形されたパルス波形の出力信号Ｓo が出力
端子３５から出力されることになる。

【００１７】入力ノードＮ２０の電圧が閾値電圧Ｖthよ
り低いときには、ＦＦ３０は動作しない。従って、ＦＦ
３０のクロック端子ＣＬＫのノイズマージンは電圧（Ｖ
th−Ｖb ）となり、閾値電圧Ｖthより小さな信号の場合
は該ＦＦ３０が反応しない。なお、分圧用抵抗２０に並
列接続されたキャパシタ２５は、パルストランス１２の
出力パルスのスピードアップを図るものである。このキ
ャパシタ２５を除去すると、ＦＦ３０のクロック端子Ｃ
ＬＫに印加される信号電圧は、パルストランス１２の２
次コイル１２ｂから発生する誘起信号Ｓ１２ｂを抵抗２
０と２１で分圧した電圧となる。以上のように、この第
１の実施例では、次のような利点がある。

【００１８】図４に示すように、誘起信号Ｓ１２ｂの波
形が振動波形の場合、ＦＦ３０は閾値電圧Ｖth以下の誘
起信号Ｓ１２ｂには反応しない。そして、閾値電圧Ｖth
を越えた誘起信号Ｓ１２ｂに対してのみ、ＦＦ３０が一
定のパルス波形の出力信号Ｓo を出力する。ＦＦ３０の
クロック端子ＣＬＫに入力される誘起信号Ｓ１２ｂのう
ち、閾値電圧Ｖthを越える振動波形が数個連続する場
合、その誘起信号Ｓ１２ｂの閾値電圧Ｖthを越える時間
幅だけ、予め該ＦＦ３０の時定数Ｃ３１・Ｒ３２を大き
くして出力信号Ｓo のパルス波形が単一パルス波形とな
るように設定しておく。このように設定すると、図５に
示す誘起信号Ｓ１２ｂがＦＦ３０のクロック端子ＣＬＫ
に入力されても、出力端子３５から出力される出力信号
Ｓo は、波形整形されて図５に示すような一定のパルス
幅の単一波形となる。従って、入力信号Ｓi が正確に検
出されてその検出結果に応じたパルス波形の出力信号Ｓ
o が出力端子３５から出力される。しかも、ＦＦ３０を
用いて波形整形しているので、パルス信号再生回路の回
路構成が簡単になる。

【００１９】第２の実施例 図６は、本発明の第２の実施例を示す電磁結合形パルス
信号再生回路の回路図であり、第１の実施例を示す図１
中の要素と共通の要素には共通の符号が付されている。
この電磁結合形パルス信号再生回路では、第１の実施例
の分圧用抵抗２０に代えて分圧用のツェナーダイオード
２２を設け、このツェナーダイオード２２と分圧用抵抗
２１とでバイアス電圧印加手段を構成している。

【００２０】この電磁結合形パルス信号再生回路は、基
本的には第１の実施例と同様の動作を行う。即ち、図５
に示すパルス信号からなる入力信号Ｓi が入力端子１０
に入力されると、トランジスタ１１がオン状態となり、
パルストランス１２の１次コイル１２ａに電源電流が流
れてその２次コイル１２ｂに誘起信号Ｓ１２ｂが発生す
る。パルストランス１２の出力負荷がインピーダンスマ
ッチングしていない場合、２次コイル１２ｂに発生する
誘起信号Ｓ１２ｂがパルス波形ではなく、図５に示すよ
うな振動波形になる。この振動波形が、キャパシタ２５
及びツェナーダイオード２２と入力ノードＮ２０とを経
由してＦＦ３０のクロック端子ＣＬＫへ送られる。ＦＦ
３０のクロック端子ＣＬＫに、閾値電圧Ｖth以上の電圧
が印加されると、該ＦＦ３０の出力端子Ｑから、時定数
τ＝Ｃ３１・Ｒ３２に比例したパルス幅の出力信号Ｓo
が出力される。従って、入力信号Ｓi を検出したパルス
波形の出力信号Ｓo が出力端子３５から出力されること
になる。

【００２１】ツェナーダイオード２２と並列に接続され
たキャパシタ２５は、第１の実施例と同様に、パルスト
ランス１２の出力パルスのスピードアップを図るキャパ
シタである。このキャパシタ２５を除去すると、ＦＦ３
０のクロック端子ＣＬＫに印加される信号電圧は、図５
に示す誘起信号Ｓ１２ｂを抵抗２１とツェナーダイオー
ド２２とで分圧した電圧となる。ツェナーダイオード２
２は、定常状態においてツェナーブレークダウン（ツェ
ナー降伏）状態となるようにＦＦ３０の反転出力端子Ｑ
~ から抵抗２１を経由してバイアス電流が流れている。
この状態において、ツェナーダイオード２２はその内部
インピーダンスが、第１の実施例のような抵抗２０を使
用したときよりも低くなる。そのため、パルストランス
１２の２次コイル１２ｂから発生した誘起信号Ｓ１２ｂ
が、ツェナーダイオード２２でわずかに減衰してＦＦ３
０のクロック端子ＣＬＫに入力する。従って、パルス信
号のスピードが比較的低速の場合、キャパシタ２５を省
略することが可能である。以上のように、この第２の実
施例では、第１の実施例とほぼ同様の利点を有する他
に、次のような利点も有している。

【００２２】ツェナーダイオード２２を設けているの
で、第１の実施例のような抵抗２０を用いた場合よりイ
ンピーダンスを小さく設計できる。そのため、パルスト
ランス１２の２次コイル１２ｂから発生する誘起信号Ｓ
１２ｂの減衰を、抵抗２０を使った場合より小さくでき
る。又、パルス信号が低速の場合には、キャパシタ２５
を省略しても、同等の効果を期待でき、それによって回
路構成をより簡単化できる。

【００２３】第３の実施例 図７は、本発明の第３の実施例を示す電磁結合形パルス
信号再生回路の回路図であり、第１の実施例を示す図
１、及び第２の実施例を示す図６中の要素と共通の要素
には共通の符号が付されている。この電磁結合形パルス
信号再生回路は、第２の実施例のツェナーダイオード２
２と抵抗２１との取付け位置を変更した構成、即ち第１
の実施例の抵抗２１をツェナーダイオード２２に置き換
えた構成になっている。そのため、このパルス信号再生
回路は、基本的には第１及び第２の実施例とほぼ同様の
動作を行う。以下、その動作を説明する。

【００２４】図５に示すパルス信号からなる入力信号Ｓ
i が入力端子１０に入力されると、トランジスタ１１が
オン状態となり、パルストランス１２の１次コイル１２
ａに電源電流が流れ、その２次コイル１２ｂに図５に示
すような波形の誘起信号Ｓ１２ｂが発生する。ＦＦ３０
のクロック端子ＣＬＫ側の入力ノードＮ２０には、次式
（１）に示すような直流のバイアス電圧Ｖb が設定され
ている。

【００２５】 Ｖb ＝ＶQ^-×Vr21/(Vr21+Vzd) ・・・（1） 但し、Vr21は、抵抗２１の端子間電位差 Vzdは、ツエナダイオード２２の端子間電位差 ＶQ^-は、FF３０の反転出力端子Q^-の出力電圧 バイアス電圧Ｖb は、ＦＦ３０のクロック端子ＣＬＫの
閾値電圧Ｖthより低く設定された状態とする。パルスト
ランス１２の２次コイル１２ｂに、図５に示すような誘
起信号Ｓ１２ｂが発生すると、この誘起信号Ｓ１２ｂ
が、抵抗２１及びキャパシタ２５と入力ノードＮ２０と
を経由してＦＦ３０のクロック端子ＣＬＫに印加され
る。クロック端子ＣＬＫのピーク電圧Ｖp が閾値電圧Ｖ
thより高いとき、ＦＦ３０の出力端子Ｑから、図５に示
すような時定数τ≒Ｃ３１・Ｒ３２のパルス幅の出力信
号Ｓo が出力される。図５に示す誘起信号Ｓ１２ｂの振
動波形が出力信号Ｓo のパルス幅より小さい場合、その
出力信号Ｓo の波形が単一パルスとなる。

【００２６】ツェナーダイオード２２は、次式（２）に
示すように、ＦＦ３０の反転出力端子Ｑ~ の出力電圧Ｖ
Q~から該ツェナーダイオード２２の端子間電位差Ｖzdを
減じたバイアス電圧Ｖb を該ＦＦ３０のクロック端子Ｃ
ＬＫに印加している。

【００２７】 Ｖb ＝ＶQ^-−Ｖzd ・・・（２） 以上のように、この第３の実施例では、第１の実施例の
抵抗２１に代えてツェナーダイオード２２を設けた構成
となっているので、第１の実施例とほぼ同様の利点を有
する。 さらに、ツェナーダイオード２２を設けたの
で、消費電力を小さくすることができる。即ち、ツェナ
ーダイオード２２の代わりに第２の実施例の抵抗２１を
使用すると、消費電力が端子間の電位差と電流との積と
なる。ところが、本実施例のようにツェナーダイオード
２２を設けると、端子間の電位差が抵抗２１の使用時と
同一でも、該ツェナーダイオード２２の特性上、ツェナ
ーブレークダウン時の電流を抵抗２１を用いた場合より
も小さく設定することができる。従って、第２の実施例
の抵抗２１を用いた場合よりも消費電力を低減できる。

【００２８】第４の実施例 図８は、本発明の第４の実施例を示す電磁結合形パルス
信号再生回路の回路図であり、第１の実施例を示す図１
中の要素と共通の要素には共通の符号が付されている。
第１の実施例の電磁結合形パルス信号再生回路では、Ｆ
Ｆ３０の反転出力端子Ｑ^-の出力電圧を抵抗２０と２１
で分圧した電圧をバイアス電圧Ｖb として該ＦＦ３０の
クロック端子ＣＬＫ側の入力ノードＮ２０に印加してい
る。これに対し、この第４の実施例の電磁結合形パルス
信号再生回路では、電源電圧Ｖcc2 を抵抗２０と２１で
分圧した電圧をバイアス電圧Ｖb として入力ノードＮ２
０に印加する構成になっている。

【００２９】この第４の実施例のパルス信号再生回路で
は、基本的には第１の実施例とほぼ同様の動作を行う。
以下、その動作を説明する。

【００３０】第１の実施例では、ＦＦ３０の反転出力端
子Ｑ^- から出力される電圧を、抵抗２１を経由して該Ｆ
Ｆ３０のクロック端子ＣＬＫに帰還している。そのた
め、静止時のクロック端子ＣＬＫのバイアス電圧Ｖb
は、次式（３）のようになる。

【００３１】 Ｖb ＝ＶQ^-×R２０/(R２０+R２１) ・・・（３） 但し、ＶQ^-は、FF３０の反転出力端子Q^-の出力電圧 R２０は、抵抗２０の抵抗値 R２１は、抵抗２０の抵抗値 これに対し、この第４の実施例では、ＦＦ３０のクロッ
ク端子ＣＬＫの静止時におけるバイアス電圧Ｖb は、次
式（４）のようになる。

【００３２】 Ｖb ＝Ｖcc２×R２１/(R２０+R２１) ・・・（４） （３）式及び（４）式から明らかなように、この第４の
実施例では、第１の実施例のＦＦ３０における反転出力
端子Ｑ^- の出力電圧を電源電圧Ｖcc2 に変更した点が異
なっている。そのため、この第４の実施例の動作では、
図５に示すパルス信号からなる入力信号Ｓi が入力端子
１０に入力されると、トランジスタ１１がオン状態とな
ってパルストランス１２の１次コイル１２ａに電源電流
が流れ、その２次コイル１２ｂに図５に示すような波形
の誘起信号Ｓ１２ｂが発生する。この誘起信号Ｓ１２ｂ
は、キャパシタ２５と入力ノードＮ２０を経由してＦＦ
３０のクロック端子ＣＬＫに印加される。ＦＦ３０のク
ロック端子ＣＬＫの静止時におけるバイアス電圧Ｖb
は、（４）式に示す電圧となる。入力信号Ｓi とバイア
ス電圧Ｖb との和が、ＦＦ３０のクロック端子ＣＬＫの
閾値電圧Ｖthより大となると、該ＦＦ３０の出力端子Ｑ
から、図５に示すような時定数τ≒Ｃ３１・Ｒ３２のパ
ルス幅の出力信号Ｓo が出力される。

【００３３】以上のように、この第４の実施例では、第
１の実施例とほぼ同様の利点を有する他に、次のような
利点を有している。第１の実施例では、静止状態におい
てＦＦ３０の反転出力端子Ｑ^-の出力電圧が変動する
と、バイアス電圧Ｖb もそれに比例して変化する。これ
に対し、この第４の実施例では、電源電圧Ｖcc2 の電圧
値が一定であれば、ＦＦ３０の反転出力端子Ｑ^-の出力
電圧の変動とは無関係に、バイアス電圧Ｖb を一定値に
設定できる。

【００３４】第５の実施例 図９は、本発明の第５の実施例を示す電磁結合形パルス
信号再生回路の回路図であり、第２の実施例を示す図
６、及び第３の実施例を示す図７中の要素と共通の要素
には共通の符号が付されている。第２の実施例では、Ｆ
Ｆ３０の反転出力端子Ｑ~ の出力電圧を、抵抗２１とツ
ェナーダイオード２２で分圧した電圧をバイアス電圧Ｖ
b として入力ノードＮ２０に印加する構成になってい
る。これに対し、この第５の実施例では、電源電圧Ｖcc
2 をツェナーダイオード２２と抵抗２１で分圧した電圧
をバイアス電圧Ｖbとして入力ノードＮ２０に印加する
構成になっている。

【００３５】この第５の実施例の動作では、第２の実施
例と同様に、図５に示すパルス信号からなる入力信号Ｓ
i が入力端子１０に入力されると、トランジスタ１１が
オン状態となってパルストランス１２の１次コイル１２
ａに電源電流が流れ、その２次コイル１２ｂに図５に示
すような波形の誘起信号Ｓ１２ｂが発生する。ＦＦ３０
のクロック端子ＣＬＫは、閾値電圧Ｖth以下にバイアス
されている。図５に示す波形の誘起信号Ｓ１２ｂがＦＦ
３０のクロック端子ＣＬＫに印加されると、該ＦＦ３０
は時定数τ≒Ｃ３１・Ｒ３２のパルス幅の出力信号Ｓo
を出力端子Ｑから出力する。

【００３６】ＦＦ３０のクロック端子ＣＬＫのバイアス
電圧Ｖb は、次式（５）で設定することができる。この
バイアス電圧Ｖb は、定常状態ではＶb ＜Ｖthに設定さ
れている。

【００３７】 Ｖb ＝Ｖcc2 −Ｖzd ・・・（５） 但し、Ｖzd；ツェナーダイオード２２の端子間電位差 以上のように、この第５の実施例では、次のような利点
を有している。第３の実施例のようなツェナーダイオー
ド２２を用いたバイアス方法では、ＦＦ３０のクロック
端子ＣＬＫのバイアス電圧Ｖb が（２）式のようにな
る。そのため、バイアス電圧Ｖb はＦＦ３０における反
転出力端子Ｑ^- の出力電圧ＶＱ^-の変動を受ける。これ
に対し、この第５の実施例では、ＦＦ３０のクロック端
子ＣＬＫのバイアス電圧Ｖb が（５）式のようになる。
そのため、ＦＦ３０の反転出力端子Ｑ^-から出力される
電圧ＶQ~が変動しても、電源電圧Ｖcc2 が一定であれ
ば、バイアス電圧Ｖb が一定である。

【００３８】第６の実施例 図１０は、本発明の第６の実施例を示す電磁結合形パル
ス信号再生回路の回路図であり、第１の実施例を示す図
１中の要素と共通の要素には共通の符号が付されてい
る。この電磁結合形パルス信号再生回路では、図１のＦ
Ｆ３０に代えてモノマルチバイブレータ（単安定マルチ
バイブレータ）３３を設けた点のみが第１の実施例と異
なっている。モノマルチバイブレータ３３は、基本回路
としては図１のＦＦ３０をベースに、出力信号を一定の
時間幅の間、入力端子に帰還した回路構成になってお
り、ノンリトリガ形とリトリガ形の２種類のものがあ
る。このマルチバイブレータ３３は、トリガパルスが入
力されるトリガ端子φ、出力端子Ｑ、及び反転出力端子
Ｑ~ を有し、該トリガ端子φが入力ノードＮ２０に接続
され、そのノードＮ２０が抵抗２１を介して反転出力端
子Ｑ^- に接続され、さらに出力端子Ｑが出力端子３５に
接続されている。

【００３９】図１１は、図１０中のモノマルチバイブレ
ータ３３の動作特性図であり、横軸にトリガ入力電圧Ｖ
φ、縦軸に出力端子Ｑの出力電圧Ｖout がとられてい
る。Ｖthはモノマルチバイブレータ３３のトリガ端子φ
における閾値電圧、Ｖb はモノマルチバイブレータ３３
のトリガ端子φのバイアス電圧、Ｖp はモノマルチバイ
ブレータ３３のトリガ端子φに入力するトリガ入力電圧
Ｖφのピーク電圧、Ｉddはモノマルチバイブレータ３３
に印加される電源電圧Ｖddの電源電流である。

【００４０】図１２（ａ），（ｂ）は図１０の信号波形
図であり、同図（ａ）はノンリトリガ形のモノマルチバ
イブレータ３３のときの信号波形、及び同図（ｂ）はリ
トリガ形のモノマルチバイブレータ３３のときの信号波
形である。図１２中のＴo はトリガパルス１個が入力し
た時の時定数τ＝Ｃ３１・Ｒ３２による出力パルスの時
間幅、Ｔ１０，Ｔ２０は出力信号Ｓo のパルス幅であ
る。

【００４１】又、図１３（ａ），（ｂ）は図１０の信号
波形図であり、同図（ａ）はノンリトリガ形のモノマル
チバイブレータ３３のときの信号波形、及び同図（ｂ）
はリトリガ形のモノマルチバイブレータ３３のときの信
号波形である。図１３中のＮＺはパルストランス１２の
２次コイル１２ｂに誘起される誘起信号Ｓ１２ｂのノイ
ズ、Ｔ１０，Ｔ１１，Ｔ２０は出力信号Ｓo のパルス幅
である。以下、これらの図１１、図１２及び図１３を参
照しつつ、図１０に示すパルス信号再生回路の動作を説
明する。

【００４２】図１２に示すようなパルス信号からなる入
力信号Ｓi が入力端子１０に入力されると、トランジス
タ１１がオン状態となってパルストランス１２の１次コ
イル１２ａに電源電流が流れ、その２次コイル１２ｂに
図１２に示すような振動波形の誘起信号Ｓ１２ｂが発生
する。モノマルチバイブレータ３３のトリガ端子φに
は、バイアス電圧Ｖb が印加されている。このバイアス
電圧Ｖb は、モノマルチバイブレータ３３の反転出力端
子Ｑ~ の出力電圧を抵抗２０と２１で分圧した値であ
る。

【００４３】図１１に示すように、パルストランス１２
の２次コイル１２ｂから発生する誘起信号Ｓ１２ｂが、
モノマルチバイブレータ３３の閾値電圧Ｖthより大であ
れば、該モノマルチバイブレータ３３が時定数τ＝Ｃ３
１・Ｒ３２による時間幅Ｔoだけオン状態となる。モノ
マルチバイブレータ３３には、ノンリトリガ形とリトリ
ガ形の２種類がある。ノンリトリガ形のモノマルチバイ
ブレータ３３は、図１２（ａ）に示すように、図１のＦ
Ｆ３０と同様の動作、つまり誘起信号Ｓ１２ｂの波形が
閾値電圧Ｖthを越えたときから時定数τによる時間幅Ｔ
o を有するパルス幅Ｔ１０の出力信号Ｓo を出力する。
これに対し、リトリガ形のモノマルチバイブレータ３３
は、図１２（ｂ）に示すように、誘起信号Ｓ１２ｂの最
終波形が閾値電圧Ｖthを越えたときから時定数τによる
時間幅Ｔo を有するパルス幅Ｔ２０の出力信号Ｓo を出
力する。

【００４４】ここで、図１３（ａ），（ｂ）を参照しつ
つ、誘起信号Ｓ１２ｂに外部からノイズＮＺが入った場
合について説明する。図１３（ａ）に示すタイミング
で、ノンリトリガ形モノマルチバイブレータ３３のトリ
ガ端子φにノイズＮＺが入ると、そのノイズＮＺが閾値
電圧Ｖthを越えていると、該モノマルチバイブレータ３
３が時定数τ＝Ｃ３１・Ｒ３２による時間幅Ｔo のパル
ス幅Ｔ１１の出力信号Ｓo を出力する。これに対し、リ
トリガ形モノマルチバイブレータ３３のトリガ端子φ
に、同様のタイミングでノイズＮＺが入った場合、図１
３（ｂ）に示すように、該モノマルチバイブレータ３３
の出力信号Ｓo は時定数τによる時間幅Ｔo だけパルス
幅Ｔ２０が長くなるだけである。そのため、リトリガ形
のモノマルチバイブレータ３３の場合、図１３（ａ）の
ように出力信号Ｓo のパルスが複数とならないので、ノ
イズに対して強い特徴を有する。

【００４５】なお、パルストランス１２の２次コイル１
２ｂから発生する誘起信号Ｓ１２ｂにおいて、閾値Ｖth
を越える振動波形が連続しても、モノマルチバイブレー
タ３３の出力信号Ｓo のパルス幅（時間幅）が、該誘起
信号Ｓ１２ｂのトータル時間幅より大であれば、１個の
出力パルスとなる。そのため、誘起信号Ｓ１２ｂの振動
波形によってモノマルチバイブレータ３３から複数個の
出力パルスが出力されることを防止することが可能であ
る。

【００４６】モノマルチバイブレータ３３のトリガ端子
φのトリガ入力電圧Ｖφにおいて、（Ｖth−Ｖb ）が誘
起信号Ｓ１２ｂの電圧のノイズマージンとなる。従っ
て、誘起信号Ｓ１２ｂの振幅が電圧（Ｖth−Ｖb ）以下
のときには、モノマルチバイブレータ３３の出力端子Ｑ
から出力信号Ｓo が出力されない。以上のように、この
第６の実施例では、次のような利点を有している。

【００４７】（１） パルストランス１２の２次コイル
１２ｂに発生する誘起信号Ｓ１２ｂの波形が振動して
も、モノマルチバイブレータ３３から複数個の出力パル
スが出力されることを防止できる。 （２） モノマルチバイブレータ３３のトリガ端子φの
トリガ入力電圧Ｖφが閾値電圧Ｖth以上のときのみ、該
モノマルチバイブレータ３３の出力端子Ｑから出力信号
Ｓo が出力される。そのため、トリガ端子φに閾値電圧
Ｖth以下のノイズＮＺが入力されても、該モノマルチバ
イブレータ３３が動作しない。 （３） モノマルチバイブレータ３３としてリトリガ形
のものを用いれば、図１３に示すように、ノンリトリガ
形のものを用いたものよりも、ノイズ入力に対して強
い。

【００４８】第７の実施例 図１４は、本発明の第７の実施例を示す電磁結合形パル
ス信号再生回路の回路図であり、第２の実施例の図６、
及び第６の実施例の図１０中の要素と共通の要素には共
通の符号が付されている。

【００４９】この電磁結合形パルス信号再生回路は、第
２の実施例のＦＦ３０に代えてモノマルチバイブレータ
３３を設けた構成になっている。又、この電磁結合形パ
ルス信号再生回路を第６の実施例と対比すると、分圧用
抵抗２０をツェナーダイオード２２に代えると共に、モ
ノマルチバイブレータ３３に印加する電源電圧をＶddか
らＶcc2 に代えた構成になっている。

【００５０】図１５（ａ），（ｂ）は図１４中のモノマ
ルチバイブレータ３３の動作特性図である。この図１５
（ａ），（ｂ）と図１２（ａ），（ｂ）及び図１３
（ａ），（ｂ）を参照しつつ、図１４に示す電磁結合形
パルス信号再生回路の動作を説明する。

【００５１】図１２に示すようなパルス信号からなる入
力信号Ｓi が入力端子１０に入力されると、トランジス
タ１１がオン状態となってパルストランス１２の１次コ
イル１２ａに電源電流が流れ、その２次コイル１２ｂに
図１２に示すような振動波形の誘起信号Ｓ１２ｂが発生
する。モノマルチバイブレータ３３のトリガ端子φに
は、該モノマルチバイブレータの反転出力端子Ｑ^- の出
力電圧を抵抗２１とツェナーダイオード２２で分圧した
値のバイアス電圧Ｖb が印加されている。図１５
（ａ），（ｂ）に示すように、パルストランス１２の２
次コイル１２ｂから発生する誘起信号Ｓ１２ｂの振動波
形の電圧が、該モノマルチバイブレータ３３の閾値電圧
Ｖthより大であれば、該モノマルチバイブレータ３３は
時定数τ＝Ｃ３１・Ｒ３２による時間幅Ｔo だけオン状
態となる。つまり、モノマルチバイブレータ３３の閾値
電圧Ｖthより大のトリガ入力電圧Ｖφが該モノマルチバ
イブレータ３３のトリガ端子φに入力されたときだけ、
時定数τ＝Ｃ３１・Ｒ３２による時間幅Ｔo のパルス幅
の出力信号Ｓo が出力されることになる。モノマルチバ
イブレータ３３のトリガ端子φのトリガ入力電圧Ｖφに
おいて、電圧（Ｖth−Ｖb ）が２次コイル１２ｂに発生
する誘起信号Ｓ１２ｂのノイズマージンとなる。そのた
め、電圧（Ｖth−Ｖb ）以下の振幅のトリガ入力電圧Ｖ
φがモノマルチバイブレータ３３のトリガ端子φに入力
されても、該出力端子Ｑから出力信号Ｓo が出力されな
い。

【００５２】第６の実施例と同様に、パルストランス１
２の２次コイル１２ｂから発生する誘起信号Ｓ１２ｂの
レベルが閾値電圧Ｖthを越える振動波形が連続しても、
モノマルチバイブレータ３３の出力パルス波形の時間幅
が、誘起信号Ｓ１２ｂのトータル時間幅より大であれ
ば、１個の出力パルスとなる。従って、誘起信号Ｓ１２
ｂの振動波形によってモノマルチバイブレータ３３の出
力パルスが複数個出力されることを防止することが可能
である。

【００５３】又、ツェナーダイオード２２を設けている
ので、第２の実施例と同様に、該ツェナーダイオード２
２の内部インピーダンスが低い。そのため、パルストラ
ンス１２の２次コイル１２ｂから発生する誘起信号Ｓ１
２ｂが、ほとんど減衰しないでモノマルチバイブレータ
３３のトリガ端子φに入力される。以上のように、この
第７の実施例では、次のような利点を有している。

【００５４】（１） パルストランス１２の２次コイル
１２ｂから発生する誘起信号Ｓ１２ｂが振動しても、モ
ノマルチバイブレータ３３において出力パルスが複数個
発生することを防止できる。 （２） モノマルチバイブレータ３３のトリガ端子φの
入力レベルが閾値電圧Ｖth以上の場合のみ、該モノマル
チバイブレータ３３の出力端子Ｑからパルス波形の出力
信号Ｓo が出力される。そのため、トリガ端子φに閾値
電圧Ｖth以下のノイズが入力されても、該モノマルチバ
イブレータ３３が動作しない。 （３） ツェナーダイオード２２を設けているので、第
６の実施例のような分圧用抵抗２０を用いた場合より、
誘起信号Ｓ１２ｂがほとんど減衰しないでモノマルチバ
イブレータ３３側へ伝達される。

【００５５】第８の実施例 図１６は、本発明の第８の実施例を示す電磁結合形パル
ス信号再生回路の回路図であり、第６の実施例を示す図
１０中の要素と共通の要素には共通の符号が付されてい
る。この電磁結合形パルス信号再生回路では、モノマル
チバイブレータ３３のトリガ端子φ側の入力ノードＮ２
０のバイアス電圧Ｖb を、電源電圧Ｖcc2 を分圧用抵抗
２０，２１で分圧して生成している点が、第６の実施例
と異なっている。即ち、第６の実施例のバイアス電圧Ｖ
b は、（３）式においてＶQ~がモノマルチバイブレータ
３３の反転出力端子Ｑ~ の出力電圧で置き換えた式で表
せる。これに対し、この第８の実施例のバイアス電圧Ｖ
b は、（４）式で表せる。従って、モノマルチバイブレ
ータ３３のトリガ端子φの静止時におけるバイアス電圧
Ｖb の設定の差は、次のようになる。即ち、第６の実施
例では、モノマルチバイブレータ３３の反転出力端子Ｑ
^- の出力電圧を抵抗２０と２１で分圧している。これに
対し、この第８の実施例では、電源電圧Ｖcc2 を抵抗２
０と２１で分圧することにより、バイアス電圧Ｖb を設
定している。

【００５６】この第８の実施例の動作では、図５に示す
ようなパルス信号からなる入力信号Ｓi が入力端子１０
に入力されると、トランジスタ１１がオン状態となって
パルストランス１２の２次コイル１２ｂに、図５に示す
ような振動波形の誘起信号Ｓ１２ｂが発生する。モノマ
ルチバイブレータ３３のトリガ端子φの静止時における
バイアス電圧Ｖb は、（４）式で示される。図５に示す
誘起信号Ｓ１２ｂとバイアス電圧Ｖb との和電圧が、モ
ノマルチバイブレータ３３のトリガ端子φの閾値電圧Ｖ
thより大きい場合は、該モノマルチバイブレータ３３の
出力端子Ｑから、図５に示す時定数τ＝Ｃ３１・Ｒ３２
による時間幅Ｔo のパルス幅の出力信号Ｓo が出力され
る。

【００５７】以上のように、この第８の実施例では、次
のような利点を有している。第６の実施例では、モノマ
ルチバイブレータ３３の反転出力端子Ｑ~ の出力電圧が
変動すると、該モノマルチバイブレータ３３におけるト
リガ端子φの静止時におけるバイアス電圧Ｖb が、それ
に比例して変化する。これに対し、この第８の実施例で
は、電源電圧Ｖcc2 が一定であれば、反転出力端子Ｑ~
の出力電圧の変動とは無関係に安定である。

【００５８】第９の実施例 図１７は、本発明の第９の実施例を示す電磁結合形パル
ス信号再生回路の回路図であり、第７の実施例を示す図
１４中の要素と共通の要素には共通の符号が付されてい
る。 この電磁結合形パルス信号再生回路は、モノマル
チバイブレータ３３のトリガ端子φにおけるバイアス電
圧Ｖb を、電源電圧Ｖcc2 をツェナーダイオード２２と
抵抗２１で分圧して生成している点が第７の実施例と異
なっている。この第９の実施例の動作では、図５に示す
ようなパルス信号からなる入力信号Ｓi が入力端子１０
に入力されると、トランジスタ１１がオン状態となって
パルストランス１２の２次コイル１２ｂから、図５に示
すような振動波形の誘起信号Ｓ１２ｂが発生する。モノ
マルチバイブレータ３３のトリガ端子φにおけるバイア
ス電圧Ｖb は、（５）式に示すように、トリガ端子φよ
り低く設定されている。このモノマルチバイブレータ３
３のトリガ端子φに、図５に示すような振動波形の誘起
信号Ｓ１２ｂが印加されると、該モノマルチバイブレー
タ３３の出力端子Ｑから、図５に示すようなパルス波形
の出力信号Ｓo が出力される。

【００５９】以上のように、この第９の実施例では、次
のような利点を有している。バイアス電圧Ｖb は、
（５）式のようになるため、第７の実施例のようにモノ
マルチバイブレータ３３の反転出力端子Ｑ^- における出
力電圧ＶＱ^-の変動の影響を受けないので、動作が安定
である。

【００６０】第１０の実施例 図１８は、本発明の第１０の実施例を示す電磁結合形パ
ルス信号再生回路の回路図であり、第８の実施例を示す
図１６中の要素と共通の要素には共通の符号が付されて
いる。この電磁結合形パルス信号再生回路では、第８の
実施例のモノマルチバイブレータ３３に代えてＣＭＯＳ
構成のインバータ３４を設けている。従来の図２のパル
ス信号再生回路と比較すると、エミッタ接地形のＮＰＮ
トランジスタ８に代えてインバータ３４を設けた構成に
なっている。

【００６１】この第１０の実施例の動作は、基本的には
第８の実施例と同様であり、インバータ３４に入力した
誘起信号Ｓ１２ｂの電圧が該インバータ３４の閾値電圧
Ｖthより高い場合のみ、出力端子３５からパルス波形の
出力信号Ｓo が出力される。以上のように、この第１０
の実施例では、次のような利点を有している。

【００６２】（１） 第８の実施例のモノマルチバイブ
レータ３３に代えてインバータ３４を設けているので、
回路構成がより簡単になる。 （２） 図２のエミッタ接地形のＮＰＮトランジスタ８
に代えてインバータ３４を設けているので、該インバー
タ３４の入力インピーダンスがエミッタ接地形トランジ
スタ８のベース入力インピーダンスより大きい。そのた
め、パルストランス１２の２次コイル１２ｂから発生す
る誘起信号Ｓ１２ｂが、図２のトランジスタ８を使用し
た場合よりインバータ３４を用いた方が、該インバータ
３４の入力端子における信号減衰量が小さい。従って、
入力信号Ｓi の受信感度が良くなる。

【００６３】なお、本発明は図示の実施例に限定され
ず、さらに他の変形も可能である。その変形例として
は、例えば次のようなものがある。

【００６４】（ａ） 第１０の実施例を示す図１８にお
いて、分圧用抵抗２０に代えて図９のツェナーダイオー
ド２２を設けても良い。このようなツェナーダイオード
２２を設ければ、第５の実施例と同様の利点が得られ
る。

【００６５】（ｂ） 第１〜第１０の実施例では、ＦＦ
３０、モノマルチバイブレータ３３又はインバータ３４
を使用し、その信号入力端子側の入力ノードＮ２０のバ
イアス電圧Ｖb を、閾値電圧Ｖthより低い電圧に設定し
ている。しかし、入力信号Ｓi が負のパルス信号、ある
いはパルストランス１２の１次コイル１２ａと２次コイ
ル１２ｂの極性が逆極性等の場合には、バイアス電圧Ｖ
b を閾値電圧Ｖthより高い電圧に設定することにより、
上記実施例とほぼ同様の作用、効果が得られる。

【００６６】（ｃ） 第１〜第１０の実施例において、
パルストランス１２の１次コイル１２ａに接続されるＮ
ＰＮトランジスタ１１を、ＰＮＰトランジスタ等の他の
スイッチング素子で置き換えたり、それに応じて電源電
圧の極性を変えたり、あるいはパルストランス１２を他
の電磁結合用コイルで置き換える等の変形も可能であ
る。

【００６７】第１１の実施例 図１９は、本発明の第１１の実施例を示す電磁結合形パ
ルス信号再生回路の回路図であり、第１の実施例を示す
図１中の要素と共通の要素には共通の符号が付されてい
る。この電磁結合形パルス信号再生回路は、パルス信号
からなる入力信号Ｓi を入力する入力端子１０を有し、
該入力端子１０にスイッチング素子（例えば、ＮＰＮト
ランジスタ）１１のベースが接続されている。トランジ
スタ１１のエミッタはＧＮＤに接続され、そのコレクタ
が、電磁結合用コイル（例えば、パルストランス）１２
の１次コイル１２ａを介して電源電圧Ｖcc1 に接続され
ている。パルストランス１２の２次コイル１２ｂは、誘
起信号Ｓ１２ｂを発生するコイルであり、その一端がＧ
ＮＤに接続され、その他端が分圧用抵抗２０を介して入
力ノードＮ２０に接続されている。抵抗２０と並列に、
スピードアップ用キャパシタ２５が接続されている。

【００６８】入力ノードＮ２０には、閾値電圧Ｖthを有
するパルス発生器、例えばセットリセット型フリップフ
ロップ（以下、RS−ＦＦという）４０のセット端子Ｓが
接続されている。RS−ＦＦ４０は相補形ＭＯＳトランジ
スタ（以下、ＣＭＯＳという）等で構成され、その反転
出力端子Ｑ^-と入力ノードＮ２０との間に分圧用抵抗２
１が接続されている。抵抗２０及び２１によってバイア
ス電圧印加手段が構成され、RS−ＦＦ４０のセット端子
Ｓのバイアス電圧Ｖb を閾値電圧Ｖthよりも低い電圧に
設定するようになっている。

【００６９】RS−ＦＦ４０のリセット端子Ｒには、反転
クロック信号¢^-が与えられており、出力端子Ｑは、パ
ルス波形の出力信号Ｓoを出力する出力端子３５に接続
されている。

【００７０】このRS−ＦＦ４０は、セット端子Ｓに”
０”、リセット端子Ｒに”０”が与えられ、出力端子Ｑ
が”０”、反転出力端子Ｑ^-が”１”である時に待機状
態である。そして、このRS−ＦＦ４０は、待機状態の時
にセット端子Ｓに”１”が与えられると、出力端子Ｑ
が”１”、反転出力端子Ｑ^-が”０”に変化する。一
方、待機状態の時にリセット端子Ｒに”１”が与えられ
ても、出力端子Ｑおよび反転出力端子Ｑ^-の状態は変化
しない。出力端子Ｑが”１”、反転出力端子Ｑ^-が”
０”、セット端子Ｓが”０”である時に、リセット端子
Ｒに”１”が与えられると、出力端子Ｑが”０”に変化
し、反転出力端子Ｑ^-が”１”に変化する。

【００７１】図２１の左側に示す図は、図１９中のRS−
ＦＦ４０の動作特性図であり、横軸にセット端子Ｓに与
えられる入力電圧Ｖinが、縦軸に出力端子Ｑの出力電圧
Ｖout （出力端子Ｓoに現われる電圧）がとられてい
る。Ｖp はセット端子Ｓ（ノードＮ２０）に現われる尖
頭電圧（ピーク電圧）である。そして、図２０は図１９
に示す電磁結合形パルス信号再生回路の信号波形図であ
る。

【００７２】以下、図２０及び図２１を参照しつつ、図
１９に示す電磁結合形パルス信号再生回路の動作を説明
する。まずＲＳ―ＦＦ４０が待機状態である時、すなわ
ち反転クロック信号¢^-が”０”の時、図２０に示すよ
うなパルス信号からなる入力信号Ｓi がセット端子Ｓに
入力されると、該入力信号Ｓi によってトランジスタ１
１がオン状態となり、電源電圧Ｖcc1 側からパルストラ
ンス１２の１次コイル１２ａへ電源電流が流れ、その２
次コイル１２ｂに誘起信号Ｓ１２ｂが発生する。パルス
トランス１２の出力負荷は一般的にインピーダンスマッ
チングしていないため、２次コイル１２ｂに発生する誘
起信号Ｓ１２ｂの波形は、図２０に示すように、パルス
波形ではない振動波形になる。この振動波形が、抵抗２
０及びキャパシタ２５と入力ノードＮ２０とを経由して
ＲＳ―ＦＦ４０のセット端子Ｓへ送られる。ここで、Ｒ
Ｓ―ＦＦ４０のセット端子、すなわち入力ノードＮ２０
のバイアス電圧Ｖb は、分圧用抵抗２０，２１により、
図２１に示すように閾値電圧Ｖthより低い電圧に設定さ
れている。図２１に示すピーク電圧Ｖp の誘起信号Ｓ１
２ｂが、パルストランス１２の２次コイル１２ｂから抵
抗２０及びキャパシタ２５と入力ノードＮ２０とを経由
してＲＳ―ＦＦ４０のセット端子Ｓに入力されると、入
力ノードＮ２０に現われる電圧が 閾値電圧Ｖthをこえ
るため、ＲＳ―ＦＦ４０の出力端子Ｑから出力される出
力信号Ｓo が“１”の状態となる。

【００７３】その後入力信号Ｓi は立ち下がるが、反転
クロック信号¢^-はまだ”０”の状態であるので、出力
信号Ｓoの”１”の状態は維持される。そして、反転ク
ロック信号¢^-が立ち上がると、ＲＳ―ＦＦ４０の出力
端子Ｑが”０”に、反転出力端子Ｑ^-が”１”に変化す
る。

【００７４】このように出力信号Ｓo のパルス幅は、ク
ロック信号の半周期、すなわち”０”もしくは”１”で
ある期間となる。従って、パルス信号からなる入力信号
Ｓiが入力されると、ミスマッチングによってパルスト
ランス１２の２次コイル１２ｂから発生する誘起信号Ｓ
１２ｂが振動波形となっても、クロック信号に同期して
波形整形されたパルス波形の出力信号Ｓo が出力端子３
５から出力されることになる。

【００７５】入力ノードＮ２０の電圧が閾値電圧Ｖthよ
り低いときには、ＲＳ―ＦＦ４０は動作しない。従っ
て、ＲＳ―ＦＦ４０のセット端子Ｓのノイズマージンは
電圧（Ｖth−Ｖb ）となり、閾値電圧Ｖthより小さな信
号の場合は該ＲＳ―ＦＦ４０が反応しない。なお、分圧
用抵抗２０に並列接続されたキャパシタ２５は、パルス
トランス１２の出力パルスのスピードアップを図るもの
である。すなわち、キャパシタの両端は、交流的にはシ
ョートされていると考えることができるので、２次コイ
ル１２ｂから発生する誘起信号Ｓ１２ｂは、減衰するこ
となくノードＮ２０へ伝達される。このキャパシタ２５
を除去すると、誘起信号Ｓ１２ｂは抵抗２０によって減
衰されてノードＮ２０に伝達されることになる。

【００７６】以上のように、この第１１の実施例では、
次のような利点がある。図２０に示すように、誘起信号
Ｓ１２ｂの波形が振動波形の場合、ＲＳ―ＦＦ４０は閾
値電圧Ｖth以下の誘起信号Ｓ１２ｂには反応しない。そ
して、閾値電圧Ｖthを越えた誘起信号Ｓ１２ｂに対して
のみ、ＲＳ―ＦＦ４０が一定のパルス波形の出力信号Ｓ
o を出力する。この点においては、第１の実施例と同様
であるが、第１１の実施例はさらに、この出力信号Ｓo
のパルス波形がクロック信号と同期して、かつ波形の幅
がクロック信号によってほぼ規定される。従って、メモ
リカードシステムの動作周波数に合ったパルス幅を持つ
出力信号Ｓoが、回路の素子の定数等を変更せずに容易
に得られる。このことは、周波数の異なる信号を取り扱
うもしくは動作周波数の異なるメモリーシステム毎に、
専用のパルス信号再生回路を設計する必要がなくなり、
汎用性に富んだパルス信号再生回路を提供することがで
きることを意味する。

【００７７】第１２の実施例 図２２は、本発明の第１２の実施例を示す電磁結合形パ
ルス信号再生回路の回路図であり、第１の実施例を示す
図１中の要素と共通の要素には共通の符号が付されてい
る。この第１２の実施例と第１１の実施例との違いは、
リセット端子Ｒにクロック信号¢が与えられていること
である。そして、この違いに伴い、RS−ＦＦ４０の動
作、ノードＮ２０のバイアス電圧Ｖbの設定に以下のよ
うに若干の違いがある。

【００７８】まず抵抗２０及び２１によって構成された
バイアス電圧印加手段は、RS−ＦＦ４０のセット端子Ｓ
のバイアス電圧Ｖb を閾値電圧Ｖthよりも高い電圧に設
定するようになっている。

【００７９】そしてRS−ＦＦ４０は、セット端子Ｓに”
１”、リセット端子Ｒに”１”が与えられ、出力端子Ｑ
が”０”、反転出力端子Ｑ^-が”１”である時に待機状
態である。そして、このRS−ＦＦ４０は、待機状態の時
にセット端子Ｓに”０”が与えられると、出力端子Ｑ
が”１”、反転出力端子Ｑ^-が”０”に変化する。一
方、待機状態の時にリセット端子Ｒに”０”が与えられ
ても、出力端子Ｑおよび反転出力端子Ｑ^-の状態は変化
しない。出力端子Ｑが”１”、反転出力端子Ｑ^-が”
０”、セット端子Ｓが”１”である時に、リセット端子
Ｒに”０”が与えられると、出力端子Ｑが”０”に変化
し、反転出力端子Ｑ^-が”１”に変化する。

【００８０】図２１の右側に示す図は、図２２中のRS−
ＦＦ４０の動作特性図であり、横軸にセット端子Ｓに与
えられる入力電圧Ｖinが、縦軸に出力端子Ｑの出力電圧
Ｖout （出力端子Ｓoに現われる電圧）がとられてい
る。Ｖp はセット端子Ｓ（ノードＮ２０）に現われる尖
頭電圧（ピーク電圧）である。そして、図２３は図２２
に示す電磁結合形パルス信号再生回路の信号波形図であ
る。

【００８１】以下、図２１及び図２３を参照しつつ、図
２２に示す電磁結合形パルス信号再生回路の動作を説明
する。まずＲＳ―ＦＦ４０が待機状態である時、すなわ
ちクロック信号¢が”１”の時、図２３に示すようなパ
ルス信号からなる入力信号Ｓi がセット端子Ｓに入力さ
れると、該入力信号Ｓi によってトランジスタ１１がオ
ン状態となり、電源電圧Ｖcc1 側からパルストランス１
２の１次コイル１２ａへ電源電流が流れ、その２次コイ
ル１２ｂに誘起信号Ｓ１２ｂが発生する。パルストラン
ス１２の出力負荷は一般的にインピーダンスマッチング
していないため、２次コイル１２ｂに発生する誘起信号
Ｓ１２ｂの波形は、図２３に示すように、パルス波形で
はない振動波形になる。この振動波形が、抵抗２０及び
キャパシタ２５と入力ノードＮ２０とを経由してＲＳ―
ＦＦ４０のセット端子Ｓへ送られる。ここで、ＲＳ―Ｆ
Ｆ４０のセット端子、すなわち入力ノードＮ２０のバイ
アス電圧Ｖb は、分圧用抵抗２０，２１により、図２１
に示すように閾値電圧Ｖthより高い電圧に設定されてい
る。図２１に示すピーク電圧Ｖp の誘起信号Ｓ１２ｂ
が、パルストランス１２の２次コイル１２ｂから抵抗２
０及びキャパシタ２５と入力ノードＮ２０とを経由して
ＲＳ―ＦＦ４０のセット端子Ｓに入力されると、入力ノ
ードＮ２０に現われる電圧が 閾値電圧Ｖthをこえる（
閾値電圧Ｖthよりも低くなる）ため、ＲＳ―ＦＦ４０の
出力端子Ｑから出力される出力信号Ｓo が“１”の状態
となる。

【００８２】その後入力信号Ｓi は立ち下がるが、クロ
ック信号¢はまだ”１”の状態であるので、出力信号Ｓ
oの”１”の状態は維持される。そして、クロック信号
¢が立ち下がると、ＲＳ―ＦＦ４０の出力端子Ｑが”
０”に、反転出力端子Ｑ^-が”１”に変化する。

【００８３】このように出力信号Ｓo のパルス幅は、ク
ロック信号の半周期、すなわち”０”もしくは”１”で
ある期間となる。従って、パルス信号からなる入力信号
Ｓｉが入力されると、ミスマッチングによってパルスト
ランス１２の２次コイル１２ｂから発生する誘起信号Ｓ
１２ｂが振動波形となっても、クロック信号に同期して
波形整形されたパルス波形の出力信号Ｓｏ が出力端子
３５から出力されることになる。

【００８４】入力ノードＮ２０の電圧が閾値電圧Ｖthよ
り高いときには、ＲＳ―ＦＦ４０は動作しない。従っ
て、ＲＳ―ＦＦ４０のセット端子Ｓのノイズマージンは
電圧（Ｖb− Ｖth）となり、閾値電圧Ｖthより大きな信
号の場合は該ＲＳ―ＦＦ４０が反応しない。なお、分圧
用抵抗２０に並列接続されたキャパシタ２５の役割は、
第１１の実施例と同様である。

【００８５】以上のように、この第１２の実施例では、
次のような利点がある。図２３に示すように、誘起信号
Ｓ１２ｂの波形が振動波形の場合、ＲＳ―ＦＦ４０は閾
値電圧Ｖth以上のの誘起信号Ｓ１２ｂには反応しない。
そして、閾値電圧Ｖthを越えた誘起信号Ｓ１２ｂに対し
てのみ、ＲＳ―ＦＦ４０が一定のパルス波形の出力信号
Ｓo を出力する。そして、この出力信号Ｓoのパルス波
形がクロック信号と同期して、かつ波形の幅がクロック
信号によってほぼ規定される。従って、メモリカードシ
ステムの動作周波数に合ったパルス幅を持つ出力信号Ｓ
oが、回路の素子の定数等を変更せずに容易に得られ
る。このことは、周波数の異なる信号を取り扱うもしく
は動作周波数の異なるメモリーシステム毎に、専用のパ
ルス信号再生回路を設計する必要がなくなり、汎用性に
富んだパルス信号再生回路を提供することができること
を意味する。

【００８６】第１３の実施例 図２４は、本発明の第１３の実施例を示す電磁結合形パ
ルス信号再生回路の回路図であり、第１の実施例を示す
図１中の要素と共通の要素には共通の符号が付されてい
る。図２５はその動作波形図である。この第１３の実施
例と第１１の実施例との違いは、第１１の実施例の抵抗
２０をツエナダイオード２２に置換した点である。従っ
て、基本的動作は第１１の実施例と同じであるが、ノー
ドＮ２０のバイアス電圧Ｖbの設定に以下のような違い
があり、その違いによってさらなる効果が生じる。

【００８７】この第１３の実施例のバイアス電圧印加手
段においては、定常状態において、ツエナダイオード２
２がツエナブレークダウン（ツエナ降伏）状態となるよ
うに設定されており、反転出力端子Ｑ^-から抵抗２１を
介してツエナダイオード２２にバイアス電流が流れてい
る。この状態において、ツェナーダイオード２２はその
内部インピーダンスが、抵抗２０を使用したときよりも
低くなる。そのため、パルストランス１２の２次コイル
１２ｂから発生した誘起信号Ｓ１２ｂが、ツェナーダイ
オード２２でわずかに減衰してＲＳ−ＦＦＦ４０のセッ
ト端子Ｓに入力する。従って、パルス信号のスピードが
比較的低速の場合、キャパシタ２５を省略することが可
能である。そして、抵抗２０を用いた場合よりインピー
ダンスを小さく設計できるので、パルストランス１２の
２次コイル１２ｂから発生する誘起信号Ｓ１２ｂの減衰
を、抵抗２０を使った場合より小さくできる。

【００８８】また、ツェナーダイオード２２を設けたの
で、消費電力を小さくすることができる。即ち、ツェナ
ーダイオード２２の代わりに抵抗を使用すると、消費電
力が端子間の電位差と電流との積となる。ところが、本
実施例のようにツェナーダイオード２２を設けると、端
子間の電位差が抵抗の使用時と同一でも、該ツェナーダ
イオード２２の特性上、ツェナーブレークダウン時の電
流を抵抗を用いた場合よりも小さく設定することができ
る。従って、抵抗を用いた場合よりも消費電力を低減で
きる。

【００８９】また、ツエナダイオード２２のツエナ電圧
を利用しているため、変動の少ない安定したバイアス電
圧Ｖbを得られる。

【００９０】なお、バイアス電圧ＶbがＲＳ―ＦＦ４０
の閾値電圧Ｖth以上の時の動作については、リセット端
子Ｒに反転クロック信号¢^-を入力し、ＲＳ―ＦＦ４０
の待機状態を第１２の実施例のように設定することによ
り実現できる。

【００９１】第１４の実施例 図２６は、本発明の第１４の実施例を示す電磁結合形パ
ルス信号再生回路の回路図であり、第１の実施例を示す
図１中の要素と共通の要素には共通の符号が付されてい
る。図２７はその動作波形図である。この第１４の実施
例と第１３の実施例との違いは、第１３の実施例におけ
るバイアス電圧印加手段の抵抗とツエナダイオードの位
置を入れ替えたものである。従って、基本的動作は及び
ノードＮ２０のバイアス電圧Ｖbの設定、効果について
は第１３の実施例と同様である。すなわち、この第１３
及び第１４の実施例は、反転出力端子Ｑ^-Ｑから２次コ
イル１２ｂに至る経路に、直列に挿入された抵抗とツエ
ナダイオードからなるバイアス電圧印加手段を設けると
いう点で共通している。

【００９２】なお、バイアス電圧ＶbがＲＳ―ＦＦ４０
の閾値電圧Ｖth以上の時の動作についても、第１３の実
施例のように設定することにより実現できる。

【００９３】第１５の実施例 図２８は、本発明の第１５の実施例を示す電磁結合形パ
ルス信号再生回路の回路図であり、第１の実施例を示す
図１中の要素と共通の要素には共通の符号が付されてい
る。図２９はその動作波形図である。

【００９４】第１１の実施例の電磁結合形パルス信号再
生回路では、ＲＳ−ＦＦ４０の反転出力端子Ｑ^-の出力
電圧を抵抗２０と２１で分圧した電圧をバイアス電圧Ｖ
b として該ＲＳ−ＦＦ４０のセット端子Ｓ（入力ノード
Ｎ２０）に印加している。

【００９５】これに対し、この第１５の実施例の電磁結
合形パルス信号再生回路では、電源電圧Ｖcc2 を抵抗２
０と２１で分圧した電圧をバイアス電圧Ｖb として入力
ノードＮ２０に印加する構成になっている。

【００９６】この第１５の実施例のパルス信号再生回路
では、基本的には第１１の実施例とほぼ同様の動作を行
う。以下、その動作を説明する。

【００９７】第１１の実施例では、ＲＳ−ＦＦ４０の反
転出力端子Ｑ^- から出力される電圧を、抵抗２１を経由
して該ＲＳ−ＦＦ４０のセット端子Ｓに帰還している。
そのため、静止時のセット端子Ｓのバイアス電圧Ｖb
は、次式（６）のようになる。

【００９８】 Ｖb ＝ＶQ^-×R２０/(R２０+R２１) ・・・（６） 但し、ＶQ^-は、ＲＳ−ＦＦ４０の反転出力端子Q^-の出力
電圧 R２０は、抵抗２０の抵抗値 R２１は、抵抗２０の抵抗値 これに対し、この第１５の実施例では、ＲＳ−ＦＦ４０
のセット端子セット端子Ｓの静止時におけるバイアス電
圧Ｖb は、次式（７）のようになる。

【００９９】 Ｖb ＝Ｖcc２×R２１/(R２０+R２１) ・・・（７） （６）式及び（７）式から明らかなように、この第１５
の実施例では、第１１の実施例のＲＳ−ＦＦ４０におけ
る反転出力端子Ｑ^- の出力電圧を電源電圧Ｖcc2 に変更
した点が異なっている。そのため、この第１５の実施例
の動作では、図２９パルス信号からなる入力信号Ｓi が
入力端子１０に入力されると、トランジスタ１１がオン
状態となってパルストランス１２の１次コイル１２ａに
電源電流が流れ、その２次コイル１２ｂに図２９に示す
ような波形の誘起信号Ｓ１２ｂが発生する。この誘起信
号Ｓ１２ｂは、キャパシタ２５と入力ノードＮ２０を経
由してＲＳ−ＦＦ４０のセット端子Ｓに印加される。Ｒ
Ｓ−ＦＦ４０のセット端子Ｓの静止時におけるバイアス
電圧Ｖb は、（７）式に示す電圧となる。入力信号Ｓi
とバイアス電圧Ｖb との和が、ＲＳ−ＦＦ４０のセット
端子Ｓの閾値電圧Ｖthより大となると、ＲＳ−ＦＦ４０
の出力端子Ｑから、図２９に示すようなクロック信号に
同期してパルス幅が規定された出力信号Ｓo が出力され
る。

【０１００】以上のように、この第１５の実施例では、
次のような利点を有している。第１１の実施例では、静
止状態においてＲＳ−ＦＦ４０の反転出力端子Ｑ^-の出
力電圧が変動すると、バイアス電圧Ｖb もそれに比例し
て変化する。これに対し、この第１５の実施例では、電
源電圧Ｖcc2 の電圧値が一定であれば、ＲＳ−ＦＦ４０
の反転出力端子Ｑ^-の出力電圧の変動とは無関係に、バ
イアス電圧Ｖbを一定値に設定できる。

【０１０１】さらに、バイアス電圧印加手段を構成する
抵抗２０と２１にはバイアス電源電圧Ｖcc2 から接地に
向かう電流が流れ、電力を消費してしまう。しかし、こ
のパルス信号再生回路の動作を必要としないとき、例え
ばスタンバイ時にバイアス電源電圧Ｖcc2を与えないよ
うにしておくことによって、消費電力の大幅な低減が期
待できる。これは、動作の全体を通して電源を供給して
おかなければならないＲＳ−ＦＦ４０からバイアス電圧
をとらずに、別電源からバイアス電圧をとることによる
大きなメリットである。

【０１０２】なお、バイアス電圧ＶbがＲＳ―ＦＦ４０
の閾値電圧Ｖth以上の時の動作については、リセット端
子Ｒに反転クロック信号¢^-を入力し、ＲＳ―ＦＦ４０
の待機状態を第１２の実施例のように設定することによ
り実現できる。

【０１０３】第１６の実施例 図３０は、本発明の第１６の実施例を示す電磁結合形パ
ルス信号再生回路の回路図であり、第１３の実施例を示
す図２４及び第１４の実施例を示す図２６中の要素と共
通の要素には共通の符号が付されている。図３１はその
動作波形図である。

【０１０４】第１３の実施例では、ＲＳ−ＦＦ４０の反
転出力端子Ｑ^-の出力電圧を、抵抗２１とツェナーダイ
オード２２で分圧した電圧をバイアス電圧Ｖb として入
力ノードＮ２０に印加する構成になっている。

【０１０５】これに対し、この第１６の実施例では、電
源電圧Ｖcc2 をツェナーダイオード２２と抵抗２１で分
圧した電圧をバイアス電圧Ｖb として入力ノードＮ２０
に印加する構成になっている。この第１６の実施例の動
作では、図３１に示すパルス信号からなる入力信号Ｓi
が入力端子１０に入力されると、トランジスタ１１がオ
ン状態となってパルストランス１２の１次コイル１２ａ
に電源電流が流れ、その２次コイル１２ｂに図３１に示
すような波形の誘起信号Ｓ１２ｂが発生する。ＲＳ−Ｆ
Ｆ４０のセット端子Ｓ（ノードＮ２０）は、閾値電圧Ｖ
th以下にバイアスされている。図３１に示す波形の誘起
信号Ｓ１２ｂがＲＳ−ＦＦ４０のセット端子Ｓに印加さ
れると、該ＲＳ−ＦＦ４０は、反転クロック信号¢^-に
同期しパルス幅が規定された出力信号Ｓo を出力端子Ｑ
から出力する。

【０１０６】ＲＳ−ＦＦ４０のセット端子Ｓのバイアス
電圧Ｖb は、次式（８）で設定することができる。この
バイアス電圧Ｖb は、定常状態ではＶb ＜Ｖthに設定さ
れている。 Ｖb ＝Ｖcc2 −Ｖzd ・・・（８） 但し、Ｖzd；ツェナーダイオード２２の端子間電位差 以上のように、この第１６の実施例では、次のような利
点を有している。第１３の実施例のようなツェナーダイ
オード２２を用いたバイアス方法では、ＲＳ−ＦＦ４０
のセット端子Ｓのバイアス電圧Ｖb がＲＳ−ＦＦ４０に
おける反転出力端子Ｑ^- の出力電圧ＶＱ^-の変動を受け
る。

【０１０７】これに対し、この第１６の実施例では、Ｒ
Ｓ−ＦＦ４０のセット端子Ｓのバイアス電圧Ｖb が
（８）式のようになるため、ＲＳ−ＦＦ４０の反転出力
端子Ｑ^-から出力される電圧ＶＱ^-が変動しても、電源電
圧Ｖcc2 が一定であれば、バイアス電圧Ｖb が一定であ
る。

【０１０８】また、バイアス電圧印加手段としてツェナ
ーダイオード２２を設けたので、消費電力を小さくする
ことができる。即ち、ツェナーダイオード２２の代わり
に抵抗を使用すると、消費電力が端子間の電位差と電流
との積となる。ところが、本実施例のようにツェナーダ
イオード２２を設けると、端子間の電位差が抵抗の使用
時と同一でも、該ツェナーダイオード２２の特性上、ツ
ェナーブレークダウン時の電流を抵抗を用いた場合より
も小さく設定することができる。従って、抵抗を用いた
場合よりも消費電力を低減できる。

【０１０９】また、ツエナダイオード２２のツエナ電圧
を利用しているため、より変動の少ない安定したバイア
ス電圧Ｖbを得られる。

【０１１０】さらに、バイアス電圧印加手段を構成する
抵抗２１とツェナーダイオード２２にはバイアス電源電
圧Ｖcc2 から接地に向かう電流が流れ、電力を消費して
しまう。しかし、このパルス信号再生回路の動作を必要
としないとき、例えばスタンバイ時にバイアス電源電圧
Ｖcc2を与えないようにしておくことによって、消費電
力の大幅な低減が期待できる。これは、動作の全体を通
して電源を供給しておかなければならないＲＳ−ＦＦ４
０からバイアス電圧をとらずに、別電源からバイアス電
圧をとることによる大きなメリットである。

【０１１１】なお、バイアス電圧ＶbがＲＳ―ＦＦ４０
の閾値電圧Ｖth以上の時の動作については、リセット端
子Ｒに反転クロック信号¢^-を入力し、ＲＳ―ＦＦ４０
の待機状態を第１２の実施例のように設定することによ
り実現できる。

【０１１２】第１８の実施例 図３２は、本発明の第１７の実施例を示す電磁結合形パ
ルス信号再生回路の回路図であり、第１４の実施例を示
す図２６中の要素と共通の要素には共通の符号が付され
ている。図３３はその動作波形図である。この第１８の
実施例と第１４の実施例との違いは、第１４の実施例の
ツエナダイオード２２をレベルシフトダイオード２１に
置換した点である。従って、基本的動作は第１４の実施
例と同じである。

【０１１３】バイアス電圧Ｖｂの安定度という点からす
ると、レベルシフトダイオード２１を用いるパルス信号
再生回路は、ツエナダイオード２２を用いたものよりも
多少劣る。しかし、レベルシフトダイオードは負の温度
特性を持っており、一方ツエナダイオードは正の温度特
性を持っており、両ダイオードをそれぞれ使用条件に応
じて選択すれば特性の良いパルス信号再生回路を実現で
きる。さらに、両ダイオードを直列に接続して使用する
ことにより、温度特性を相殺し、実質的に温度に影響さ
れないパルス信号再生回路も実現できる。

【０１１４】第１９の実施例 図３４は、本発明の第１８の実施例を示す電磁結合形パ
ルス信号再生回路の回路図であり、第１６の実施例を示
す図３０中の要素と共通の要素には共通の符号が付され
ている。図３５はその動作波形図である。

【０１１５】この第１９の実施例と第１６の実施例との
違いは、第１６の実施例のツエナダイオード２２をレベ
ルシフトダイオード２１に置換し、ノードＮ２０と接地
との間の抵抗を除去した点である。従って、基本的動作
は第１４の実施例と同じである。

【０１１６】バイアス電圧の設定方法 最後に、ＲＳ−ＦＦを使用したパルス信号再生回路にお
けるバイアス電圧の設定方法について図３６及び図３７
を用いてまとめる。

【０１１７】図３６は、ＲＳ−ＦＦのセット端子Ｓのバ
イアス電圧設定のための基本回路である。

【０１１８】１）ＲＳ−ＦＦの反転出力端子ＶＱ^-に現
われる電圧を用いたバイアス電圧設定方法 バイアス電圧Ｖｂは、反転出力端子ＶＱ^-に現われ電圧
ＶＱ^-と、抵抗Ｒ１、Ｒ２との値によって決定される。
そして、このバイアス電圧Ｖｂは以下の式により、表わ
すことができる。

【０１１９】 Ｖb ＝ＶQ^-×Ｒ１/(Ｒ１+Ｒ２) ・・・（９） ＶＱ^-=ＩＲ１＋ＩＲ２ ・・・（１０） つまり式（９）より明らかなように、バイアス電圧Ｖｂ
は、反転出力端子ＶＱ^-に現われ電圧ＶＱ^-を抵抗Ｒ１、
Ｒ２によって分圧することによって得られる。

【０１２０】そして、このバイアス電圧Ｖｂの値は、Ｒ
Ｓ−ＦＦの閾値電圧Ｖｔｈと入力信号のレベルを考慮し
て、図２１のように設定しなければいけない。

【０１２１】抵抗の代わりに、図２４に示すようなツエ
ナダイオードを使用した場合は、バイアス電圧Ｖｂは、
ツエナダイオードのツエナ電圧Ｖｚとすると以下のしき
により表わすことができる。 Ｖb ＝Ｖｚ ・・・（１１） ＶＱ^-=ＩＲ２＋Ｖｚ ・・・（１２） 抵抗の代わりに、図３２に示すようなレベルシフトダイ
オードを使用した場合は、バイアス電圧Ｖｂは、レベル
シフトダイオードの電圧Ｖｄとすると以下のしきにより
表わすことができる。

【０１２２】 Ｖb ＝ＶＱ^-−Ｖｄ ・・・（１３） ＶＱ^-=ＩＲ１＋Ｖｄ ・・・（１４） ２）別電源を用いた（電源電圧Ｖcc2 による）バイアス
電圧設定方法バイアス電圧Ｖｂは、電源電圧Ｖcc2 と、
抵抗Ｒ１、Ｒ２との値によって決定される。そして、こ
のバイアス電圧Ｖｂは以下の式により、表わすことがで
きる。

【０１２３】 Ｖb ＝Ｖcc２×R１/(R１+R２) ・・・（１５） Ｖcc２=ＩＲ１＋ＩＲ２ ・・・（１６） つまり式（１５）より明らかなように、バイアス電圧Ｖ
ｂは、電源電圧Ｖcc2を抵抗Ｒ１、Ｒ２によって分圧す
ることによって得られる。

【０１２４】そして、このバイアス電圧Ｖｂの値は、Ｒ
Ｓ−ＦＦの閾値電圧Ｖｔｈと入力信号のレベルを考慮し
て、図２１のように設定しなければいけない。

【０１２５】抵抗の代わりに、図３０に示すようなツエ
ナダイオードを使用した場合は、バイアス電圧Ｖｂは、
ツエナダイオードのツエナ電圧Ｖｚとすると以下のしき
により表わすことができる。 Ｖb ＝Ｖcc2 −Ｖｚ ・・・（１７） Ｖcc2 =ＩＲ１＋Ｖｚ ・・・（１８） 抵抗の代わりに、図３４に示すようなレベルシフトダイ
オードを使用した場合は、バイアス電圧Ｖｂは、レベル
シフトダイオードの電圧Ｖｄとすると以下のしきにより
表わすことができる。

【０１２６】 Ｖb ＝Ｖcc2 −Ｖｄ ・・・（１９） Ｖcc2 =ＩＲ１＋Ｖｄ ・・・（２０）

【０１２７】

【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、閾値電圧を有するマルチバイブレー
タを設け、その入力ノードのバイアス電圧を、バイアス
電圧印加手段によって該閾値電圧より低い電圧又は高い
電圧に設定するようにしたので、２次コイルから発生す
る誘起信号が振動波形の場合でも、それがマルチバイブ
レータで単一の波形のパルス信号に整形されるため、ノ
イズに対しても強く、パルス信号の安定した精度の良い
再生が可能となる。しかも、マルチバイブレータを用い
て波形整形しているので、回路構成が簡単である。第３
の発明によれば、バイアス電圧印加手段及びインバータ
を設けたので、該インバータの入力インピーダンスが比
較的大きく、２次コイルに発生した誘起信号の減衰量が
小さく、従ってパルス信号の受信感度が高い。しかも、
インバータを用いて波形整形しているので、第１及び第
２の発明のマルチバイブレータに比べて回路構成がより
簡単になる。第４の発明によれば、バイアス電圧印加手
段を抵抗分圧回路で構成したので、簡単な回路構成で、
安定したバイアス電圧の印加が可能となる。第５の発明
によれば、抵抗及びツェナーダイオードからなる分圧回
路でバイアス電圧印加手段を構成したので、該ツェナー
ダイオードのブレークダウン状態においてはその内部イ
ンピーダンスが抵抗素子よりも小さく、信号の減衰量が
少なくなって高速動作が可能となる。第６の発明によれ
ば、２次コイルと入力ノードとの間にスピードアップ用
キャパシタを接続したので、２次コイルから入力ノード
への誘起信号の伝達速度が速くなり、高速動作が可能と
なる。

【０１２８】第７及び第８の発明によれば、クロック信
号に同期してパルス幅が規定された出力信号を得られる
ので、汎用性にとんだパルス信号再生回路を実現でき
る。第９の発明によれば、バイアス電圧印加手段を抵抗
分圧回路で構成したので、簡単な回路構成で、安定した
バイアス電圧の印加が可能となる。第１０の発明によれ
ば、抵抗及びツェナーダイオードからなる分圧回路でバ
イアス電圧印加手段を構成したので、該ツェナーダイオ
ードのブレークダウン状態においてはその内部インピー
ダンスが抵抗素子よりも小さく、信号の減衰量が少なく
なって高速動作が可能となる。第１１の発明によれば、
２次コイルと入力ノードとの間にスピードアップ用キャ
パシタを接続したので、２次コイルから入力ノードへの
誘起信号の伝達速度が速くなり、高速動作が可能とな
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す電磁結合形パルス
信号再生回路の回路図である。

【図２】従来の電磁結合形パルス信号再生回路の回路図
である。

【図３】図２の信号波形図である。

【図４】図１中のＦＦの動作特性図である。

【図５】図１の信号波形図である。

【図６】本発明の第２の実施例を示す電磁結合形パルス
信号再生回路の回路図である。

【図７】本発明の第３の実施例を示す電磁結合形パルス
信号再生回路の回路図である。

【図８】本発明の第４の実施例を示す電磁結合形パルス
信号再生回路の回路図である。

【図９】本発明の第５の実施例を示す電磁結合形パルス
信号再生回路の回路図である。

【図１０】本発明の第６の実施例を示す電磁結合形パル
ス信号再生回路の回路図である。

【図１１】図１０中のモノマルチバイブレータの動作特
性図である。

【図１２】図１０の信号波形図である。

【図１３】図１０の信号波形図である。

【図１４】本発明の第７の実施例を示す電磁結合形パル
ス信号再生回路の回路図である。

【図１５】図１４中のモノマルチバイブレータの動作特
性図である。

【図１６】本発明の第８の実施例を示す電磁結合形パル
ス信号再生回路の回路図である。

【図１７】本発明の第９の実施例を示す電磁結合形パル
ス信号再生回路の回路図である。

【図１８】本発明の第１０の実施例を示す電磁結合形パ
ルス信号再生回路の回路図である。

【図１９】本発明の第１１の実施例を示す電磁結合形パ
ルス信号再生回路の回路図である。

【図２０】図１９の信号波形図である。

【図２１】ＲＳ−ＦＦの動作特性図である。

【図２２】本発明の第１２の実施例を示す電磁結合形パ
ルス信号再生回路の回路図である。

【図２３】図２２の信号波形図である。

【図２４】本発明の第１３の実施例を示す電磁結合形パ
ルス信号再生回路の回路図である。

【図２５】図２４の信号波形図である。

【図２６】本発明の第１４の実施例を示す電磁結合形パ
ルス信号再生回路の回路図である。

【図２７】図２６の信号波形図である。

【図２８】本発明の第１５の実施例を示す電磁結合形パ
ルス信号再生回路の回路図である。

【図２９】図２８の信号波形図である。

【図３０】本発明の第１６の実施例を示す電磁結合形パ
ルス信号再生回路の回路図である。

【図３１】図３０の信号波形図である。

【図３２】本発明の第１７の実施例を示す電磁結合形パ
ルス信号再生回路の回路図である。

【図３３】図３２の信号波形図である。

【図３４】本発明の第１８の実施例を示す電磁結合形パ
ルス信号再生回路の回路図である。

【図３５】図３４の信号波形図である。

【図３６】本発明におけるバイアス電圧の設定方法を説
明する図である。

【図３７】本発明におけるバイアス電圧の設定方法を説
明する図である。

【符号の説明】

１１ トランジスタ １２ パルストランス １２ａ １次コイル １２ｂ ２次コイル ２０，２１ 分圧用抵抗 ２２ ツェナーダイオード ２５ スピードアップ用キャパシタ ３０ フリップフロップ（ＦＦ） ３１ 時定数用キャパシタ ３２ 時定数用抵抗 ３３ モノマルチバイブレータ ３４ インバータ Ｓi 入力信号 Ｓo 出力信号 Ｖcc1 ，Ｖcc2 ，Ｖdd 電源電圧

───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷口 徹三 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (11)

【特許請求の範囲】
1. 【請求項１】 電磁結合用の１次コイル及び２次コイル
   と、パルス信号によりオン，オフ動作して前記１次コイ
   ルに間欠電流を流すスイッチング素子とを備え、 前記２次コイルに誘起される誘起信号からパルス波を再
   生する電磁結合形パルス信号再生回路において、 前記誘起信号を入力する入力ノードに対して閾値電圧よ
   り低い電圧のバイアス電圧を印加するバイアス電圧印加
   手段と、 前記閾値電圧を有し、前記入力ノードより入力される前
   記誘起信号の電圧が該閾値電圧よりも高いときには所定
   のパルス幅のパルス信号を出力するマルチバイブレータ
   とを、 備えたことを特徴とする電磁結合形パルス信号再生回
   路。
2. 【請求項２】 電磁結合用の１次コイル及び２次コイル
   と、パルス信号によりオン，オフ動作して前記１次コイ
   ルに間欠電流を流すスイッチング素子とを備え、 前記２次コイルに誘起される誘起信号からパルス波を再
   生する電磁結合形パルス信号再生回路において、 前記誘起信号を入力する入力ノードに対して閾値電圧よ
   り高い電圧のバイアス電圧を印加するバイアス電圧印加
   手段と、 前記閾値電圧を有し、前記入力ノードより入力される前
   記誘起信号の電圧が該閾値電圧よりも低いときには所定
   のパルス幅のパルス信号を出力するマルチバイブレータ
   とを、 備えたことを特徴とする電磁結合形パルス信号再生回
   路。
3. 【請求項３】 電磁結合用の１次コイル及び２次コイル
   と、パルス信号によりオン，オフ動作して前記１次コイ
   ルに間欠電流を流すスイッチング素子とを備え、 前記２次コイルに誘起される誘起信号からパルス波を再
   生する電磁結合形パルス信号再生回路において、 前記誘起信号を入力する入力ノードに対して閾値電圧よ
   り低い電圧のバイアス電圧を印加するバイアス電圧印加
   手段と、 前記閾値電圧を有し、前記入力ノードより入力される前
   記誘起信号の電圧が該閾値電圧よりも高いときにはパル
   ス信号を出力するインバータとを、 備えたことを特徴とする電磁結合形パルス信号再生回
   路。
4. 【請求項４】 請求項１、２又は３記載の電磁結合形パ
   ルス信号再生回路において、 前記バイアス電圧印加手段は、抵抗分圧回路で構成した
   ことを特徴とする電磁結合形パルス信号再生回路。
5. 【請求項５】 請求項１又は２記載の電磁結合形パルス
   信号再生回路において、 前記バイアス電圧印加手段は、抵抗及びツェナーダイオ
   ードからなる分圧回路で構成したことを特徴とする電磁
   結合形パルス信号再生回路。
6. 【請求項６】 請求項１、２又は３記載の２次コイルと
   入力ノードとの間に、スピードアップ用キャパシタを接
   続したことを特徴とする電磁結合形パルス信号再生回
   路。
7. 【請求項７】 電磁結合用の１次コイル及び２次コイル
   と、パルス信号によりオン，オフ動作して前記１次コイ
   ルに間欠電流を流すスイッチング素子とを備え、 前記２次コイルに誘起される誘起信号からパルス波を再
   生する電磁結合形パルス信号再生回路において、 前記誘起信号を入力する入力ノードに対して閾値電圧よ
   り低い電圧のバイアス電圧を印加するバイアス電圧印加
   手段と、 前記閾値電圧を有し、クロック信号に同期して前記入力
   ノードより入力される前記誘起信号の電圧が該閾値電圧
   よりも高いときには所定のパルス幅のパルス信号を出力
   するRSフリップフロップとを、 備えたことを特徴とする電磁結合形パルス信号再生回
   路。
8. 【請求項８】 電磁結合用の１次コイル及び２次コイル
   と、パルス信号によりオン，オフ動作して前記１次コイ
   ルに間欠電流を流すスイッチング素子とを備え、 前記２次コイルに誘起される誘起信号からパルス波を再
   生する電磁結合形パルス信号再生回路において、 前記誘起信号を入力する入力ノードに対して閾値電圧よ
   り高い電圧のバイアス電圧を印加するバイアス電圧印加
   手段と、 前記閾値電圧を有し、クロック信号に同期して前記入力
   ノードより入力される前記誘起信号の電圧が該閾値電圧
   よりも低いときには所定のパルス幅のパルス信号を出力
   するRSフリップフロップとを、 備えたことを特徴とする電磁結合形パルス信号再生回
   路。
9. 【請求項９】 請求項７、又８記載の電磁結合形パルス
   信号再生回路において、 前記バイアス電圧印加手段は、抵抗分圧回路で構成した
   ことを特徴とする電磁結合形パルス信号再生回路。
10. 【請求項１０】 請求項７又は８記載の電磁結合形パル
    ス信号再生回路において、 前記バイアス電圧印加手段は、抵抗及びツェナーダイオ
    ードからなる分圧回路で構成したことを特徴とする電磁
    結合形パルス信号再生回路。
11. 【請求項１１】 請求項７、又は８記載の２次コイルと
    入力ノードとの間に、スピードアップ用キャパシタを接
    続したことを特徴とする電磁結合形パルス信号再生回
    路。