JPH0855703A - 表面実装型サーミスタ - Google Patents
表面実装型サーミスタInfo
- Publication number
- JPH0855703A JPH0855703A JP18955294A JP18955294A JPH0855703A JP H0855703 A JPH0855703 A JP H0855703A JP 18955294 A JP18955294 A JP 18955294A JP 18955294 A JP18955294 A JP 18955294A JP H0855703 A JPH0855703 A JP H0855703A
- Authority
- JP
- Japan
- Prior art keywords
- case
- thermistor
- thermistor element
- opening
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012212 insulator Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000005476 soldering Methods 0.000 abstract description 17
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000006071 cream Substances 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000004382 potting Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000008642 heat stress Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】
【目的】発熱を伴うサーミスタ素子をケース内に収納し
て表面実装用に適した表面実装型サーミスタを提供する
ことにある。 【構成】表面実装型サーミスタは、一端に開口部を有す
るケースと、両主面に電極が形成された平板状のサーミ
スタ素子と、ケースの開口部を覆うカバーと、少なくと
も一方が弾性体の金属からなる二つの端子と、から構成
され、ケース内部に、サーミスタ素子が一方の端子と他
方の端子の間に介在させた状態で装填され、カバーはケ
ースの開口部に装着され、二つの端子の各一端はサーミ
スタ素子の電極に導通され、二つの端子の各他端はケー
スの外部に導出されてケースの側壁に沿って折り曲げら
れて外部接続部をなす。
て表面実装用に適した表面実装型サーミスタを提供する
ことにある。 【構成】表面実装型サーミスタは、一端に開口部を有す
るケースと、両主面に電極が形成された平板状のサーミ
スタ素子と、ケースの開口部を覆うカバーと、少なくと
も一方が弾性体の金属からなる二つの端子と、から構成
され、ケース内部に、サーミスタ素子が一方の端子と他
方の端子の間に介在させた状態で装填され、カバーはケ
ースの開口部に装着され、二つの端子の各一端はサーミ
スタ素子の電極に導通され、二つの端子の各他端はケー
スの外部に導出されてケースの側壁に沿って折り曲げら
れて外部接続部をなす。
Description
【0001】
【産業上の利用分野】本発明は、サーミスタ素子に関
し、特に発熱を伴う電流制御用サーミスタ素子を表面実
装用に適する構成にした表面実装型サーミスタに関する
ものである。
し、特に発熱を伴う電流制御用サーミスタ素子を表面実
装用に適する構成にした表面実装型サーミスタに関する
ものである。
【0002】
【従来の技術】従来の表面実装型サーミスタについて図
6に基づいて説明する。サーミスタ素子1は円板状でそ
の両主面に電極1a,1bが形成されている。このサー
ミスタ素子1を、回路基板4の上に例えば印刷などによ
り設けられたクリーム半田3の上に載置してリフロー半
田付することによって、電極1aを回路基板4の一方の
電極4aとを導通させる。次に、導電体からなるリード
端子5の一端を電極1bと、リード端子5の他端を回路
基板4の他方の電極4bとをそれぞれ半田Hにより半田
付けする。
6に基づいて説明する。サーミスタ素子1は円板状でそ
の両主面に電極1a,1bが形成されている。このサー
ミスタ素子1を、回路基板4の上に例えば印刷などによ
り設けられたクリーム半田3の上に載置してリフロー半
田付することによって、電極1aを回路基板4の一方の
電極4aとを導通させる。次に、導電体からなるリード
端子5の一端を電極1bと、リード端子5の他端を回路
基板4の他方の電極4bとをそれぞれ半田Hにより半田
付けする。
【0003】このようにして、従来の表面実装型のサー
ミスタは、サーミスタ素子1を回路基板4上に直接接続
するものであった。
ミスタは、サーミスタ素子1を回路基板4上に直接接続
するものであった。
【0004】
【発明が解決しようとする課題】しかしながら、かかる
構成の表面実装型サーミスタにおいて、次のような問題
点を有していた。
構成の表面実装型サーミスタにおいて、次のような問題
点を有していた。
【0005】1.サーミスタ素子1を回路基板4に実装
するためには、回路基板4にサーミスタ素子1をリフロ
ー半田付けする工程、及び、リード端子5を回路基板4
の電極4bとサーミスタ素子1の電極1bに半田付けす
る工程が必要である。
するためには、回路基板4にサーミスタ素子1をリフロ
ー半田付けする工程、及び、リード端子5を回路基板4
の電極4bとサーミスタ素子1の電極1bに半田付けす
る工程が必要である。
【0006】2.サーミスタ素子1の両主面の電極1
a,1bを同時に半田付けできないために、最初に電極
1aをリフロー半田付するときの熱によって、電極1b
の半田付性が劣化する。半田付けする順序を逆にしても
同様に、後で半田付けする電極1aの半田付性が劣化す
る。
a,1bを同時に半田付けできないために、最初に電極
1aをリフロー半田付するときの熱によって、電極1b
の半田付性が劣化する。半田付けする順序を逆にしても
同様に、後で半田付けする電極1aの半田付性が劣化す
る。
【0007】3.熱ストレスに弱いサーミスタ素子1に
半田付により2回の熱ストレスを加えることになり、サ
ーミスタ素子1にクラックが発生しやすくなる。
半田付により2回の熱ストレスを加えることになり、サ
ーミスタ素子1にクラックが発生しやすくなる。
【0008】4.サーミスタ素子1が発熱した熱が回路
基板4に直接伝わるために、回路基板4及び回路基板4
に載置された他の電子部品に悪影響を及ぼすことがあ
る。
基板4に直接伝わるために、回路基板4及び回路基板4
に載置された他の電子部品に悪影響を及ぼすことがあ
る。
【0009】本発明の目的は、上述の問題点を解消すべ
くなされたもので、発熱を伴うサーミスタ素子をケース
内に収納して表面実装用に適した表面実装型サーミスタ
を提供することにある。
くなされたもので、発熱を伴うサーミスタ素子をケース
内に収納して表面実装用に適した表面実装型サーミスタ
を提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明の表面実装型サーミスタにおいては、一端に
開口部を有するケースと、両主面に電極が形成された平
板状のサーミスタ素子と、前記ケースの開口部を覆うカ
バーと、少なくとも一方が弾性体の金属からなる二つの
端子と、から構成され、前記ケース内部に、前記サーミ
スタ素子が前記一方の端子と前記他方の端子の間に介在
させた状態で装填され、前記カバーは前記ケースの開口
部に装着され、前記二つの端子の各一端は前記サーミス
タ素子の電極に導通され、前記二つの端子の各他端は前
記ケースの接地底面外部に導出されて前記ケースの側壁
に沿って折曲げられてなることを特徴とする表面実装型
サーミスタ。
に、本発明の表面実装型サーミスタにおいては、一端に
開口部を有するケースと、両主面に電極が形成された平
板状のサーミスタ素子と、前記ケースの開口部を覆うカ
バーと、少なくとも一方が弾性体の金属からなる二つの
端子と、から構成され、前記ケース内部に、前記サーミ
スタ素子が前記一方の端子と前記他方の端子の間に介在
させた状態で装填され、前記カバーは前記ケースの開口
部に装着され、前記二つの端子の各一端は前記サーミス
タ素子の電極に導通され、前記二つの端子の各他端は前
記ケースの接地底面外部に導出されて前記ケースの側壁
に沿って折曲げられてなることを特徴とする表面実装型
サーミスタ。
【0011】そして、前記ケースは、底面内側に突起、
及び前記開口部近傍の側壁に凹部、が形成された絶縁体
からなり、前記カバーは、前記凹部に係合する突片を有
し、前記ケースの開口部を覆うことが可能な絶縁体から
なり、前記カバーの突片を前記ケースの凹部に係合させ
て、前記カバーが前記ケースの開口部に装着されること
を特徴とする。
及び前記開口部近傍の側壁に凹部、が形成された絶縁体
からなり、前記カバーは、前記凹部に係合する突片を有
し、前記ケースの開口部を覆うことが可能な絶縁体から
なり、前記カバーの突片を前記ケースの凹部に係合させ
て、前記カバーが前記ケースの開口部に装着されること
を特徴とする。
【0012】また、前記ケースは、底面内側に突起が形
成され、該突起を挟む一対の側壁近傍の底面に貫通孔が
形成され、該貫通孔に対応して前記一対の側壁の開口部
近傍に前記開口部を覆う方向に張出す係止片が形成され
た絶縁体からなり、前記カバーは、前記係止片に係合す
る係止部を端部に有し、前記ケース開口部を覆うことが
可能な絶縁体からなり、前記係止片を前記係止部に係合
させて前記カバーが前記ケースの開口部に装着され、前
記二つの端子の各他端が前記ケースの貫通孔から接地底
面外部に導出されていることを特徴とする。
成され、該突起を挟む一対の側壁近傍の底面に貫通孔が
形成され、該貫通孔に対応して前記一対の側壁の開口部
近傍に前記開口部を覆う方向に張出す係止片が形成され
た絶縁体からなり、前記カバーは、前記係止片に係合す
る係止部を端部に有し、前記ケース開口部を覆うことが
可能な絶縁体からなり、前記係止片を前記係止部に係合
させて前記カバーが前記ケースの開口部に装着され、前
記二つの端子の各他端が前記ケースの貫通孔から接地底
面外部に導出されていることを特徴とする。
【0013】また、前記貫通孔は略矩形であり、該貫通
孔の大きさは前記係止片と同じかそれ以上であることを
特徴とする。
孔の大きさは前記係止片と同じかそれ以上であることを
特徴とする。
【0014】また、前記ケース内部において、前記二つ
の端子のうち一方の端子の一端と他端との間のリード部
と、前記サーミスタ素子との間に前記突起が配置されて
いることを特徴とする。
の端子のうち一方の端子の一端と他端との間のリード部
と、前記サーミスタ素子との間に前記突起が配置されて
いることを特徴とする。
【0015】そして、前記二つの端子の各他端が導出さ
れた前記ケースの接地底面側に、弾接部を備えた端子が
配置されていることを特徴とする。
れた前記ケースの接地底面側に、弾接部を備えた端子が
配置されていることを特徴とする。
【0016】また、前記ケース内部に絶縁材を充填した
ことを特徴とする。
ことを特徴とする。
【0017】また、前記サーミスタ素子は正特性サーミ
スタ素子,負特性サーミスタ素子及び急変サーミスタ素
子のいずれかの電流制御用半導体素子であることを特徴
とする。
スタ素子,負特性サーミスタ素子及び急変サーミスタ素
子のいずれかの電流制御用半導体素子であることを特徴
とする。
【0018】
【作用】本発明では、上述のようにケース内にサーミス
タ素子を端子で狭持する構成にしたことにより、サーミ
スタ素子の電極に直接半田付けすることがない。また、
表面実装型サーミスタを回路基板に半田付けするには、
一度のリフロー半田で済む。さらに、サーミスタ素子は
回路基板との間に空間を備えているため、サーミスタ素
子が発熱した熱が直接回路基板に伝わらなくすることが
できるものである。
タ素子を端子で狭持する構成にしたことにより、サーミ
スタ素子の電極に直接半田付けすることがない。また、
表面実装型サーミスタを回路基板に半田付けするには、
一度のリフロー半田で済む。さらに、サーミスタ素子は
回路基板との間に空間を備えているため、サーミスタ素
子が発熱した熱が直接回路基板に伝わらなくすることが
できるものである。
【0019】
【実施例】本発明による一実施例について、図1及び図
2にもとづいて詳細に説明する。但し、前述の従来例と
同一部分については、同一の符号を付し、詳細な説明を
省略する。
2にもとづいて詳細に説明する。但し、前述の従来例と
同一部分については、同一の符号を付し、詳細な説明を
省略する。
【0020】図1及び図2において、表面実装型サーミ
スタ10はケース11,一方の端子12,サーミスタ素
子1,他方の端子13,カバー14から構成されてい
る。
スタ10はケース11,一方の端子12,サーミスタ素
子1,他方の端子13,カバー14から構成されてい
る。
【0021】ケース11は絶縁体からなり、一端に開口
部15を有し、開口部15に対向する底面に突起16を
有するとともに、開口部15近傍の側壁内側に凹部1
7,17を有している。また、側壁の端面には、両端子
12,13が導出可能な窪み18,18が形成されてい
る。
部15を有し、開口部15に対向する底面に突起16を
有するとともに、開口部15近傍の側壁内側に凹部1
7,17を有している。また、側壁の端面には、両端子
12,13が導出可能な窪み18,18が形成されてい
る。
【0022】平板状のサーミスタ素子1は、相対する両
主面に電極1a,1bが形成されているもので、電流制
御用サーミスタ素子である正特性サーミスタ素子,負特
性サーミスタ素子または抵抗急変サーミスタ素子のいず
れかである。
主面に電極1a,1bが形成されているもので、電流制
御用サーミスタ素子である正特性サーミスタ素子,負特
性サーミスタ素子または抵抗急変サーミスタ素子のいず
れかである。
【0023】一方の端子12は金属からなり、ケース1
1の底面に収納可能な平板20と、平板20の一端には
突起16が挿入可能な貫通孔19を有し、この貫通孔1
9近傍からは細長いリード部21が延出され、リード部
21の他端には断面略コ字状の外部接続用端子部22を
有している。この略コ字状の外部接続用端子部22はケ
ース11の開口部側壁の厚みTより大きく側壁に嵌め込
むことができる。
1の底面に収納可能な平板20と、平板20の一端には
突起16が挿入可能な貫通孔19を有し、この貫通孔1
9近傍からは細長いリード部21が延出され、リード部
21の他端には断面略コ字状の外部接続用端子部22を
有している。この略コ字状の外部接続用端子部22はケ
ース11の開口部側壁の厚みTより大きく側壁に嵌め込
むことができる。
【0024】他方の端子13はバネ性を有する金属材料
からなり、接点を備える弾接部23と、断面が略コ字状
の外部接続用端子部24からなる。この略コ字状の外部
接続用端子部24はケース11の開口部側壁の厚みTよ
り大きく側壁に嵌め込むことができる。
からなり、接点を備える弾接部23と、断面が略コ字状
の外部接続用端子部24からなる。この略コ字状の外部
接続用端子部24はケース11の開口部側壁の厚みTよ
り大きく側壁に嵌め込むことができる。
【0025】カバー14は絶縁体からなり、ケース11
の開口部15と略同一形状の角板からなり、その端部に
はケースの凹部17に対応して係合する突片25,25
が形成されるとともに、両端子12,13の外部接続用
端子部22,24が嵌まり込む窪み26,26が形成さ
れている。
の開口部15と略同一形状の角板からなり、その端部に
はケースの凹部17に対応して係合する突片25,25
が形成されるとともに、両端子12,13の外部接続用
端子部22,24が嵌まり込む窪み26,26が形成さ
れている。
【0026】上述した各部材から構成される表面実装型
サーミスタ10は、ケース11に、一方の端子12,サ
ーミスタ素子1,他方の端子13、及びカバー14が順
に挿入されたものである。この状態において、ケース1
1の内部の底面側に一方の端子12の平板20が配置さ
れるとともに貫通孔19に突起16が挿入され、リード
部21がケース11の側壁内部に沿い、外部接続用端子
部22がケース11の外部に導出される。このうち、突
起16は、リード部21とサーミスタ素子1との間に位
置する。他方の端子13は、その弾接部23がサーミス
タ素子1に弾接することによって、両端子12,13と
サーミスタ素子1の電極が電気的に接触する。そして、
カバー14は、突片25を凹部17に係止させることに
よって、ケース11の開口部15を覆うとともに弾接部
23とサーミスタ素子1の電極との弾接をより強固にす
る。そして、両端子12,13の外部接続用端子部2
2,24は、ケース11上面から外部に導出されて側壁
に沿って折り曲げられている。なお、図1,2に示す表
面実装型サーミスタ10の設置底面Aは、図の上側であ
る。
サーミスタ10は、ケース11に、一方の端子12,サ
ーミスタ素子1,他方の端子13、及びカバー14が順
に挿入されたものである。この状態において、ケース1
1の内部の底面側に一方の端子12の平板20が配置さ
れるとともに貫通孔19に突起16が挿入され、リード
部21がケース11の側壁内部に沿い、外部接続用端子
部22がケース11の外部に導出される。このうち、突
起16は、リード部21とサーミスタ素子1との間に位
置する。他方の端子13は、その弾接部23がサーミス
タ素子1に弾接することによって、両端子12,13と
サーミスタ素子1の電極が電気的に接触する。そして、
カバー14は、突片25を凹部17に係止させることに
よって、ケース11の開口部15を覆うとともに弾接部
23とサーミスタ素子1の電極との弾接をより強固にす
る。そして、両端子12,13の外部接続用端子部2
2,24は、ケース11上面から外部に導出されて側壁
に沿って折り曲げられている。なお、図1,2に示す表
面実装型サーミスタ10の設置底面Aは、図の上側であ
る。
【0027】かかる構成の表面実装型サーミスタ10
は、ケース11の内部にサーミスタ素子1を収容し、こ
のサーミスタ素子1の電極にそれぞれ電気的に接触する
一対の端子12,13を有するもので、外部接続用端子
部22,24はケース11の接地底面Aで互いに対向す
る位置に設けられている。
は、ケース11の内部にサーミスタ素子1を収容し、こ
のサーミスタ素子1の電極にそれぞれ電気的に接触する
一対の端子12,13を有するもので、外部接続用端子
部22,24はケース11の接地底面Aで互いに対向す
る位置に設けられている。
【0028】このため、例えば、クリーム半田を塗布し
た回路基板(図示せず)に表面実装型サーミスタ10を
載置して、リフロー半田付けすることによって、ケース
11の接地底面Aに配置された外部接続用端子部22,
24を一度の加熱で半田付けすることができる。また、
表面実装型サーミスタ10は、サーミスタ素子1が他方
の端子13の弾接部23によってケース11の底面側に
弾接され、接地底面A側のサーミスタ素子1とケース1
1との間に空間Sが存在することになる。また、一方の
端子12のリード部21とサーミスタ素子1との間に突
起部16が存在するため、他方の端子13側の電極との
電気的接触事故を防止することができる。
た回路基板(図示せず)に表面実装型サーミスタ10を
載置して、リフロー半田付けすることによって、ケース
11の接地底面Aに配置された外部接続用端子部22,
24を一度の加熱で半田付けすることができる。また、
表面実装型サーミスタ10は、サーミスタ素子1が他方
の端子13の弾接部23によってケース11の底面側に
弾接され、接地底面A側のサーミスタ素子1とケース1
1との間に空間Sが存在することになる。また、一方の
端子12のリード部21とサーミスタ素子1との間に突
起部16が存在するため、他方の端子13側の電極との
電気的接触事故を防止することができる。
【0029】本発明による他の実施例について、図3及
び図4にもとづいて詳細に説明する。図3及び図4にお
いて、表面実装型サーミスタ30はケース31,一方の
端子32,サーミスタ素子1,他方の端子33,カバー
34から構成されている。
び図4にもとづいて詳細に説明する。図3及び図4にお
いて、表面実装型サーミスタ30はケース31,一方の
端子32,サーミスタ素子1,他方の端子33,カバー
34から構成されている。
【0030】ケース31は絶縁体からなり、一端に開口
部35を有し、開口部35に対向する底面に突起36を
有するとともに、突起36を挟む一対の側壁近傍の底面
に貫通孔37,37が設けられ、一対の側壁の開口部3
5近傍に貫通孔37,37に対応して開口部35を覆う
方向に張出す係止片38,38が形成されている。この
貫通孔37,37からは、両端子32,33の外部接続
用端子部40,43を導出することができる。
部35を有し、開口部35に対向する底面に突起36を
有するとともに、突起36を挟む一対の側壁近傍の底面
に貫通孔37,37が設けられ、一対の側壁の開口部3
5近傍に貫通孔37,37に対応して開口部35を覆う
方向に張出す係止片38,38が形成されている。この
貫通孔37,37からは、両端子32,33の外部接続
用端子部40,43を導出することができる。
【0031】一方の端子32はバネ性を有する金属材料
からなり、接点を備える弾接部39と、断面が略コ字状
の外部接続用端子部40からなる。この略コ字状の外部
接続用端子部40はケース31の貫通孔37を通過して
ケース31の外部へ導出される。
からなり、接点を備える弾接部39と、断面が略コ字状
の外部接続用端子部40からなる。この略コ字状の外部
接続用端子部40はケース31の貫通孔37を通過して
ケース31の外部へ導出される。
【0032】他方の端子33は金属からなり、ケース3
1の開口部35に配置可能な平板41と、この平板41
の一端には細長いリード部42が延出され、リード部4
2の他端には断面略コ字状の外部接続用端子部43を有
している。この略コ字状の外部接続用端子部43はケー
ス31の側壁に沿って、貫通孔37を通過してケース3
1の外部へ導出される。
1の開口部35に配置可能な平板41と、この平板41
の一端には細長いリード部42が延出され、リード部4
2の他端には断面略コ字状の外部接続用端子部43を有
している。この略コ字状の外部接続用端子部43はケー
ス31の側壁に沿って、貫通孔37を通過してケース3
1の外部へ導出される。
【0033】カバー34は絶縁体からなり、ケース31
の開口部35と略同一形状の角板からなり、その端部に
はケース31の係止片38,38に対応して係合する係
止部44,44が形成されるとともに、その中央には突
部34aが形成されている。
の開口部35と略同一形状の角板からなり、その端部に
はケース31の係止片38,38に対応して係合する係
止部44,44が形成されるとともに、その中央には突
部34aが形成されている。
【0034】上述した各部材から構成される表面実装型
サーミスタ30は、ケース31に、一方の端子32,サ
ーミスタ素子1,他方の端子33、及びカバー34が順
に挿入されたものである。この状態において、他方の端
子33は、ケース31の開口部35に平板部41が配置
されるとともに、リード部42がケース31の側壁内部
に沿い、外部接続用端子部43が貫通孔37を通過して
外部に導出される。このうち、突起36は、リード部4
2とサーミスタ素子1との間に位置する。一方の端子3
2は、その弾接部39がサーミスタ素子1と弾接するこ
とによって、両端子32,33とサーミスタ素子1の電
極がそれぞれ電気的に接触する。そして、カバー34
は、係止部44,44を係止片38,38に係止させる
ことによって、ケース31の開口部35を覆うととも
に、突部34aが他方の端子33に当接することによっ
て弾接部39がサーミスタ素子1を弾発し、サーミスタ
素子1と両端子32,33は電気的に接続される。そし
て、両端子32,33の外部接続用端子部42,44
は、ケース31の底面から外部に導出されて側壁に沿っ
て折り曲げられている。なお、図3に示す表面実装型サ
ーミスタ30の設置底面Aは図の下側である。
サーミスタ30は、ケース31に、一方の端子32,サ
ーミスタ素子1,他方の端子33、及びカバー34が順
に挿入されたものである。この状態において、他方の端
子33は、ケース31の開口部35に平板部41が配置
されるとともに、リード部42がケース31の側壁内部
に沿い、外部接続用端子部43が貫通孔37を通過して
外部に導出される。このうち、突起36は、リード部4
2とサーミスタ素子1との間に位置する。一方の端子3
2は、その弾接部39がサーミスタ素子1と弾接するこ
とによって、両端子32,33とサーミスタ素子1の電
極がそれぞれ電気的に接触する。そして、カバー34
は、係止部44,44を係止片38,38に係止させる
ことによって、ケース31の開口部35を覆うととも
に、突部34aが他方の端子33に当接することによっ
て弾接部39がサーミスタ素子1を弾発し、サーミスタ
素子1と両端子32,33は電気的に接続される。そし
て、両端子32,33の外部接続用端子部42,44
は、ケース31の底面から外部に導出されて側壁に沿っ
て折り曲げられている。なお、図3に示す表面実装型サ
ーミスタ30の設置底面Aは図の下側である。
【0035】かかる構成の表面実装型サーミスタ30
は、ケース31の内部にサーミスタ素子1を収容し、こ
のサーミスタ素子1の電極にそれぞれ電気的に接触する
一対の端子32,33を有するもので、外部接続用端子
部40,43はケース31の接地底面Aで互いに対向す
る位置に設けられている。
は、ケース31の内部にサーミスタ素子1を収容し、こ
のサーミスタ素子1の電極にそれぞれ電気的に接触する
一対の端子32,33を有するもので、外部接続用端子
部40,43はケース31の接地底面Aで互いに対向す
る位置に設けられている。
【0036】このため、例えば、クリーム半田を塗布し
た回路基板(図示せず)に表面実装型サーミスタ30を
載置して、リフロー半田付けすることによって、ケース
31の接地底面Aに配置された外部接続用端子部40,
43を一度の加熱で半田付けすることができる。また、
表面実装型サーミスタ30は、サーミスタ素子1が一方
の端子32の弾接部39によってカバー34側に弾接さ
れ、接地底面A側のサーミスタ素子1とケース31との
間に空間Sが存在することになる。また、他方の端子3
3のリード部42とサーミスタ素子1との間に突起部3
6が存在するため、一方の端子32側の電極との電気的
接触事故を防止することができる。
た回路基板(図示せず)に表面実装型サーミスタ30を
載置して、リフロー半田付けすることによって、ケース
31の接地底面Aに配置された外部接続用端子部40,
43を一度の加熱で半田付けすることができる。また、
表面実装型サーミスタ30は、サーミスタ素子1が一方
の端子32の弾接部39によってカバー34側に弾接さ
れ、接地底面A側のサーミスタ素子1とケース31との
間に空間Sが存在することになる。また、他方の端子3
3のリード部42とサーミスタ素子1との間に突起部3
6が存在するため、一方の端子32側の電極との電気的
接触事故を防止することができる。
【0037】また、好ましくは貫通孔37の形状は略矩
形であり、その大きさは係止片38と略同じかまたはそ
れ以上にすることにより、係止片38を成形するための
成形金型を上型と貫通孔37を通過する下型とに分割す
ることができ、離型性のよい構造にすることができる。
形であり、その大きさは係止片38と略同じかまたはそ
れ以上にすることにより、係止片38を成形するための
成形金型を上型と貫通孔37を通過する下型とに分割す
ることができ、離型性のよい構造にすることができる。
【0038】本発明によるその他の実施例について、図
5にもとづいて詳細に説明する。表面実装型サーミスタ
50はケース51,一方の端子52,サーミスタ素子
1,他方の端子53,カバー54から構成されている。
5にもとづいて詳細に説明する。表面実装型サーミスタ
50はケース51,一方の端子52,サーミスタ素子
1,他方の端子53,カバー54から構成されている。
【0039】ケース51は絶縁体からなり、一端に開口
部55を有し、開口部55の側壁端面に、両端子52,
53の外部接続用端子部60,62が導出可能な窪み5
6,56が形成されている。
部55を有し、開口部55の側壁端面に、両端子52,
53の外部接続用端子部60,62が導出可能な窪み5
6,56が形成されている。
【0040】一方の端子52は金属からなり、ケース5
1の底面に配置可能な平板58と、その平板58には複
数の突出部57を有し、平板58の一端からは細長いリ
ード部59が延出され、リード部59の他端には断面略
コ字状の外部接続用端子部60を有している。
1の底面に配置可能な平板58と、その平板58には複
数の突出部57を有し、平板58の一端からは細長いリ
ード部59が延出され、リード部59の他端には断面略
コ字状の外部接続用端子部60を有している。
【0041】他方の端子53はバネ性を有する金属材料
からなり、接点を備える弾接部61と、断面が略コ字状
の外部接続用端子部62からなる。
からなり、接点を備える弾接部61と、断面が略コ字状
の外部接続用端子部62からなる。
【0042】カバー54は絶縁体からなり、ケース51
の開口部55と略同一形状の角板に絶縁樹脂注入用の注
入口63が設けられている。
の開口部55と略同一形状の角板に絶縁樹脂注入用の注
入口63が設けられている。
【0043】上述した各部材から構成される表面実装型
サーミスタ50は、ケース51に、一方の端子52,サ
ーミスタ素子1,他方の端子53、及びカバー54が順
に挿入されたものである。この状態において、一方の端
子52は、ケース51の底面に平板部58が配置される
とともに、リード部59がケース51の側壁内部に沿
い、外部接続用端子部60がケース51の窪み56を介
して外部に導出される。他方の端子53は、その弾接部
61がサーミスタ素子1と弾接することによって、一方
の端子52の突出部57と他方の端子53の弾接部61
とサーミスタ素子1の電極とそれぞれ電気的に接触する
とともに、外部接続用端子部62は、ケース51の窪み
56から外部に導出される。そして、カバー54は、ケ
ース51の開口部55を覆うとともに弾接部61とサー
ミスタ素子1の電極との弾接をより強固にして係止す
る。そして、両端子52,53の外部接続用端子部6
0,62は、ケース51の開口部55から外部に導出さ
れて側壁に沿って折り曲げられている。そして、カバー
54の注入口63から絶縁材料であるポッティング樹脂
64を注入して、後に硬化させる。なお、図5に示す表
面実装型サーミスタ50の設置底面Aは、図の上側であ
る。
サーミスタ50は、ケース51に、一方の端子52,サ
ーミスタ素子1,他方の端子53、及びカバー54が順
に挿入されたものである。この状態において、一方の端
子52は、ケース51の底面に平板部58が配置される
とともに、リード部59がケース51の側壁内部に沿
い、外部接続用端子部60がケース51の窪み56を介
して外部に導出される。他方の端子53は、その弾接部
61がサーミスタ素子1と弾接することによって、一方
の端子52の突出部57と他方の端子53の弾接部61
とサーミスタ素子1の電極とそれぞれ電気的に接触する
とともに、外部接続用端子部62は、ケース51の窪み
56から外部に導出される。そして、カバー54は、ケ
ース51の開口部55を覆うとともに弾接部61とサー
ミスタ素子1の電極との弾接をより強固にして係止す
る。そして、両端子52,53の外部接続用端子部6
0,62は、ケース51の開口部55から外部に導出さ
れて側壁に沿って折り曲げられている。そして、カバー
54の注入口63から絶縁材料であるポッティング樹脂
64を注入して、後に硬化させる。なお、図5に示す表
面実装型サーミスタ50の設置底面Aは、図の上側であ
る。
【0044】かかる構成の表面実装型サーミスタ50
は、ケース51の内部にサーミスタ素子1を収容し、こ
のサーミスタ素子1の電極にそれぞれ電気的に接触する
一対の端子52,53を有するもので、外部接続用端子
部60,62はケース51の接地底面Aで互いに対向す
る位置に設けられている。
は、ケース51の内部にサーミスタ素子1を収容し、こ
のサーミスタ素子1の電極にそれぞれ電気的に接触する
一対の端子52,53を有するもので、外部接続用端子
部60,62はケース51の接地底面Aで互いに対向す
る位置に設けられている。
【0045】このため、例えば、クリーム半田を塗布し
た回路基板(図示せず)に表面実装型サーミスタ50を
載置して、リフロー半田付けすることによって、ケース
51の接地底面Aに配置された外部接続用端子部60,
62を一度の加熱で半田付けすることができる。また、
表面実装型サーミスタ50は、サーミスタ素子1が他方
の端子53の弾接部60によってケース51の底面側に
弾接され、サーミスタ素子1の接地底面A側とカバー5
4との間に空間Sが存在する。また、一方の端子52の
リード部59とサーミスタ素子1との間にポッティング
樹脂64が存在するため、一方の端子53側の電極との
電気的接触事故を防止することができる。
た回路基板(図示せず)に表面実装型サーミスタ50を
載置して、リフロー半田付けすることによって、ケース
51の接地底面Aに配置された外部接続用端子部60,
62を一度の加熱で半田付けすることができる。また、
表面実装型サーミスタ50は、サーミスタ素子1が他方
の端子53の弾接部60によってケース51の底面側に
弾接され、サーミスタ素子1の接地底面A側とカバー5
4との間に空間Sが存在する。また、一方の端子52の
リード部59とサーミスタ素子1との間にポッティング
樹脂64が存在するため、一方の端子53側の電極との
電気的接触事故を防止することができる。
【0046】なお、ケース11,31,51とカバー1
4,34,54との係合には、上述した方法に限定され
るものでなく、他に、接着剤を用いる,溶着する,かし
める等の方法で係合することもできる。
4,34,54との係合には、上述した方法に限定され
るものでなく、他に、接着剤を用いる,溶着する,かし
める等の方法で係合することもできる。
【0047】また、ポッティング樹脂は表面実装型サー
ミスタ50に適用して述べたが、上述の表面実装型サー
ミスタ10,30にポッティング樹脂を注入して硬化さ
せてもよい。
ミスタ50に適用して述べたが、上述の表面実装型サー
ミスタ10,30にポッティング樹脂を注入して硬化さ
せてもよい。
【0048】
【発明の効果】以上述べたように、本発明による表面実
装型サーミスタでは、外部接続用端子部がケースの接地
底面に配置されているため、一度のリフロー半田付けに
よって回路基板に半田付けすることができる。また、サ
ーミスタ素子に直接半田付けすることがないため、サー
ミスタ素子の電極に熱が加わらず半田付け性の劣化が問
題になることがない。そして、回路基板に半田付けする
際に、サーミスタ素子には一度だけ熱ストレスがかかる
だけであり、また、半田付けの熱がケース及び空間を介
してサーミスタ素子に伝わるために直接半田付けするよ
り温度が低く、サーミスタ素子にクラックが発生しな
い。さらに、サーミスタ素子が使用中に発熱する熱は、
ケース接地底面内側のケース及び空間を介して回路基板
に伝わるため、低温になり、回路基板及び、表面実装型
サーミスタ近傍の他の電子部品に及ぼす影響を減少でき
る。
装型サーミスタでは、外部接続用端子部がケースの接地
底面に配置されているため、一度のリフロー半田付けに
よって回路基板に半田付けすることができる。また、サ
ーミスタ素子に直接半田付けすることがないため、サー
ミスタ素子の電極に熱が加わらず半田付け性の劣化が問
題になることがない。そして、回路基板に半田付けする
際に、サーミスタ素子には一度だけ熱ストレスがかかる
だけであり、また、半田付けの熱がケース及び空間を介
してサーミスタ素子に伝わるために直接半田付けするよ
り温度が低く、サーミスタ素子にクラックが発生しな
い。さらに、サーミスタ素子が使用中に発熱する熱は、
ケース接地底面内側のケース及び空間を介して回路基板
に伝わるため、低温になり、回路基板及び、表面実装型
サーミスタ近傍の他の電子部品に及ぼす影響を減少でき
る。
【図1】本発明に係る表面実装型サーミスタの一実施例
の側面断面図である。
の側面断面図である。
【図2】図1における分解斜視図である。
【図3】本発明に係る表面実装型サーミスタの他の実施
例の側面断面図である。
例の側面断面図である。
【図4】図3における分解斜視図である。
【図5】本発明に係る表面実装型サーミスタの別の実施
例の側面断面図である。
例の側面断面図である。
【図6】従来の表面実装されたサーミスタの側面部分断
面図である。
面図である。
1 サーミスタ素体 11,31,51 ケース 12,32,52 一方の端子 13,33,53 他方の端子 14,34,54 カバー 15,35,55 開口部 16,36 突起 17 凹部 21,42,59 リード部 23,39,61 弾接部 25 突片 37 貫通孔 38 係止片 44 係止部 64 絶縁材 A 設置底面
Claims (8)
- 【請求項1】 一端に開口部を有するケースと、両主面
に電極が形成された平板状のサーミスタ素子と、前記ケ
ースの開口部を覆うカバーと、少なくとも一方が弾性体
の金属からなる二つの端子と、から構成され、 前記ケース内部に、前記サーミスタ素子が前記一方の端
子と前記他方の端子の間に介在させた状態で装填され、
前記カバーは前記ケースの開口部に装着され、前記二つ
の端子の各一端は前記サーミスタ素子の電極に導通さ
れ、前記二つの端子の各他端は前記ケースの接地底面外
部に導出されて前記ケースの側壁に沿って折曲げられて
なることを特徴とする表面実装型サーミスタ。 - 【請求項2】 前記ケースは、底面内側に突起、及び前
記開口部近傍の側壁に凹部、が形成された絶縁体からな
り、 前記カバーは、前記凹部に係合する突片を有し、前記ケ
ースの開口部を覆うことが可能な絶縁体からなり、 前記カバーの突片を前記ケースの凹部に係合させて、前
記カバーが前記ケースの開口部に装着されることを特徴
とする請求項1に記載の表面実装型サーミスタ。 - 【請求項3】 前記ケースは、底面内側に突起が形成さ
れ、該突起を挟む一対の側壁近傍の底面に貫通孔が形成
され、該貫通孔に対応して前記一対の側壁の開口部近傍
に前記開口部を覆う方向に張出す係止片が形成された絶
縁体からなり、 前記カバーは、前記係止片に係合する係止部を端部に有
し、前記ケース開口部を覆うことが可能な絶縁体からな
り、 前記係止片を前記係止部に係合させて前記カバーが前記
ケースの開口部に装着され、前記二つの端子の各他端が
前記ケースの貫通孔から接地底面外部に導出されている
ことを特徴とする請求項1に記載の表面実装型サーミス
タ。 - 【請求項4】 前記貫通孔は略矩形であり、該貫通孔の
大きさは前記係止片と同じかそれ以上であることを特徴
とする請求項3に記載の表面実装型サーミスタ。 - 【請求項5】 前記ケース内部において、前記二つの端
子のうち一方の端子の一端と他端との間のリード部と、
前記サーミスタ素子との間に前記突起が配置されている
ことを特徴とする請求項2乃至4のいずれかに記載の表
面実装型サーミスタ。 - 【請求項6】 前記二つの端子の各他端が導出された前
記ケースの接地底面側に、弾接部を備えた端子が配置さ
れていることを特徴とする請求項1乃至5のいずれかに
記載の表面実装型サーミスタ。 - 【請求項7】 前記ケース内部に絶縁材を充填したこと
を特徴とする請求項1乃至6のいずれかに記載の表面実
装型サーミスタ。 - 【請求項8】 前記サーミスタ素子は正特性サーミスタ
素子,負特性サーミスタ素子及び急変サーミスタ素子の
いずれかの電流制御用半導体素子であることを特徴とす
る請求項1乃至7のいずれかに記載の表面実装型サーミ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18955294A JPH0855703A (ja) | 1994-08-11 | 1994-08-11 | 表面実装型サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18955294A JPH0855703A (ja) | 1994-08-11 | 1994-08-11 | 表面実装型サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855703A true JPH0855703A (ja) | 1996-02-27 |
Family
ID=16243239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18955294A Pending JPH0855703A (ja) | 1994-08-11 | 1994-08-11 | 表面実装型サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855703A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109841B2 (en) * | 2002-03-26 | 2006-09-19 | Murata Manufacturing Co., Ltd. | Surface-mount positive temperature coefficient thermistor and manufacturing method therefor |
| JP2010080639A (ja) * | 2008-09-25 | 2010-04-08 | Tdk Corp | 電子部品ユニット及び電子部品ユニットの製造方法 |
| JP2010199515A (ja) * | 2009-02-27 | 2010-09-09 | Otowa Denki Kogyo Kk | バリスタ装置およびその製造方法 |
| JP2023123179A (ja) * | 2022-02-24 | 2023-09-05 | Tdk株式会社 | 電子部品 |
-
1994
- 1994-08-11 JP JP18955294A patent/JPH0855703A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109841B2 (en) * | 2002-03-26 | 2006-09-19 | Murata Manufacturing Co., Ltd. | Surface-mount positive temperature coefficient thermistor and manufacturing method therefor |
| JP2010080639A (ja) * | 2008-09-25 | 2010-04-08 | Tdk Corp | 電子部品ユニット及び電子部品ユニットの製造方法 |
| KR101043196B1 (ko) * | 2008-09-25 | 2011-06-22 | 티디케이가부시기가이샤 | 전자 부품 유닛 및 전자 부품 유닛의 제조 방법 |
| JP2010199515A (ja) * | 2009-02-27 | 2010-09-09 | Otowa Denki Kogyo Kk | バリスタ装置およびその製造方法 |
| JP2023123179A (ja) * | 2022-02-24 | 2023-09-05 | Tdk株式会社 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100194294B1 (ko) | 표면실장형 서미스터 및 전자부품의 표면실장 장치 | |
| KR100287819B1 (ko) | 표면실장형전자부품 | |
| JP2001015951A (ja) | 電気接続箱 | |
| JP3160033B2 (ja) | 電気装置及び該電気装置を製造する方法 | |
| US10973137B2 (en) | Circuit device, method for manufacturing circuit device and connector | |
| US6801116B2 (en) | Overload protector with hermetically sealing structure | |
| JP2003022789A (ja) | バッテリーとその製造方法 | |
| JPH0855703A (ja) | 表面実装型サーミスタ | |
| JPH0330961B2 (ja) | ||
| US4426774A (en) | Process for producing a circuit module | |
| CN121195325A (zh) | 电子部件单元及电子部件单元的制造方法 | |
| JP3265837B2 (ja) | 表面実装型サーミスタ | |
| JP4114902B2 (ja) | 複合半導体装置 | |
| JPH0230085A (ja) | 筒形ヒータ | |
| JP4218912B2 (ja) | 電子部品 | |
| JP4213820B2 (ja) | 電子部品 | |
| JP4213819B2 (ja) | 電子部品 | |
| JP3617542B2 (ja) | セラミック電子部品の表面実装構造 | |
| US6677849B1 (en) | High-voltage variable resistor | |
| JPH0831604A (ja) | 表面実装型サーミスタ | |
| JPH0451486Y2 (ja) | ||
| JP3818899B2 (ja) | 複合半導体装置の製造方法 | |
| JP2003304039A (ja) | 電気回路基板 | |
| JPH06317243A (ja) | 内燃機関用点火コイル装置 | |
| JP2581436Y2 (ja) | ケース型電子部品 |