JPH0855973A - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JPH0855973A JPH0855973A JP6211941A JP21194194A JPH0855973A JP H0855973 A JPH0855973 A JP H0855973A JP 6211941 A JP6211941 A JP 6211941A JP 21194194 A JP21194194 A JP 21194194A JP H0855973 A JPH0855973 A JP H0855973A
- Authority
- JP
- Japan
- Prior art keywords
- state image
- solid
- heat treatment
- image sensor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 特性を変化させることなく、白傷欠陥や暗電
流の少ない固体撮像素子を製造する。 【構成】 電荷転送部のゲート電極を形成する前に、１
０００℃以上の温度の熱処理をエピタキシャル基板に施
す。この結果、電荷転送部のゲート電極を形成している
半導体層の結晶粒径の変化や拡散領域を形成している不
純物の再分布等が少ないにも拘らず、エピタキシャル基
板の素子活性領域における金属不純物量が低減すると共
に微小欠陥が消滅する。
流の少ない固体撮像素子を製造する。 【構成】 電荷転送部のゲート電極を形成する前に、１
０００℃以上の温度の熱処理をエピタキシャル基板に施
す。この結果、電荷転送部のゲート電極を形成している
半導体層の結晶粒径の変化や拡散領域を形成している不
純物の再分布等が少ないにも拘らず、エピタキシャル基
板の素子活性領域における金属不純物量が低減すると共
に微小欠陥が消滅する。
Description
【０００１】
【産業上の利用分野】本発明は、エピタキシャル基板に
固体撮像素子を形成する固体撮像素子の製造方法に関す
るものである。
固体撮像素子を形成する固体撮像素子の製造方法に関す
るものである。
【０００２】
【従来の技術】エピタキシャル基板では下地の基板とは
異なる抵抗率を有する素子活性層を形成することができ
るので素子設計の自由度が広がる等の観点から、固体撮
像素子もエピタキシャル基板に形成される場合が多い。
そして、エピタキシャル基板のエピタキシャル層の殆ど
は、ＣＶＤ法で形成されている。
異なる抵抗率を有する素子活性層を形成することができ
るので素子設計の自由度が広がる等の観点から、固体撮
像素子もエピタキシャル基板に形成される場合が多い。
そして、エピタキシャル基板のエピタキシャル層の殆ど
は、ＣＶＤ法で形成されている。
【０００３】
【発明が解決しようとする課題】ところが、エピタキシ
ャル基板に形成した固体撮像素子では、白傷欠陥や暗電
流が多い。これらの原因として、エピタキシャル層の形
成中にＣＶＤ装置及び原材料ガスから混入する金属不純
物や、エピタキシャル層中の微小欠陥等が考えられてい
る。
ャル基板に形成した固体撮像素子では、白傷欠陥や暗電
流が多い。これらの原因として、エピタキシャル層の形
成中にＣＶＤ装置及び原材料ガスから混入する金属不純
物や、エピタキシャル層中の微小欠陥等が考えられてい
る。
【０００４】このため、これらに対する対策として、Ｃ
ＶＤ装置、配管及び原材料ガス等の清浄化やエピタキシ
ャル基板に対するゲッタリングの強化等が従来から施さ
れてきた。しかし、これらの対策でも、固体撮像素子の
白傷欠陥や暗電流を十分には改善することができなかっ
た。
ＶＤ装置、配管及び原材料ガス等の清浄化やエピタキシ
ャル基板に対するゲッタリングの強化等が従来から施さ
れてきた。しかし、これらの対策でも、固体撮像素子の
白傷欠陥や暗電流を十分には改善することができなかっ
た。
【０００５】
【課題を解決するための手段】請求項１の固体撮像素子
の製造方法は、エピタキシャル基板１２に固体撮像素子
を形成する固体撮像素子の製造方法において、電荷転送
部のゲート電極２３を形成する前に、１０００℃以上の
温度の熱処理を前記エピタキシャル基板１２に施すこと
を特徴としている。
の製造方法は、エピタキシャル基板１２に固体撮像素子
を形成する固体撮像素子の製造方法において、電荷転送
部のゲート電極２３を形成する前に、１０００℃以上の
温度の熱処理を前記エピタキシャル基板１２に施すこと
を特徴としている。
【０００６】請求項２の固体撮像素子の製造方法は、請
求項１の固体撮像素子の製造方法において、前記熱処理
を５時間以上施すことを特徴としている。
求項１の固体撮像素子の製造方法において、前記熱処理
を５時間以上施すことを特徴としている。
【０００７】請求項３の固体撮像素子の製造方法は、請
求項１の固体撮像素子の製造方法において、前記温度が
１１００℃以上であることを特徴としている。
求項１の固体撮像素子の製造方法において、前記温度が
１１００℃以上であることを特徴としている。
【０００８】請求項４の固体撮像素子の製造方法は、請
求項１の固体撮像素子の製造方法において、Ｎ2 雰囲気
中で前記熱処理を施すことを特徴としている。
求項１の固体撮像素子の製造方法において、Ｎ2 雰囲気
中で前記熱処理を施すことを特徴としている。
【０００９】
【作用】本発明による固体撮像素子の製造方法では、エ
ピタキシャル層１１中、エピタキシャル層１１と下地の
基板との界面、及び下地の基板中の金属不純物が熱処理
で再分布して、素子活性領域における金属不純物量が低
減する。また、エピタキシャル層１１中、及びエピタキ
シャル層１１と下地の基板との界面における微小欠陥が
熱処理で消滅する。
ピタキシャル層１１中、エピタキシャル層１１と下地の
基板との界面、及び下地の基板中の金属不純物が熱処理
で再分布して、素子活性領域における金属不純物量が低
減する。また、エピタキシャル層１１中、及びエピタキ
シャル層１１と下地の基板との界面における微小欠陥が
熱処理で消滅する。
【００１０】一方、エピタキシャル基板１２に対する熱
処理は、電荷転送部のゲート電極２３を形成する前に行
っているので、ゲート電極２３を形成している半導体層
の結晶粒径の変化や拡散領域を形成している不純物の再
分布等が少ない。
処理は、電荷転送部のゲート電極２３を形成する前に行
っているので、ゲート電極２３を形成している半導体層
の結晶粒径の変化や拡散領域を形成している不純物の再
分布等が少ない。
【００１１】
【実施例】以下、ＣＣＤ撮像素子の製造に適用した本発
明の一実施例を、図１〜３を参照しながら説明する。本
実施例では、ＣＺ法で製造し直径が４インチ、面方位が
＜１００＞、抵抗率が１０Ωｃｍ程度であるＮ型のＳｉ
基板をまず準備する。そして、ＳｉＨＣｌ3 ＋Ｈ2 ガス
を用いる還元反応方式のＣＶＤ法によって、図２（ａ）
に示す様に、抵抗率が１０〜２０Ωｃｍ程度で、厚さが
１０μｍであるＮ型のエピタキシャル層１１をＳｉ基板
上に形成して、Ｓｉエピタキシャル基板１２を形成す
る。
明の一実施例を、図１〜３を参照しながら説明する。本
実施例では、ＣＺ法で製造し直径が４インチ、面方位が
＜１００＞、抵抗率が１０Ωｃｍ程度であるＮ型のＳｉ
基板をまず準備する。そして、ＳｉＨＣｌ3 ＋Ｈ2 ガス
を用いる還元反応方式のＣＶＤ法によって、図２（ａ）
に示す様に、抵抗率が１０〜２０Ωｃｍ程度で、厚さが
１０μｍであるＮ型のエピタキシャル層１１をＳｉ基板
上に形成して、Ｓｉエピタキシャル基板１２を形成す
る。
【００１２】その後、厚さ１００ｎｍのＳｉＯ2 膜（図
示せず）をエピタキシャル層１１の表面に形成してか
ら、Ｎ2 雰囲気中における１１００℃の温度の熱処理を
１０時間に亙って行う。ＳｉＯ2 膜は、この熱処理時に
エピタキシャル層１１の表面が荒れるのを防止するため
であるので、熱処理後に除去する。
示せず）をエピタキシャル層１１の表面に形成してか
ら、Ｎ2 雰囲気中における１１００℃の温度の熱処理を
１０時間に亙って行う。ＳｉＯ2 膜は、この熱処理時に
エピタキシャル層１１の表面が荒れるのを防止するため
であるので、熱処理後に除去する。
【００１３】次に、図２（ｂ）に示す様に、エピタキシ
ャル層１１にＰ型ウェル領域１３を形成し、このＰ型ウ
ェル領域１３の表面にＳｉＯ2 膜１４を形成する。そし
て、Ｎ型及びＰ型の不純物をＰ型ウェル領域１３内に選
択的にイオン注入して、垂直レジスタ用のＮ型拡散領域
１５、このＮ型拡散領域１５下のＰ+ 型ウェル領域１
６、及びチャネルストッパとしてのＰ+ 型拡散領域１７
を夫々形成する。
ャル層１１にＰ型ウェル領域１３を形成し、このＰ型ウ
ェル領域１３の表面にＳｉＯ2 膜１４を形成する。そし
て、Ｎ型及びＰ型の不純物をＰ型ウェル領域１３内に選
択的にイオン注入して、垂直レジスタ用のＮ型拡散領域
１５、このＮ型拡散領域１５下のＰ+ 型ウェル領域１
６、及びチャネルストッパとしてのＰ+ 型拡散領域１７
を夫々形成する。
【００１４】次に、図２（ｃ）に示す様に、Ｓｉ3 Ｎ4
膜２１とＳｉＯ2 膜２２とをＳｉＯ2 膜１４上の全面に
順次に積層させ、後に受光部となる部分のＳｉＯ2 膜２
２とＳｉ3 Ｎ4 膜２１とを選択的にエッチングする。こ
の様にして形成したＳｉＯ2膜１４、Ｓｉ3 Ｎ4 膜２１
及びＳｉＯ2 膜２２の３層膜がゲート絶縁膜を構成す
る。その後、転送電極としての多結晶Ｓｉ層２３をＳｉ
Ｏ2 膜２２上に形成する。
膜２１とＳｉＯ2 膜２２とをＳｉＯ2 膜１４上の全面に
順次に積層させ、後に受光部となる部分のＳｉＯ2 膜２
２とＳｉ3 Ｎ4 膜２１とを選択的にエッチングする。こ
の様にして形成したＳｉＯ2膜１４、Ｓｉ3 Ｎ4 膜２１
及びＳｉＯ2 膜２２の３層膜がゲート絶縁膜を構成す
る。その後、転送電極としての多結晶Ｓｉ層２３をＳｉ
Ｏ2 膜２２上に形成する。
【００１５】次に、図３（ａ）に示す様に、多結晶Ｓｉ
層２３をマスクにしてＰ型ウェル領域１３の深さ０．４
μｍ程度の位置にＰｈｏｓをイオン注入し、Ｎ2 雰囲気
中における熱処理を行って、Ｎ型拡散領域２４を形成す
る。このＮ型拡散領域２４とＰ型ウェル領域１３とのＰ
Ｎ接合によるフォトダイオードによって、受光部２５が
形成される。
層２３をマスクにしてＰ型ウェル領域１３の深さ０．４
μｍ程度の位置にＰｈｏｓをイオン注入し、Ｎ2 雰囲気
中における熱処理を行って、Ｎ型拡散領域２４を形成す
る。このＮ型拡散領域２４とＰ型ウェル領域１３とのＰ
Ｎ接合によるフォトダイオードによって、受光部２５が
形成される。
【００１６】次に、図３（ｂ）に示す様に、多結晶Ｓｉ
層２３をマスクにして受光部２５の表面にＢをイオン注
入し、Ｎ2 雰囲気中における熱処理を行って、正電荷蓄
積領域としてのＰ++型拡散領域２６を形成する。そし
て、図３（ｃ）に示す様に、ＰＳＧ膜２７等の層間絶縁
膜を全面に形成し、遮光膜としてのＡｌ膜２８を形成
し、更に表面保護膜（図示せず）等を形成して、このＣ
ＣＤ撮像素子を完成させる。
層２３をマスクにして受光部２５の表面にＢをイオン注
入し、Ｎ2 雰囲気中における熱処理を行って、正電荷蓄
積領域としてのＰ++型拡散領域２６を形成する。そし
て、図３（ｃ）に示す様に、ＰＳＧ膜２７等の層間絶縁
膜を全面に形成し、遮光膜としてのＡｌ膜２８を形成
し、更に表面保護膜（図示せず）等を形成して、このＣ
ＣＤ撮像素子を完成させる。
【００１７】以上の実施例では、図２（ａ）の工程で１
１００℃の温度の熱処理を１０時間に亙って行ったが、
図１は、本実施例の他に、熱処理時間を５時間にした場
合と熱処理温度を１０００℃及び９５０℃にした場合と
におけるＣＣＤ撮像素子の白傷欠陥数を示している。
１００℃の温度の熱処理を１０時間に亙って行ったが、
図１は、本実施例の他に、熱処理時間を５時間にした場
合と熱処理温度を１０００℃及び９５０℃にした場合と
におけるＣＣＤ撮像素子の白傷欠陥数を示している。
【００１８】この図１から明らかな様に、１１００℃の
温度であれば５時間以上の熱処理で白傷欠陥が４０％以
上減少している。また、１０００℃の温度の熱処理でも
効果があるが、１１００℃以上の温度の方が好ましい。
更に、例えばＡｒ雰囲気中で熱処理を行うと、この熱処
理前に形成したＳｉＯ2 膜の不完全な箇所にボイドが形
成される可能性があるので、この熱処理はＮ2 雰囲気中
で行うことが望ましい。
温度であれば５時間以上の熱処理で白傷欠陥が４０％以
上減少している。また、１０００℃の温度の熱処理でも
効果があるが、１１００℃以上の温度の方が好ましい。
更に、例えばＡｒ雰囲気中で熱処理を行うと、この熱処
理前に形成したＳｉＯ2 膜の不完全な箇所にボイドが形
成される可能性があるので、この熱処理はＮ2 雰囲気中
で行うことが望ましい。
【００１９】なお、以上の実施例ではＮ型のＳｉ基板上
にＮ型のエピタキシャル層１１をを形成したが、どの様
な導電型の組み合わせのＣＣＤ撮像素子でも、上述の熱
処理によって白傷欠陥を減少させる効果を得ることがで
きる。
にＮ型のエピタキシャル層１１をを形成したが、どの様
な導電型の組み合わせのＣＣＤ撮像素子でも、上述の熱
処理によって白傷欠陥を減少させる効果を得ることがで
きる。
【００２０】
【発明の効果】本発明による固体撮像素子の製造方法で
は、電荷転送部のゲート電極を形成している半導体層の
結晶粒径の変化や拡散領域を形成している不純物の再分
布等が少ないにも拘らず、エピタキシャル基板の素子活
性領域における金属不純物量が低減すると共に微小欠陥
が消滅するので、特性を変化させることなく、白傷欠陥
や暗電流の少ない固体撮像素子を製造することができ
る。
は、電荷転送部のゲート電極を形成している半導体層の
結晶粒径の変化や拡散領域を形成している不純物の再分
布等が少ないにも拘らず、エピタキシャル基板の素子活
性領域における金属不純物量が低減すると共に微小欠陥
が消滅するので、特性を変化させることなく、白傷欠陥
や暗電流の少ない固体撮像素子を製造することができ
る。
【図１】熱処理温度及び熱処理時間とＣＣＤ撮像素子の
白傷欠陥数との関係を示すグラフである。
白傷欠陥数との関係を示すグラフである。
【図２】本発明の一実施例の前半を工程順に示す側断面
図である。
図である。
【図３】一実施例の後半を工程順に示す側断面図であ
る。
る。
１１ エピタキシャル層 １２ Ｓｉエピタキシャル基板 ２３ 多結晶Ｓｉ層
Claims (4)
- 【請求項１】 エピタキシャル基板に固体撮像素子を形
成する固体撮像素子の製造方法において、 電荷転送部のゲート電極を形成する前に、１０００℃以
上の温度の熱処理を前記エピタキシャル基板に施すこと
を特徴とする固体撮像素子の製造方法。 - 【請求項２】 前記熱処理を５時間以上施すことを特徴
とする請求項１記載の固体撮像素子の製造方法。 - 【請求項３】 前記温度が１１００℃以上であることを
特徴とする請求項１記載の固体撮像素子の製造方法。 - 【請求項４】 Ｎ2 雰囲気中で前記熱処理を施すことを
特徴とする請求項１記載の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6211941A JPH0855973A (ja) | 1994-08-12 | 1994-08-12 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6211941A JPH0855973A (ja) | 1994-08-12 | 1994-08-12 | 固体撮像素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855973A true JPH0855973A (ja) | 1996-02-27 |
Family
ID=16614232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6211941A Pending JPH0855973A (ja) | 1994-08-12 | 1994-08-12 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855973A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179592A (ja) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | 固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法 |
-
1994
- 1994-08-12 JP JP6211941A patent/JPH0855973A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179592A (ja) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | 固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8383446B2 (en) | Manufracturing method of solid-state imaging device | |
| US5581099A (en) | CCD solid state image device which has a semiconductor substrate with a P-type region with an N-type region formed therein by injection of arsenic | |
| TW201103133A (en) | Method for manufacturing solid-state image device | |
| US5288656A (en) | Method of manufacturing a CCD solid state image sensing device | |
| JP2001177086A (ja) | 撮像素子及びその製造方法 | |
| JP2755185B2 (ja) | Ｓｏｉ基板 | |
| JPH01274468A (ja) | 固体撮像素子の製造方法 | |
| JPH05226631A (ja) | Ｃｃｄ映像素子の製造方法 | |
| JPH0855973A (ja) | 固体撮像素子の製造方法 | |
| JPH01295457A (ja) | 積層型固体撮像装置及びその製造方法 | |
| JP3036747B2 (ja) | 固体撮像素子の製造方法 | |
| JPH01245528A (ja) | 固体撮像装置の製造方法 | |
| JP2002134511A (ja) | 半導体基板の製造方法および固体撮像装置の製造方法 | |
| JPS59188966A (ja) | 固体撮像装置の製造方法 | |
| JP2002324899A (ja) | 固体撮像素子の製造方法 | |
| US7387952B2 (en) | Semiconductor substrate for solid-state image pickup device and producing method therefor | |
| JP2004047985A (ja) | 固体撮像装置 | |
| JPH0778956A (ja) | 固体撮像素子の製造方法 | |
| JPH06275810A (ja) | 固体撮像装置の製造方法 | |
| JPH05152306A (ja) | 半導体基板及びその製造方法 | |
| JPH06140615A (ja) | 固体撮像装置の製造方法 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 | |
| JP2001319931A (ja) | 半導体基板の製造方法及び固体撮像装置の製造方法 | |
| JPH07106543A (ja) | 固体撮像装置の製造方法 | |
| JP2003133318A (ja) | 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法 |