JPH0862820A - 露光データ生成方法 - Google Patents
露光データ生成方法Info
- Publication number
- JPH0862820A JPH0862820A JP19238394A JP19238394A JPH0862820A JP H0862820 A JPH0862820 A JP H0862820A JP 19238394 A JP19238394 A JP 19238394A JP 19238394 A JP19238394 A JP 19238394A JP H0862820 A JPH0862820 A JP H0862820A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- pattern
- patterns
- setting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【目的】枠の形をパターンに合わせて自在に設定できる
ようにし、枠を横切るパターンの発生を確実に回避する
こと。 【構成】階層構造化した露光データを生成する方法にお
いて、1つの階層内で完結する第1の枠を設定する第1
のステップと、前記1つの階層に属しかつ前記第1の枠
を横切る特定のパターンを抽出する第2のステップと、
前記抽出した特定のパターンの周囲に第2の枠を設定す
る第3のステップと、前記第1の枠と第2の枠を組み合
わせて第3の枠を設定する第4のステップとを含む。
ようにし、枠を横切るパターンの発生を確実に回避する
こと。 【構成】階層構造化した露光データを生成する方法にお
いて、1つの階層内で完結する第1の枠を設定する第1
のステップと、前記1つの階層に属しかつ前記第1の枠
を横切る特定のパターンを抽出する第2のステップと、
前記抽出した特定のパターンの周囲に第2の枠を設定す
る第3のステップと、前記第1の枠と第2の枠を組み合
わせて第3の枠を設定する第4のステップとを含む。
Description
【0001】
【産業上の利用分野】本発明は、露光データ生成方法に
関し、特に、階層構造を有する露光データ生成方法に関
する。半導体集積回路の大規模化、高密度化に伴って露
光データ量がきわめて膨大なものになってきている。た
とえば、4Mビットメモリの場合、P(ポリ)層で約8
千万パターンにもなり、磁気テープ(MT)にしておよ
そ30巻もの量に相当する。このことは、展開処理を行
った後、図形処理するという従来からの手法は、すでに
限界に達したことを示しており、露光データ量を削減す
るための何らかの工夫が求められる。
関し、特に、階層構造を有する露光データ生成方法に関
する。半導体集積回路の大規模化、高密度化に伴って露
光データ量がきわめて膨大なものになってきている。た
とえば、4Mビットメモリの場合、P(ポリ)層で約8
千万パターンにもなり、磁気テープ(MT)にしておよ
そ30巻もの量に相当する。このことは、展開処理を行
った後、図形処理するという従来からの手法は、すでに
限界に達したことを示しており、露光データ量を削減す
るための何らかの工夫が求められる。
【0002】
【従来の技術】ある種の半導体集積回路では、非常に繰
り返し性の高いデータ構造を持つものがある。典型的に
はメモリであり、記憶容量分の多数のメモリセルを備え
るが、これらのセルはすべて同一構造である。したがっ
て、このデータ構造を利用して階層単位に処理を行い、
露光データ自体に階層構造を持たせてやれば、露光デー
タ量の大幅な削減が可能である。
り返し性の高いデータ構造を持つものがある。典型的に
はメモリであり、記憶容量分の多数のメモリセルを備え
るが、これらのセルはすべて同一構造である。したがっ
て、このデータ構造を利用して階層単位に処理を行い、
露光データ自体に階層構造を持たせてやれば、露光デー
タ量の大幅な削減が可能である。
【0003】図13(a)はDRAM(dynamic random
access memory)の階層構造図である。Aはチップ全体
の親ストラクチャであり、この親ストラクチャAは、所
定容量のメモリセルのストラクチャB及び周辺回路のス
トラクチャCを含む。ストラクチャBの数を調節してD
RAM全体の容量を確保するが、すべてのストラクチャ
Bに下位層(数ビット程度のメモリセルのストラクチャ
D)を従属させる必要はない。ストラクチャBはその構
造がすべて共通のため、代表のストラクチャBだけに下
位層を従属させておけば、他のストラクチャBは、この
代表のストラクチャBのミラーで得られるからである。
したがって、すべてのストラクチャBに下位層を従属さ
せなくてもよいから、露光データ量を大幅に削減でき
る。
access memory)の階層構造図である。Aはチップ全体
の親ストラクチャであり、この親ストラクチャAは、所
定容量のメモリセルのストラクチャB及び周辺回路のス
トラクチャCを含む。ストラクチャBの数を調節してD
RAM全体の容量を確保するが、すべてのストラクチャ
Bに下位層(数ビット程度のメモリセルのストラクチャ
D)を従属させる必要はない。ストラクチャBはその構
造がすべて共通のため、代表のストラクチャBだけに下
位層を従属させておけば、他のストラクチャBは、この
代表のストラクチャBのミラーで得られるからである。
したがって、すべてのストラクチャBに下位層を従属さ
せなくてもよいから、露光データ量を大幅に削減でき
る。
【0004】ところで、かかる階層単位の図形データ処
理にあっては、階層を区別するための枠(フレームとも
言う)の設定が必要である。たとえば、図13(b)の
例では、上位層(チップ階層)の枠U、中位層(スケジ
ュール階層)の枠M及び下位層(グループ階層)の枠L
をそれぞれ設定している。
理にあっては、階層を区別するための枠(フレームとも
言う)の設定が必要である。たとえば、図13(b)の
例では、上位層(チップ階層)の枠U、中位層(スケジ
ュール階層)の枠M及び下位層(グループ階層)の枠L
をそれぞれ設定している。
【0005】
【発明が解決しようとする課題】しかしながら、かかる
従来の露光データ生成方法にあっては、枠の形が単純な
矩形状であったため、枠を横切るパターンが生じること
があり、このパターン部分において、露光精度が損なわ
れるという問題点があった。図14及び図15は従来の
不具合説明図である。図14において、5〜13は同一
面積の半導体素子図形等のパターン、14は枠であり、
中央の1つのパターン9を除く8つのパターン5、6、
7、8、10、11、12及び13が枠14を横切って
いる。説明の簡単化のために、枠14のコーナー部分を
横切る各パターン5、7、11及び13は、その面積の
1/4が枠14の内側に位置し、また、枠14の直線部
分を横切る各パターン6、8、10及び12は、その面
積の1/2が枠14の内側に位置しているとする。枠1
4の内側が露光領域である。
従来の露光データ生成方法にあっては、枠の形が単純な
矩形状であったため、枠を横切るパターンが生じること
があり、このパターン部分において、露光精度が損なわ
れるという問題点があった。図14及び図15は従来の
不具合説明図である。図14において、5〜13は同一
面積の半導体素子図形等のパターン、14は枠であり、
中央の1つのパターン9を除く8つのパターン5、6、
7、8、10、11、12及び13が枠14を横切って
いる。説明の簡単化のために、枠14のコーナー部分を
横切る各パターン5、7、11及び13は、その面積の
1/4が枠14の内側に位置し、また、枠14の直線部
分を横切る各パターン6、8、10及び12は、その面
積の1/2が枠14の内側に位置しているとする。枠1
4の内側が露光領域である。
【0006】ここで、露光量は、照射面積(パターン面
積)が小さくなるにつれて、指数関数的に増大するの
で、図14の例においては、中央のパターン9に対する
露光量と比較して、枠14のコーナ部分を横切る各パタ
ーン5、7、11及び13に対する露光量、また、枠1
4の直線部分を横切る各パターン6、8、10及び12
に対する露光量は、爆発的に増大してしまう。
積)が小さくなるにつれて、指数関数的に増大するの
で、図14の例においては、中央のパターン9に対する
露光量と比較して、枠14のコーナ部分を横切る各パタ
ーン5、7、11及び13に対する露光量、また、枠1
4の直線部分を横切る各パターン6、8、10及び12
に対する露光量は、爆発的に増大してしまう。
【0007】したがって、最終的に得られる露光パター
ンのレジストへの転写サイズは、図15に示すように、
中央のパターン9のサイズと比較して、枠14のコーナ
部分を横切る各パターン5、7、11及び13のサイ
ズ、また、枠14の直線部分を横切る各パターン6、
8、10及び12のサイズは、格段に増大してしまう。
これは、枠14を横切るパターン部分に対する露光量が
膨大であるために、レジスト上での電子の散乱が増大す
るからである。
ンのレジストへの転写サイズは、図15に示すように、
中央のパターン9のサイズと比較して、枠14のコーナ
部分を横切る各パターン5、7、11及び13のサイ
ズ、また、枠14の直線部分を横切る各パターン6、
8、10及び12のサイズは、格段に増大してしまう。
これは、枠14を横切るパターン部分に対する露光量が
膨大であるために、レジスト上での電子の散乱が増大す
るからである。
【0008】
【目的】そこで、本発明は、枠の形をパターンに合わせ
て自在に設定できるようにし、以て、枠を横切るパター
ンの発生を確実に回避することを目的とする。
て自在に設定できるようにし、以て、枠を横切るパター
ンの発生を確実に回避することを目的とする。
【0009】
【課題を解決するための手段】本発明は、上記目的を達
成するためその原理図を図1に示すように、階層構造化
した露光データを生成する方法において、1つの階層内
で完結する第1の枠を設定する第1のステップと、前
記1つの階層に属しかつ前記第1の枠を横切る特定のパ
ターンを抽出する第2のステップと、前記抽出した特
定のパターンの周囲に第2の枠を設定する第3のステッ
プと、前記第1の枠と第2の枠を組み合わせて第3の
枠を設定する第4のステップとを含むことを特徴とす
る。
成するためその原理図を図1に示すように、階層構造化
した露光データを生成する方法において、1つの階層内
で完結する第1の枠を設定する第1のステップと、前
記1つの階層に属しかつ前記第1の枠を横切る特定のパ
ターンを抽出する第2のステップと、前記抽出した特
定のパターンの周囲に第2の枠を設定する第3のステッ
プと、前記第1の枠と第2の枠を組み合わせて第3の
枠を設定する第4のステップとを含むことを特徴とす
る。
【0010】又は、前記第4のステップは、第1の枠と
第2の枠の2つの交点を求め、該2つの交点間を結ぶ線
分と第1の枠の内側に入った第2の枠の線分とを消去
し、これら第1の枠と第2の枠の線分をつなぎ合わせて
第3の枠を設定することを特徴とする。又は、前記1つ
の階層の1つ上の階層内で完結する第4の枠を設定し、
該第4の枠と前記第1の枠との間の領域内で前記第2の
ステップ、第3のステップ及び第4のステップを実行す
ることを特徴とする。
第2の枠の2つの交点を求め、該2つの交点間を結ぶ線
分と第1の枠の内側に入った第2の枠の線分とを消去
し、これら第1の枠と第2の枠の線分をつなぎ合わせて
第3の枠を設定することを特徴とする。又は、前記1つ
の階層の1つ上の階層内で完結する第4の枠を設定し、
該第4の枠と前記第1の枠との間の領域内で前記第2の
ステップ、第3のステップ及び第4のステップを実行す
ることを特徴とする。
【0011】
【作用】本発明では、1つの階層に属するすべてのパタ
ーンが1つの枠(第3の枠)で指定される。したがっ
て、枠を横切るパターンがなくなるから、露光パターン
の転写サイズを適正化して良好な露光精度を得ることが
できる。
ーンが1つの枠(第3の枠)で指定される。したがっ
て、枠を横切るパターンがなくなるから、露光パターン
の転写サイズを適正化して良好な露光精度を得ることが
できる。
【0012】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2〜図6は本発明に係る露光データ生成方法の
第1実施例を示す図である。図2において、20〜2
8、30〜39は1つのセルアレイを構成するたとえば
半導体素子の要素パターン(以下「パターン」)であ
り、ハッチングで示す9個のパターンは最下位の階層に
登録されているもの、周囲の10個のパターンはその1
つ上の階層に登録されているものである。
する。図2〜図6は本発明に係る露光データ生成方法の
第1実施例を示す図である。図2において、20〜2
8、30〜39は1つのセルアレイを構成するたとえば
半導体素子の要素パターン(以下「パターン」)であ
り、ハッチングで示す9個のパターンは最下位の階層に
登録されているもの、周囲の10個のパターンはその1
つ上の階層に登録されているものである。
【0013】図3は、第1の枠を設定するステップ(第
1のステップ)の説明図である。40はセルアレイ枠、
41は第1の枠である。この第1の枠41は、1つの階
層(ここでは最下位の階層)内で完結するように(言い
換えれば2つ以上の階層にわたらないように)設定され
る。第1の枠41は、最下位の階層に所属する9個のパ
ターン20〜28をその枠内に囲って指定するものであ
るが、図示のように、パターン20〜28とパターン3
0〜39との間が交互に入り組んでいる場合には、いく
つかのパターン(図ではパターン20、21、22、2
3、25、26、27及び28)の部分的な枠外へのは
み出しを避けられない。すなわち、図示のパターン2
0、21、22、23、25、26、27及び28は、
第1の枠41を横切るパターンである。
1のステップ)の説明図である。40はセルアレイ枠、
41は第1の枠である。この第1の枠41は、1つの階
層(ここでは最下位の階層)内で完結するように(言い
換えれば2つ以上の階層にわたらないように)設定され
る。第1の枠41は、最下位の階層に所属する9個のパ
ターン20〜28をその枠内に囲って指定するものであ
るが、図示のように、パターン20〜28とパターン3
0〜39との間が交互に入り組んでいる場合には、いく
つかのパターン(図ではパターン20、21、22、2
3、25、26、27及び28)の部分的な枠外へのは
み出しを避けられない。すなわち、図示のパターン2
0、21、22、23、25、26、27及び28は、
第1の枠41を横切るパターンである。
【0014】図4は、特定のパターンを抽出するステッ
プ(第2のステップ)及び第2の枠を設定するステップ
(第3のステップ)の説明図である。特定のパターン
は、第1の枠41を横切るパターンであり、図では、パ
ターン20、21、22、23、25、26、27及び
28がそれに相当する。第2の枠は、これら特定のパタ
ーンの周囲にそれぞれ設定される。図4(b)は、特定
のパターンの一つ(代表してパターン20)とその周囲
に設定された第2の枠50とを示す図である。ここで
は、パターン20を所定の比率で拡大処理し、その拡大
後のパターン外形線(破線)を第2の枠50としている
が、これに限るものではない。要は、パターン20の周
囲に適当な大きさの第2の枠50を設定すればよく、た
とえば、第2の枠50の形状はパターン20と異なって
いてもよい。
プ(第2のステップ)及び第2の枠を設定するステップ
(第3のステップ)の説明図である。特定のパターン
は、第1の枠41を横切るパターンであり、図では、パ
ターン20、21、22、23、25、26、27及び
28がそれに相当する。第2の枠は、これら特定のパタ
ーンの周囲にそれぞれ設定される。図4(b)は、特定
のパターンの一つ(代表してパターン20)とその周囲
に設定された第2の枠50とを示す図である。ここで
は、パターン20を所定の比率で拡大処理し、その拡大
後のパターン外形線(破線)を第2の枠50としている
が、これに限るものではない。要は、パターン20の周
囲に適当な大きさの第2の枠50を設定すればよく、た
とえば、第2の枠50の形状はパターン20と異なって
いてもよい。
【0015】図5は、第3の枠を設定するステップ(第
4のステップ)の説明図である。20、21、22、2
3、25、26、27及び28は、第1の枠41を横切
るパターン(特定のパターン)であり、これらのパター
ンの周囲には、上記のステップによって、それぞれ第2
の枠50、51、52、53、55、56、57及び5
8が設定されている。第3の枠は、第1の枠41とこれ
らの第2の枠との組み合わせによって設定される。図5
(b)は、特定のパターンの一つ(代表してパターン2
0)の周囲に設定された第2の枠50と第1の枠41と
の組み合わせを示す図である。なお、この図では、第1
の枠41の外側(枠外)だけを示しており、第1の枠4
1の内側(枠内)は省略してある。第2の枠50は、特
定のパターン、すなわち第1の枠41を横切るパターン
20の周囲に設定されるものであるから、この第2の枠
50は、必ず第1の枠41と2点で交差する。図5
(b)の符号A、Bは、かかる2つの交点である。第3
の枠は、第1の枠41と第2の枠50からそれぞれ不要
な線分を消去し、その消去後の第1の枠41と第2の枠
50とをつなぎ合わせて設定する。具体的には、第1の
枠41から2つの交点A、Bの間を結ぶ線分41′を消
去し、また、第2の枠50から第1の枠41の枠内に入
った線分(図では省略している)を消去し、これら消去
後の第1の枠41と第2の枠50とをつなぎ合わせる。
4のステップ)の説明図である。20、21、22、2
3、25、26、27及び28は、第1の枠41を横切
るパターン(特定のパターン)であり、これらのパター
ンの周囲には、上記のステップによって、それぞれ第2
の枠50、51、52、53、55、56、57及び5
8が設定されている。第3の枠は、第1の枠41とこれ
らの第2の枠との組み合わせによって設定される。図5
(b)は、特定のパターンの一つ(代表してパターン2
0)の周囲に設定された第2の枠50と第1の枠41と
の組み合わせを示す図である。なお、この図では、第1
の枠41の外側(枠外)だけを示しており、第1の枠4
1の内側(枠内)は省略してある。第2の枠50は、特
定のパターン、すなわち第1の枠41を横切るパターン
20の周囲に設定されるものであるから、この第2の枠
50は、必ず第1の枠41と2点で交差する。図5
(b)の符号A、Bは、かかる2つの交点である。第3
の枠は、第1の枠41と第2の枠50からそれぞれ不要
な線分を消去し、その消去後の第1の枠41と第2の枠
50とをつなぎ合わせて設定する。具体的には、第1の
枠41から2つの交点A、Bの間を結ぶ線分41′を消
去し、また、第2の枠50から第1の枠41の枠内に入
った線分(図では省略している)を消去し、これら消去
後の第1の枠41と第2の枠50とをつなぎ合わせる。
【0016】図5(b)において、60はそのようにし
て設定した第3の枠であり、この第3の枠60は、特定
のパターンの一つ(パターン20)について示してある
が、他の特定のパターンについても同様である。図6
は、第3の枠60の全体形状図である。図5(a)と見
比べると、第3の枠60は、第1の枠41の枠外に飛び
出した複数の凸部61〜70を有し、これらの凸部は、
特定のパターンの外形に沿った形で自在に形成されてい
ることがわかる。
て設定した第3の枠であり、この第3の枠60は、特定
のパターンの一つ(パターン20)について示してある
が、他の特定のパターンについても同様である。図6
は、第3の枠60の全体形状図である。図5(a)と見
比べると、第3の枠60は、第1の枠41の枠外に飛び
出した複数の凸部61〜70を有し、これらの凸部は、
特定のパターンの外形に沿った形で自在に形成されてい
ることがわかる。
【0017】したがって、本実施例によれば、1つの階
層に含まれるパターンの形状に関わらず、そのパターン
のすべてを指定できる自在な形状の第3の枠60を設定
することができるので、枠を横切るパターンの発生を確
実に回避して、露光パターンのレジストへの転写サイズ
を適正化でき、良好な露光精度を得ることができるとい
う格別な効果を奏することができる。
層に含まれるパターンの形状に関わらず、そのパターン
のすべてを指定できる自在な形状の第3の枠60を設定
することができるので、枠を横切るパターンの発生を確
実に回避して、露光パターンのレジストへの転写サイズ
を適正化でき、良好な露光精度を得ることができるとい
う格別な効果を奏することができる。
【0018】なお、第1の枠41を取り囲むセルアレイ
枠(第4の枠に相当)40は、以上の説明では特に必須
なものではないが、このセルアレイ枠40を利用するこ
とによって、無駄な図形処理を行なわなくて済むという
メリットが得られる。すなわち、図5からも明らかなよ
うに、第3の枠60は、複数の凸部61〜70を有して
いるが、これらの凸部は、第1の枠41とセルアレイ枠
40との間に挟まれた領域内の第2の枠50によって与
えられる。したがって、第3のステップにおける第2の
枠50の設定処理や第4のステップにおける第3の枠6
0の設定処理等を、上記領域内に限定して行なえば、無
駄な図形処理、すなわち第1の枠41の枠内における図
形処理を省くことができ、処理の効率化を図ることがで
きる。
枠(第4の枠に相当)40は、以上の説明では特に必須
なものではないが、このセルアレイ枠40を利用するこ
とによって、無駄な図形処理を行なわなくて済むという
メリットが得られる。すなわち、図5からも明らかなよ
うに、第3の枠60は、複数の凸部61〜70を有して
いるが、これらの凸部は、第1の枠41とセルアレイ枠
40との間に挟まれた領域内の第2の枠50によって与
えられる。したがって、第3のステップにおける第2の
枠50の設定処理や第4のステップにおける第3の枠6
0の設定処理等を、上記領域内に限定して行なえば、無
駄な図形処理、すなわち第1の枠41の枠内における図
形処理を省くことができ、処理の効率化を図ることがで
きる。
【0019】図7〜図12は本発明に係る露光データ生
成方法の第2実施例を示す図であり、セルアレイ枠(第
4の枠)を利用した例である。図7において、斜め部分
を含む多数のパターンは、1つのセルアレイを構成する
たとえば半導体素子の要素パターンであり、ハッチング
で示す各パターン(図7(b)(c)参照)は最下位の
階層に登録されているもの、それ以外の各パターン(図
7(d)(e))は1つ上の階層に登録されているもの
である。
成方法の第2実施例を示す図であり、セルアレイ枠(第
4の枠)を利用した例である。図7において、斜め部分
を含む多数のパターンは、1つのセルアレイを構成する
たとえば半導体素子の要素パターンであり、ハッチング
で示す各パターン(図7(b)(c)参照)は最下位の
階層に登録されているもの、それ以外の各パターン(図
7(d)(e))は1つ上の階層に登録されているもの
である。
【0020】図8は、セルアレイ枠及び第1の枠を設定
するステップ(第1のステップ)の説明図である。80
はセルアレイ枠(第4の枠)、81は第1の枠である。
この第1の枠81は、1つの階層(ここでは最下位の階
層)内で完結するように(言い換えれば2つ以上の階層
にわたらないように)設定され、また、セルアレイ枠8
0は、この第1の枠81を取り囲むようにして、1つ上
の階層内で完結するように設定される。
するステップ(第1のステップ)の説明図である。80
はセルアレイ枠(第4の枠)、81は第1の枠である。
この第1の枠81は、1つの階層(ここでは最下位の階
層)内で完結するように(言い換えれば2つ以上の階層
にわたらないように)設定され、また、セルアレイ枠8
0は、この第1の枠81を取り囲むようにして、1つ上
の階層内で完結するように設定される。
【0021】第1の枠81は、最下位の階層に所属する
各パターン(ハッチングのパターン)をその枠内に囲っ
て指定するものであるが、図示の例では、ハッチングの
パターンのうちのいくつか(ここでは、パターン82〜
90)が第1の枠81を横切っている。図9は、特定の
パターンを抽出するステップ(第2のステップ)の説明
図である。特定のパターンは、第1の枠81を横切るパ
ターンであり、図では、パターン82〜90がそれに相
当する。本実施例では、セルアレイ枠80と第1の枠8
1の間に挟まれた領域91内に限定して、その特定パタ
ーンの抽出処理を行なう。すなわち、82a、82b、
83a、84a、85a、86a、87a、88a、8
9a及び90aは、それぞれ抽出された特定パターンで
あり、これらは、第1の枠81を横切るパターン82〜
90のうち、領域91内に位置する部分的なパターンで
ある。
各パターン(ハッチングのパターン)をその枠内に囲っ
て指定するものであるが、図示の例では、ハッチングの
パターンのうちのいくつか(ここでは、パターン82〜
90)が第1の枠81を横切っている。図9は、特定の
パターンを抽出するステップ(第2のステップ)の説明
図である。特定のパターンは、第1の枠81を横切るパ
ターンであり、図では、パターン82〜90がそれに相
当する。本実施例では、セルアレイ枠80と第1の枠8
1の間に挟まれた領域91内に限定して、その特定パタ
ーンの抽出処理を行なう。すなわち、82a、82b、
83a、84a、85a、86a、87a、88a、8
9a及び90aは、それぞれ抽出された特定パターンで
あり、これらは、第1の枠81を横切るパターン82〜
90のうち、領域91内に位置する部分的なパターンで
ある。
【0022】図10は、第2の枠を設定するステップ
(第3のステップ)の説明図である。第2の枠は、上記
特定のパターンの周囲にそれぞれ設定されるが、本実施
例では、セルアレイ枠80と第1の枠81の間に挟まれ
た領域91内に限定して、第2の枠を設定する。すなわ
ち、92〜101はそれぞれ第2の枠であり、これら
は、第1の枠81を横切るパターン82〜90のうち、
領域91内に位置する部分的なパターンの周囲に設定さ
れる。なお、第2の枠の形状は、たとえば、部分的なパ
ターンを拡大処理し、その拡大後のパターン外形線に一
致させてもよい。
(第3のステップ)の説明図である。第2の枠は、上記
特定のパターンの周囲にそれぞれ設定されるが、本実施
例では、セルアレイ枠80と第1の枠81の間に挟まれ
た領域91内に限定して、第2の枠を設定する。すなわ
ち、92〜101はそれぞれ第2の枠であり、これら
は、第1の枠81を横切るパターン82〜90のうち、
領域91内に位置する部分的なパターンの周囲に設定さ
れる。なお、第2の枠の形状は、たとえば、部分的なパ
ターンを拡大処理し、その拡大後のパターン外形線に一
致させてもよい。
【0023】図11は、第3の枠を設定するステップ
(第4のステップ)の説明図、図12は、その第3の枠
を実際のレイアウトに割り付けた図である。102は第
3の枠であり、この第3の枠102は、第1の枠81と
第2の枠92〜101とを組み合わせて設定される。具
体的には、第1の枠81の不要な線分を消去し、その消
去後の第1の枠81と第2の枠92〜101とをつなぎ
合わせて設定する。第1の枠81の不要な線分とは、第
2の枠92〜101のそれぞれについて、第1の枠81
と交差する2つの交点(たとえば図10の符号a、b参
照)間を結ぶ線分である。
(第4のステップ)の説明図、図12は、その第3の枠
を実際のレイアウトに割り付けた図である。102は第
3の枠であり、この第3の枠102は、第1の枠81と
第2の枠92〜101とを組み合わせて設定される。具
体的には、第1の枠81の不要な線分を消去し、その消
去後の第1の枠81と第2の枠92〜101とをつなぎ
合わせて設定する。第1の枠81の不要な線分とは、第
2の枠92〜101のそれぞれについて、第1の枠81
と交差する2つの交点(たとえば図10の符号a、b参
照)間を結ぶ線分である。
【0024】したがって、本実施例によっても、1つの
階層に含まれるパターンの形状に関わらず、そのパター
ンのすべてを指定できる自在な形状の第3の枠102を
設定することができるから、前記実施例と同様な効果を
得ることができるとともに、領域91内に限定した図形
処理を行うので、無駄な処理を省くことができ、処理の
効率化を図ることができる。
階層に含まれるパターンの形状に関わらず、そのパター
ンのすべてを指定できる自在な形状の第3の枠102を
設定することができるから、前記実施例と同様な効果を
得ることができるとともに、領域91内に限定した図形
処理を行うので、無駄な処理を省くことができ、処理の
効率化を図ることができる。
【0025】
【発明の効果】本発明によれば、1つの階層に属するす
べてのパターンを1つの枠(第3の枠)で指定できる。
したがって、枠を横切るパターンの発生を確実に回避で
き、露光パターンの転写サイズを適正化して良好な露光
精度を得ることができる。
べてのパターンを1つの枠(第3の枠)で指定できる。
したがって、枠を横切るパターンの発生を確実に回避で
き、露光パターンの転写サイズを適正化して良好な露光
精度を得ることができる。
【図1】本発明の原理図である。
【図2】第1実施例の階層化されたパターン図である。
【図3】第1実施例の第1のステップの説明図である。
【図4】第1実施例の第2のステップ及び第3のステッ
プの説明図である。
プの説明図である。
【図5】第1実施例の第4のステップの説明図である。
【図6】第1実施例の第3の枠の説明図である。
【図7】第2実施例の階層化されたパターン図である。
【図8】第2実施例の第1のステップの説明図である。
【図9】第2実施例の第2のステップの説明図である。
【図10】第2実施例の第3のステップの説明図であ
る。
る。
【図11】第2実施例の第4のステップの説明図であ
る。
る。
【図12】第2実施例の第3の枠の割り付け図である。
【図13】DRAMの階層構造図である。
【図14】枠を横切るパターンの発生状態図である。
【図15】枠を横切るパターンの不具合説明図である。
【符号の説明】 第1のステップ 第2のステップ 第3のステップ 第4のステップ A、B:交点 20、21、22、23、25、26、27、28:特
定のパターン 40:セルアレイ枠(第4の枠) 41:第1の枠 50、51、52、53、55、56、57、58:第
2の枠 60:第3の枠 a、b:交点 80:セルアレイ枠(第4の枠) 82〜90:特定のパターン 81:第1の枠 92〜101:第2の枠 102:第3の枠
定のパターン 40:セルアレイ枠(第4の枠) 41:第1の枠 50、51、52、53、55、56、57、58:第
2の枠 60:第3の枠 a、b:交点 80:セルアレイ枠(第4の枠) 82〜90:特定のパターン 81:第1の枠 92〜101:第2の枠 102:第3の枠
Claims (3)
- 【請求項1】階層構造化した露光データを生成する方法
において、 1つの階層内で完結する第1の枠を設定する第1のステ
ップと、 前記1つの階層に属しかつ前記第1の枠を横切る特定の
パターンを抽出する第2のステップと、 前記抽出した特定のパターンの周囲に第2の枠を設定す
る第3のステップと、 前記第1の枠と第2の枠を組み合わせて第3の枠を設定
する第4のステップとを含むことを特徴とする露光デー
タ生成方法。 - 【請求項2】前記第4のステップは、 第1の枠と第2の枠の2つの交点を求め、 該2つの交点間を結ぶ線分と第1の枠の内側に入った第
2の枠の線分とを消去し、 これら第1の枠と第2の枠の線分をつなぎ合わせて第3
の枠を設定することを特徴とする請求項1記載の露光デ
ータ生成方法。 - 【請求項3】前記1つの階層の1つ上の階層内で完結す
る第4の枠を設定し、 該第4の枠と前記第1の枠との間の領域内で前記第2の
ステップ、第3のステップ及び第4のステップを実行す
ることを特徴とする請求項1記載の露光データ生成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19238394A JPH0862820A (ja) | 1994-08-16 | 1994-08-16 | 露光データ生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19238394A JPH0862820A (ja) | 1994-08-16 | 1994-08-16 | 露光データ生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0862820A true JPH0862820A (ja) | 1996-03-08 |
Family
ID=16290388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19238394A Withdrawn JPH0862820A (ja) | 1994-08-16 | 1994-08-16 | 露光データ生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0862820A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124450A (ja) * | 2000-10-17 | 2002-04-26 | Nec Corp | 電子線露光装置用露光マスクデータの作成方法および電子線露光装置用露光マスクならびに露光方法 |
| WO2007086169A1 (ja) * | 2006-01-26 | 2007-08-02 | Sharp Kabushiki Kaisha | 表示パネル用の基板の製造方法、表示パネルの製造方法およびフォトマスク |
-
1994
- 1994-08-16 JP JP19238394A patent/JPH0862820A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124450A (ja) * | 2000-10-17 | 2002-04-26 | Nec Corp | 電子線露光装置用露光マスクデータの作成方法および電子線露光装置用露光マスクならびに露光方法 |
| WO2007086169A1 (ja) * | 2006-01-26 | 2007-08-02 | Sharp Kabushiki Kaisha | 表示パネル用の基板の製造方法、表示パネルの製造方法およびフォトマスク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5253182A (en) | Method of and apparatus for converting design pattern data to exposure data | |
| CA1219380A (en) | Semiconductor integrated circuit and a method for designing circuit pattern therefor | |
| JPH02115979A (ja) | 半導体集積回路装置のマスクパターンのコンパクション処理方法 | |
| CN118395935B (zh) | 标准单元尺寸调整方法、装置和计算机设备 | |
| US5378904A (en) | Semiconductor integrated circuit and method and system for designing layout of the same | |
| US6467070B2 (en) | Design support apparatus for semiconductor devices | |
| KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
| US10410356B2 (en) | Method for processing the LEF diagram of a layout | |
| JPH04211112A (ja) | 描画データ作成方法、データ変換方法、及びデータ変換装置 | |
| JPH10154648A (ja) | 荷電ビーム描画データ作成装置 | |
| JP4083965B2 (ja) | 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JPH0862820A (ja) | 露光データ生成方法 | |
| US6886142B2 (en) | Semiconductor device having embedded array | |
| JP3118048B2 (ja) | ブロック露光用パターン抽出方法 | |
| JP2000068488A (ja) | 半導体集積回路のレイアウト方法 | |
| KR100546956B1 (ko) | 노광 데이터 작성 방법 | |
| JP2828372B2 (ja) | マスク用データ作成方法 | |
| JPH06188312A (ja) | 半導体集積回路の製造方法 | |
| JP2910730B2 (ja) | 階層レイアウト設計方法および階層レイアウト設計装置 | |
| JP3398710B2 (ja) | 汎用メモリマクロ化処理装置及び汎用メモリマクロ化処理方法 | |
| JP3249001B2 (ja) | マスクromの露光データ作成方法 | |
| JPH0221635A (ja) | 半導体装置の製造方法 | |
| JP3361795B2 (ja) | レチクルの描画方法 | |
| JPH056338B2 (ja) | ||
| CN120822483A (zh) | 确定工艺制程的方法、装置、电子设备、介质及程序产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |