JPH0863137A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0863137A JPH0863137A JP6199611A JP19961194A JPH0863137A JP H0863137 A JPH0863137 A JP H0863137A JP 6199611 A JP6199611 A JP 6199611A JP 19961194 A JP19961194 A JP 19961194A JP H0863137 A JPH0863137 A JP H0863137A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- screen
- display
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000000007 visual effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Pinball Game Machines (AREA)
- Display Devices Of Pinball Game Machines (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】少ない画像データ量で原画像とはイメージが異
なる種々な画像を得る。 【構成】ROM42には、アドレス1〜nの記憶エリア
が設けられており、各記憶エリアには原画像の画素ライ
ン毎の画素データが画面の上辺から下辺に向かって順番
に記憶されている。画面中央部ではROMに記憶された
原画像と同一の画像を表示する場合と同様の画素ライン
のアドレスが選択し、画面上下部においては中央から上
部に向かって及び中央から下部に向かって選択される画
素ラインが徐々に少なくなるようにアドレスを選択して
VRAM44に記憶して画像を表示する。
なる種々な画像を得る。 【構成】ROM42には、アドレス1〜nの記憶エリア
が設けられており、各記憶エリアには原画像の画素ライ
ン毎の画素データが画面の上辺から下辺に向かって順番
に記憶されている。画面中央部ではROMに記憶された
原画像と同一の画像を表示する場合と同様の画素ライン
のアドレスが選択し、画面上下部においては中央から上
部に向かって及び中央から下部に向かって選択される画
素ラインが徐々に少なくなるようにアドレスを選択して
VRAM44に記憶して画像を表示する。
Description
【0001】
【産業上の利用分野】本発明は画像表示装置に係り、特
に、パチンコ遊戯機等に使用される画像表示装置に関す
る。
に、パチンコ遊戯機等に使用される画像表示装置に関す
る。
【0002】
【従来の技術】一般に、パチンコ遊戯機には種々のタイ
プがあり、種々の画像表示装置が使用されている。従来
の画像表示装置は、画像データが格納(記憶)されてい
るメモリ(ROM)と、メモリと接続され、画像データ
の処理を行う画像処理用LSI(一般にはVDP(Vi
deo Display Processor)または
VDC(Video Display Control
ler)と呼ばれている)とを備えている。
プがあり、種々の画像表示装置が使用されている。従来
の画像表示装置は、画像データが格納(記憶)されてい
るメモリ(ROM)と、メモリと接続され、画像データ
の処理を行う画像処理用LSI(一般にはVDP(Vi
deo Display Processor)または
VDC(Video Display Control
ler)と呼ばれている)とを備えている。
【0003】この画像処理用LSIの機能によって、表
示色の数や表示画面枚数、解像度、画面の重ね合わせ枚
数等といった表示装置の基本的な性能が決定される。
示色の数や表示画面枚数、解像度、画面の重ね合わせ枚
数等といった表示装置の基本的な性能が決定される。
【0004】一般的な画像表示の方法としては、ROM
の画像データを一旦VRAM(Video RAM)に
記憶してVRAMから所定のタイミングで画像データを
読み出し、輝度信号に変換して、表示装置に出力する方
法や、VRAMの配列情報をもとに直接ROMから所定
のタイミングで読み出し、輝度信号に変換して表示装置
に出力する方法等があり、いずれの方法も連続的に次の
画素または画素ラインをアクセスすることにより画像デ
ータを忠実に表示装置に転送してROMに記憶された原
画像と同一の画像を表示している。
の画像データを一旦VRAM(Video RAM)に
記憶してVRAMから所定のタイミングで画像データを
読み出し、輝度信号に変換して、表示装置に出力する方
法や、VRAMの配列情報をもとに直接ROMから所定
のタイミングで読み出し、輝度信号に変換して表示装置
に出力する方法等があり、いずれの方法も連続的に次の
画素または画素ラインをアクセスすることにより画像デ
ータを忠実に表示装置に転送してROMに記憶された原
画像と同一の画像を表示している。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
画像表示装置では、ROMに記憶されている原画像と同
一の画像を表示するようにしているため、平面的な画像
しか表示することができず、ROMに記憶されている画
像とは異なるイメージの画像を表示するためにはROM
に表示したい画像の画像データを全て記憶する必要があ
り、このためROMの容量を多く必要とする、という問
題がある。
画像表示装置では、ROMに記憶されている原画像と同
一の画像を表示するようにしているため、平面的な画像
しか表示することができず、ROMに記憶されている画
像とは異なるイメージの画像を表示するためにはROM
に表示したい画像の画像データを全て記憶する必要があ
り、このためROMの容量を多く必要とする、という問
題がある。
【0006】本発明は上記問題点を解決するためになさ
れたもので、少ない画像データ量で原画像とはイメージ
が異なる種々な視覚的効果を得ることができる画像表示
装置を提供することを目的とする。
れたもので、少ない画像データ量で原画像とはイメージ
が異なる種々な視覚的効果を得ることができる画像表示
装置を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は上記問題点を解
消するために成されたもので、予め定められた順に画像
データを記憶した記憶手段から所定のタイミングで順番
に所定の画素毎に画像データを読み出して表示装置に画
像を表示する画像表示装置において、前記記憶手段に記
憶された画像と同一の画像を表示するために画像データ
を読み出す順番とは異な順番で画像データを読み出し表
示装置に表示することを特徴とする。
消するために成されたもので、予め定められた順に画像
データを記憶した記憶手段から所定のタイミングで順番
に所定の画素毎に画像データを読み出して表示装置に画
像を表示する画像表示装置において、前記記憶手段に記
憶された画像と同一の画像を表示するために画像データ
を読み出す順番とは異な順番で画像データを読み出し表
示装置に表示することを特徴とする。
【0008】
【作用】本発明の画像表示装置では、記憶手段には予め
定められた順に画像データが記憶され、所定のタイミン
グで順番に所定の画素毎に、すなわち1画素毎、1画素
ライン毎または1画素ブロック毎に画像データが読み出
され、表示装置に表示される。この場合、記憶手段に記
憶された画像と同一の画像を表示するために画像データ
を読み出す順番とは異なる順番で画像データを読み出し
表示することによって、原画像とはイメージが異なった
種々の視覚的効果を有する画像を表示することができ
る。すなわち、所定の画素毎に画像データを読み出し、
原画像とは異なる画像として合成したり、原画像に対し
て湾曲したイメージの画像として表示したりすることが
できる。このため、原画像を表す1つの画像データから
種々の視覚的効果を有する画像を表示することができ
る。
定められた順に画像データが記憶され、所定のタイミン
グで順番に所定の画素毎に、すなわち1画素毎、1画素
ライン毎または1画素ブロック毎に画像データが読み出
され、表示装置に表示される。この場合、記憶手段に記
憶された画像と同一の画像を表示するために画像データ
を読み出す順番とは異なる順番で画像データを読み出し
表示することによって、原画像とはイメージが異なった
種々の視覚的効果を有する画像を表示することができ
る。すなわち、所定の画素毎に画像データを読み出し、
原画像とは異なる画像として合成したり、原画像に対し
て湾曲したイメージの画像として表示したりすることが
できる。このため、原画像を表す1つの画像データから
種々の視覚的効果を有する画像を表示することができ
る。
【0009】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図2には本実施例に係るパチンコ機10
が示されている。パチンコ機10は保持枠12を備えて
おり、この保持枠12の前面上部位置には遊技盤14が
嵌め込まれている。また、保持枠12の前面下部位置に
はパチンコ球を供給する供給皿16及び出球を貯留する
受皿18が配設されている。さらに、この受皿18の右
側にはパチンコ球を発射する発射装置20が配設されて
いる。発射装置20は操作ダイヤル22を備えており、
この操作ダイヤル22を所定角度回転することによりパ
チンコ球が連続的に発射される。
細に説明する。図2には本実施例に係るパチンコ機10
が示されている。パチンコ機10は保持枠12を備えて
おり、この保持枠12の前面上部位置には遊技盤14が
嵌め込まれている。また、保持枠12の前面下部位置に
はパチンコ球を供給する供給皿16及び出球を貯留する
受皿18が配設されている。さらに、この受皿18の右
側にはパチンコ球を発射する発射装置20が配設されて
いる。発射装置20は操作ダイヤル22を備えており、
この操作ダイヤル22を所定角度回転することによりパ
チンコ球が連続的に発射される。
【0010】上述した遊技盤14の下部には変動入賞装
置24が配設されており、所定の場合のみ断続的に開放
するように構成されている。また、遊技盤14の中央部
には、表示装置26が配置されている。この表示装置2
6の両脇には、第1の特定入賞口28が各々配設されて
いる。また、表示装置26の下方には、第2の特定入賞
口30が配設されている。
置24が配設されており、所定の場合のみ断続的に開放
するように構成されている。また、遊技盤14の中央部
には、表示装置26が配置されている。この表示装置2
6の両脇には、第1の特定入賞口28が各々配設されて
いる。また、表示装置26の下方には、第2の特定入賞
口30が配設されている。
【0011】図2には、上述した表示装置26の拡大正
面図が示されている。この可動表示装置26は、カラー
液晶ディスプレイ等を備えた表示部32と、変動入賞装
置25の開放回数をカウントする回数表示部34と、表
示部32の表示内容の変更途中で第1の特定入賞口28
及び第2の特定入賞口30へ入賞した打球の数を保持し
て表示するための入賞球表示部36とを備えている。
面図が示されている。この可動表示装置26は、カラー
液晶ディスプレイ等を備えた表示部32と、変動入賞装
置25の開放回数をカウントする回数表示部34と、表
示部32の表示内容の変更途中で第1の特定入賞口28
及び第2の特定入賞口30へ入賞した打球の数を保持し
て表示するための入賞球表示部36とを備えている。
【0012】図3に示すように、表示部32には、ドラ
イバが内蔵されていてビデオ信号により表示される。イ
ンタフェース回路50にはVRAM44が接続され、こ
のVRAM44はデータバス46を介してCPU40に
接続されている。また、データバス46にはROM42
が接続されている。そしてCPU40はアドレスバス4
8を介してROM42及びVRAM44のアドレスに接
続されている。
イバが内蔵されていてビデオ信号により表示される。イ
ンタフェース回路50にはVRAM44が接続され、こ
のVRAM44はデータバス46を介してCPU40に
接続されている。また、データバス46にはROM42
が接続されている。そしてCPU40はアドレスバス4
8を介してROM42及びVRAM44のアドレスに接
続されている。
【0013】ROM42には、図5に示すようにアドレ
ス1〜n(任意の自然数)の記憶エリアが設けられてお
り、各記憶エリアには原画像の画素ライン毎の画素デー
タが画面の上辺から下辺に向かって順番に記憶されてい
る。なお、ROMには、画素毎または画素ブロック毎に
画素データを記憶してもよい。
ス1〜n(任意の自然数)の記憶エリアが設けられてお
り、各記憶エリアには原画像の画素ライン毎の画素デー
タが画面の上辺から下辺に向かって順番に記憶されてい
る。なお、ROMには、画素毎または画素ブロック毎に
画素データを記憶してもよい。
【0014】図4は画面中央が盛り上がったような立体
的視覚効果が得られる画像を表示するために、ROM4
2から画素ライン毎に画像データを読み出してVRAM
44に記憶するルーチンを示すものである。
的視覚効果が得られる画像を表示するために、ROM4
2から画素ライン毎に画像データを読み出してVRAM
44に記憶するルーチンを示すものである。
【0015】ステップS1においてROM42から読み
出す画素ライン毎のアドレスを演算する。本実施例で
は、画面中央が盛り上がったような立体的視覚効果が得
られる画像を表示するようにしているため、画面中央部
ではROM42に記憶された原画像と同一の画像を表示
する場合と同様の画素ラインのアドレスが選択され、か
つ画面上下部においては中央から上部に向かって及び中
央から下部に向かって選択される画素ラインが徐々に少
なくなるようにアドレスが演算される。
出す画素ライン毎のアドレスを演算する。本実施例で
は、画面中央が盛り上がったような立体的視覚効果が得
られる画像を表示するようにしているため、画面中央部
ではROM42に記憶された原画像と同一の画像を表示
する場合と同様の画素ラインのアドレスが選択され、か
つ画面上下部においては中央から上部に向かって及び中
央から下部に向かって選択される画素ラインが徐々に少
なくなるようにアドレスが演算される。
【0016】次のステップS2では演算されたROM4
2のアドレスにアクセスし、読み出した画像データをス
テップS3においてVRAM44に記憶する。次のステ
ップS4では最終アドレスまでアクセスしVRAMに記
憶したか否かを判断し、最終アドレスまでの処理が終了
している場合にはこのルーチンを終了する。
2のアドレスにアクセスし、読み出した画像データをス
テップS3においてVRAM44に記憶する。次のステ
ップS4では最終アドレスまでアクセスしVRAMに記
憶したか否かを判断し、最終アドレスまでの処理が終了
している場合にはこのルーチンを終了する。
【0017】図5は上記のようにしてROMから読み出
した画像データをVRAMに記憶した状態を模式的に示
すものである。画素ライン毎の画像データは画面の上下
部に対応する部分では粗く読み出され、画面中央部に対
応する部分では細かく読み出されている。
した画像データをVRAMに記憶した状態を模式的に示
すものである。画素ライン毎の画像データは画面の上下
部に対応する部分では粗く読み出され、画面中央部に対
応する部分では細かく読み出されている。
【0018】VRAM44に記憶された画像データはイ
ンタフェース回路50を介して表示部32に送られて画
像が表示される。この時の画素ライン毎の画像データは
中央部が細かく上下部が粗くなっているため図6に示す
ように中央部が盛り上がったような立体的視覚効果が得
られる。
ンタフェース回路50を介して表示部32に送られて画
像が表示される。この時の画素ライン毎の画像データは
中央部が細かく上下部が粗くなっているため図6に示す
ように中央部が盛り上がったような立体的視覚効果が得
られる。
【0019】上記では画面上下部の画素ラインの選択数
を少なくして画面上下部の画像データを粗く読み出す例
について説明したが、画面中央部の画素ラインの選択数
を多くして画面中央部の画像データを細かくし、かつ画
面左右部の画素ラインの選択数を少なくして画面左右部
の画像データを粗く読み出すようにすれば、図7に示す
ように画面中央部が盛り上がりかつ画面左右部が後退し
たように見える画像が表示される。
を少なくして画面上下部の画像データを粗く読み出す例
について説明したが、画面中央部の画素ラインの選択数
を多くして画面中央部の画像データを細かくし、かつ画
面左右部の画素ラインの選択数を少なくして画面左右部
の画像データを粗く読み出すようにすれば、図7に示す
ように画面中央部が盛り上がりかつ画面左右部が後退し
たように見える画像が表示される。
【0020】また、画面上下部及び画面左右部の画像デ
ータを画面中央部から画面上下方向及び画面左右方向に
向かうに従って少なくなるようにすれば、図8に示すよ
うな画像を表示することができる。
ータを画面中央部から画面上下方向及び画面左右方向に
向かうに従って少なくなるようにすれば、図8に示すよ
うな画像を表示することができる。
【0021】上記の例では演算によってアクセスするア
ドレスを求める例を説明したが、図9に示すように、画
素ライン毎に表示したい画像の先頭アドレスを指定する
レジスタR1〜Rnと、先頭アドレスに対して相対的な
値を加算または減算する加減算器(あるいは乗算器を含
む)A1〜Anを設け、ライン毎のアクセスアドレスを
決定するようにしてもよい。なお、この場合はROMの
アドレスそのものである必要はなく、設定する画像の最
低アドレスを決定しておいて下位の数ビットは無視する
ような構成でもよい。
ドレスを求める例を説明したが、図9に示すように、画
素ライン毎に表示したい画像の先頭アドレスを指定する
レジスタR1〜Rnと、先頭アドレスに対して相対的な
値を加算または減算する加減算器(あるいは乗算器を含
む)A1〜Anを設け、ライン毎のアクセスアドレスを
決定するようにしてもよい。なお、この場合はROMの
アドレスそのものである必要はなく、設定する画像の最
低アドレスを決定しておいて下位の数ビットは無視する
ような構成でもよい。
【0022】以上により1つの原画像のデータに基づい
て遠近感を持たせたり、湾曲したイメージにしたりして
立体的視覚効果が得られる画像を表示することができ
る。
て遠近感を持たせたり、湾曲したイメージにしたりして
立体的視覚効果が得られる画像を表示することができ
る。
【0023】上記では1つの原画像を画面に表示する場
合を例に説明したが、実際には画像処理用LSIの機能
には、複数の画面を同時に合成して表示したり重ね合わ
せて表示したりする機能(スクリーン数、スプライト機
能等)を持っているのが一般的であり、そのためにVR
AMは各々のスプライト用及びスクリーン用のエリアを
持っている。
合を例に説明したが、実際には画像処理用LSIの機能
には、複数の画面を同時に合成して表示したり重ね合わ
せて表示したりする機能(スクリーン数、スプライト機
能等)を持っているのが一般的であり、そのためにVR
AMは各々のスプライト用及びスクリーン用のエリアを
持っている。
【0024】従って上記の表示方法をそれぞれのスプラ
イト毎あるいはスクリーン毎に持つことにより、表示画
面内のエリア毎またはキャラクタ毎に異なった立体感を
持たせて1つの画像を合成することにより現実の立体に
近い画像を表示することができる。
イト毎あるいはスクリーン毎に持つことにより、表示画
面内のエリア毎またはキャラクタ毎に異なった立体感を
持たせて1つの画像を合成することにより現実の立体に
近い画像を表示することができる。
【0025】また、動画に対しては上記の実施例に比べ
てライン毎のアクセス用のレジスタの値を動きに合わせ
て変化させることにより複雑な形状を3次元的にイメー
ジさせることもできる。図10はスプライト毎に上記の
実施例の画像表示装置を持たせて画像を合成した状態を
示すものであり、スプライトSP1、SP3は画面上下
部の画素ラインの画像データが画面中央部に比較して粗
く選択されており、スプライトSP2は左右方向の画素
ラインの画像データが画面中央部に比較して粗く選択さ
れている。なお、横のドット毎のアクセスは、そのデー
タ形式により異なるが、例えば、16色表示の場合、8
ビット中に4ビットが1画素として2画素分情報が格納
されており、その場合は2画素単位でアクセス支持する
256色表示の場合には8ビットに1画素で1画素単位
のアクセスが可能である。
てライン毎のアクセス用のレジスタの値を動きに合わせ
て変化させることにより複雑な形状を3次元的にイメー
ジさせることもできる。図10はスプライト毎に上記の
実施例の画像表示装置を持たせて画像を合成した状態を
示すものであり、スプライトSP1、SP3は画面上下
部の画素ラインの画像データが画面中央部に比較して粗
く選択されており、スプライトSP2は左右方向の画素
ラインの画像データが画面中央部に比較して粗く選択さ
れている。なお、横のドット毎のアクセスは、そのデー
タ形式により異なるが、例えば、16色表示の場合、8
ビット中に4ビットが1画素として2画素分情報が格納
されており、その場合は2画素単位でアクセス支持する
256色表示の場合には8ビットに1画素で1画素単位
のアクセスが可能である。
【0026】なお、表示部を制御する制御部は図3に示
したものに拘らず、図11に示すように更に画像処理I
C55を設けたものであってもよい。この場合、VRA
M44は画像処理IC55に内蔵させてもよい。
したものに拘らず、図11に示すように更に画像処理I
C55を設けたものであってもよい。この場合、VRA
M44は画像処理IC55に内蔵させてもよい。
【0027】また、上記では画素ライン毎に画像データ
を読み出すデータを説明したが、画素毎または画素ブロ
ック毎に画像データを読み出すようにしてもよい。ま
た、上記では、読み出した画像データをVRAMに記憶
して画像を表示する例について説明したが、VRAMに
画像データを読み出す配列情報を記憶しておいてこの配
列情報に基づいて直接ROMから所定のタイミングで画
像データを読み出し、輝度信号に変換して表示装置に出
力する方法にも適用することができる。
を読み出すデータを説明したが、画素毎または画素ブロ
ック毎に画像データを読み出すようにしてもよい。ま
た、上記では、読み出した画像データをVRAMに記憶
して画像を表示する例について説明したが、VRAMに
画像データを読み出す配列情報を記憶しておいてこの配
列情報に基づいて直接ROMから所定のタイミングで画
像データを読み出し、輝度信号に変換して表示装置に出
力する方法にも適用することができる。
【0028】
【発明の効果】以上説明したように本発明によれば、1
つの原画像の画像データから必要な画像データのみ読み
出して表示するようにしているため、原画像に対して遠
近感を持たせたり湾曲したイメージにしたりして立体的
な視覚効果を持った画像を表示することができる、とい
う効果が得られる。
つの原画像の画像データから必要な画像データのみ読み
出して表示するようにしているため、原画像に対して遠
近感を持たせたり湾曲したイメージにしたりして立体的
な視覚効果を持った画像を表示することができる、とい
う効果が得られる。
【図1】パチンコ機の正面図である。
【図2】表示部の拡大図である。
【図3】表示部を制御する制御部のブロック図である。
【図4】CPUによる画像読み出しルーチンを示す流れ
図である。
図である。
【図5】ROMに記憶された画像データ、選択されてV
RAMに記憶された画像データ及び表示画面上に表示さ
れたデータを模式的に示すブロック図である。
RAMに記憶された画像データ及び表示画面上に表示さ
れたデータを模式的に示すブロック図である。
【図6】原画像の画像データから上下方向の画素ライン
を粗く読み出した状態を示す図である。
を粗く読み出した状態を示す図である。
【図7】左右方向の画素ラインを粗く読み出した状態を
示す模式図である。
示す模式図である。
【図8】上下及び左右方向の画素ラインを粗く読み出し
た状態を示す模式図である。
た状態を示す模式図である。
【図9】レジスタによってアドレスを設定する場合のブ
ロック図である。
ロック図である。
【図10】1つの画面に複数のスプライトを表示して合
成した状態を示す図である。
成した状態を示す図である。
【図11】表示部を制御する制御部の他の例を示すブロ
ック図である。
ック図である。
44 VRAM 46 データバス 50 インタフェース回路
Claims (1)
- 【請求項1】 予め定められた順に画像データを記憶し
た記憶手段から所定のタイミングで順番に所定の画素毎
に画像データを読み出して表示装置に画像を表示する画
像表示装置において、 前記記憶手段に記憶された画像と同一の画像を表示する
ために画像データを読み出す順番とは異なる順番で画像
データを読み出し表示することを特徴とする画像表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19961194A JP3467085B2 (ja) | 1994-08-24 | 1994-08-24 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19961194A JP3467085B2 (ja) | 1994-08-24 | 1994-08-24 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0863137A true JPH0863137A (ja) | 1996-03-08 |
| JP3467085B2 JP3467085B2 (ja) | 2003-11-17 |
Family
ID=16410742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19961194A Ceased JP3467085B2 (ja) | 1994-08-24 | 1994-08-24 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3467085B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002210134A (ja) * | 2001-01-19 | 2002-07-30 | Sanyo Product Co Ltd | 遊技機 |
-
1994
- 1994-08-24 JP JP19961194A patent/JP3467085B2/ja not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002210134A (ja) * | 2001-01-19 | 2002-07-30 | Sanyo Product Co Ltd | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3467085B2 (ja) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708457A (en) | Video display apparatus and external storage device used therein | |
| US6411294B1 (en) | Image display apparatus and image display method | |
| US6037946A (en) | Image synthesis apparatus and image synthesis method | |
| US6362827B1 (en) | Apparatus and method for displaying a plurality of generated video images and externally supplied image data | |
| JP2001195230A (ja) | 描画処理システム、及び描画演算を行う半導体集積回路 | |
| EP1312047B1 (en) | Apparatus and method for rendering antialiased image | |
| KR100471905B1 (ko) | 메모리액세스방법및데이터처리장치 | |
| JPH10295934A (ja) | ビデオゲーム装置及びモデルのテクスチャの変化方法 | |
| EP0887768B1 (en) | A graphic processor and a graphic processing method | |
| JP3467085B2 (ja) | 画像表示装置 | |
| JP2005027796A (ja) | 遊技機、および、その画像表示装置 | |
| US20030231176A1 (en) | Memory access device, semiconductor device, memory access method, computer program and recording medium | |
| US6151035A (en) | Method and system for generating graphic data | |
| US5920302A (en) | Display scrolling circuit | |
| JP2737898B2 (ja) | ベクトル描画装置 | |
| JP2008125969A (ja) | 遊技機の画像表示装置 | |
| JPH07311570A (ja) | ゲーム機用アダプタ | |
| JP2849686B2 (ja) | 遊戯機用の表示制御装置 | |
| JP3480537B2 (ja) | ライン毎にアイテムの組合わせを設定できる画像表示制御装置 | |
| JP2849685B2 (ja) | 遊戯機用の表示制御装置 | |
| JP3514763B6 (ja) | スクロール画面表示回路 | |
| JP4313892B2 (ja) | 描画装置および描画方法、記録媒体 | |
| JPH0725828Y2 (ja) | 液晶表示情報処理装置 | |
| JP2002049929A (ja) | 画像生成装置、ゲーム装置、画像生成方法、及び記録媒体 | |
| JPH07313659A (ja) | ビデオスロットマシン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RVOP | Cancellation by post-grant opposition |