JPH0863405A - 制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコンピュータにリセット予告用電源
電圧低下検出回路を設け、その出力信号に基づいて不揮
発性の記憶手段に書込み処理を行う。 【構成】 リセット用電源電圧低下検出回路４よりしき
い値が高めに設定されたリセット予告用電源電圧低下検
出回路６が電源回路３の電圧低下を検出すると、マイク
ロコンピュータ５に対して検出信号を出力する。マイク
ロコンピュータ５はその出力信号を検出したときＥＥＰ
ＲＯＭ２に対して連続した書き込み処理を実行中であっ
た場合、その処理を中断して処理情報をＥＥＰＲＯＭ２
に書き込む。その後リセット用電源電圧低下検出回路４
の出力信号によってリセットがかかり、リセット解除後
のイニシャライズ処理において、マイクロコンピュータ
５はＥＥＰＲＯＭ２から電源電圧低下時に記憶させた処
理情報を読出して、電源電圧の低下によって中断した処
理を最後まで実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源が喪失した場合で
もデータを記憶できる不揮発性の記憶手段を有する制御
装置に関する。

【０００２】

【従来の技術】このような不揮発性の半導体記憶素子の
一つとしてＥＥＰＲＯＭがある。従来のＥＥＰＲＯＭを
用いた制御装置について図７乃至図９を用いて説明す
る。図７において、マイクロコンピュータ１は、その内
部に制御プログラムが組み込まれており、制御装置固有
の機能及びＥＥＰＲＯＭ２に対してデータの書き込み及
び読出し処理を行う。マイクロコンピュータ１とＥＥＰ
ＲＯＭ２とはアドレス及びデータバス、また、書き込み
・読出し制御信号線によって接続されている。

【０００３】ＥＥＰＲＯＭ２はマイクロコンピュータ１
によって書き込まれたデータを記憶するものであり、供
給されている電源が喪失してもその記憶されたデータは
保持される。電源回路３はマイクロコンピュータ１、Ｅ
ＥＰＲＯＭ２、及びリセット用電源電圧低下検出回路４
に電源を供給している。リセット用電源電圧低下検出回
路４の出力端子はマイクロコンピュータ１のリセット端
子に接続されており、電源回路３の電源電圧が所定のレ
ベル以下になったのを検出すると、電源電圧低下信号を
出力してマイクロコンピュータ１をリセットする。

【０００４】マイクロコンピュータ１がある条件で被制
御機器若しくは周辺機器に故障が発生したと認識した場
合は、マイクロコンピュータ１の制御プログラムのメイ
ンルーチンから割込みにより故障データ書き込み処理サ
ブルーチンが呼び出されて実行される。一般に故障デー
タ書き込み処理は、メンテナンスを考慮し、発生した故
障データを過去ｎ回分履歴として保持するようになって
いる。初期状態から故障データがｎ個発生するまでは、
故障データは故障データ記憶領域の先頭アドレスから順
次書き込まれていく。

【０００５】図８はＥＥＰＲＯＭ２に対する故障データ
書き込み処理のフローチャートの一例であり、発生した
故障データの履歴数がｎ個を超えた場合の故障データ書
き込み処理を示したものである。故障データの履歴数が
ｎ個を超えた場合は、読み込まれた最新の故障データは
まず最新故障データ用に設けられた格納領域に書き込ま
れる（ステップＳ１）。次に、ＥＥＰＲＯＭ２はその素
子の特性上、１バイトの故障データの１回の書き込みに
１２ｍｓ程度の時間を要するので、書き込みが完了する
までの時間待ちループ処理を行う（ステップＳ２）。

【０００６】次に過去ｎ回発生した故障データのうち最
古のデータである履歴ｎが書き込まれている先頭格納領
域に、読み込んだ履歴ｎ−１の故障データを上書きして
移し替え、同様に書き込み完了の時間待ちループを行う
（ステップＳ３，Ｓ４）。

【０００７】以下同様にして順次故障データの書き込み
アドレスをシフトして、最後に最新故障データの格納領
域から最新故障データを読出して履歴１の最終格納領域
に上書きしてから、書き込み完了の時間待ちループを行
う（ステップＳＮ−１，ＳＮ）。以上で故障データ書き
込み処理サブルーチンを終了し、プログラムはメインル
ーチンにリターンする。

【０００８】図９は、前述したＥＥＰＲＯＭ２への故障
データのシフト書き込み処理を示した概念的な説明図で
ある。図中のステップ番号は、図８のフローチャートの
ステップ番号に対応している。示されているのはシフト
される前のＥＥＰＲＯＭ２の履歴の状態であり、矢印の
示す方向（過去の履歴方向）に各格納領域の内容が１履
歴ずつシフトされて行く。

【０００９】

【発明が解決しようとする課題】ＥＥＰＲＯＭ２は、そ
の特性上、１バイトのデータを書き込むのに要する時間
は、他の半導体記憶素子に比べて非常に長く、１０数ミ
リ秒程度である。今、仮に一回の書き込み時間を１２ｍ
ｓ、書き込みデータ長を１バイト、履歴数を１０とする
と、故障データの書き込み処理時間には１２０ｍｓが必
要となる。

【００１０】ところで、従来の構成では、上記のＥＥＰ
ＲＯＭ２に対する故障データ書き込み処理など長い時間
を要する処理中に何等かの理由で電源回路３の電源電圧
低下が生じた場合、リセット用電源電圧低下検出回路４
から電源電圧低下信号が出力されてマイクロコンピュー
タ１は前記処理の途中でリセットされる。リセットされ
た後それが解除されると、マイクロコンピュータ１のプ
ログラムは所定のイニシャライズ処理を行うので全ての
処理は初期化され、ＥＥＰＲＯＭ２に対してシフト書き
込み処理中であった故障データは全格納領域へのシフト
書き込み処理が完了しないままとなり、故障データの履
歴は正しく保存されなくなってしまう。

【００１１】本発明は上記の問題を解決するためになさ
れたもので、その目的は、電源電圧の低下によりマイク
ロコンピュータがリセットされる前に不揮発性の記憶手
段に必要な情報を書き込み記憶させることができる制御
装置を提供するものである。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の制御装置は、被制御機器の制御演算
を行うマイクロコンピュータと、このマイクロコンピュ
ータの電源電圧の低下を検出し前記マイクロコンピュー
タに対してリセット信号を出力するリセット用電源電圧
低下検出回路と、このリセット用電源電圧低下検出回路
より高いしきい値で前記マイクロコンピュータの電源電
圧の低下を検出するリセット予告用電源電圧低下検出回
路と、このリセット予告用電源電圧低下検出回路の検出
信号に基づいて必要な情報が書き込み記憶される不揮発
性の記憶手段とを具備したことを特徴とするものであ
る。

【００１３】請求項２記載の制御装置は、被制御機器の
制御演算を行うマイクロコンピュータと、このマイクロ
コンピュータの電源電圧の低下を検出するリセット予告
用電源電圧低下検出回路と、このリセット予告用電源電
圧低下検出回路の検出信号に基づいて必要な情報が書き
込み記憶される不揮発性の記憶手段とを具備し、前記マ
イクロコンピュータは、前記リセット予告用電源電圧低
下検出回路の検出信号の出力の所定時間後に自己のリセ
ット端子にリセット信号を出力することを特徴とするも
のである。

【００１４】この場合、マイクロコンピュータは、次の
イニシャライズ処理において、不揮発性の記憶手段の情
報に基づいて処理を実行するように構成しても良い（請
求項３）。

【００１５】また、不揮発性の記憶手段は、複数の故障
データを記憶する複数の記憶領域を有し、マイクロコン
ピュータは、被制御機器若しくは周辺機器に故障が発生
する毎にその記憶領域に記憶された故障データを１格納
領域ずつ過去の故障データに上書きしてシフトさせ、最
新の故障データを記憶領域の最終格納領域に記憶させる
ように構成しても良い（請求項４）。

【００１６】

【作用】請求項１記載の制御装置によれば、マイクロコ
ンピュータに対してリセット信号を出力するリセット用
電源電圧低下検出回路より高いしきい値で被制御機器の
電源電圧の低下を検出するリセット予告用電源電圧低下
検出回路を具備したので、マイクロコンピュータは、リ
セットされるまでの間に必要な情報を不揮発性の記憶手
段に記憶させる処理を行うことができる。

【００１７】請求項２記載の制御装置によれば、マイク
ロコンピュータは、リセット予告用電源電圧低下検出回
路の情報の所定時間後に自己のリセット端子にリセット
信号を出力することを特徴としたので、上記と同様な作
用を１個の電源電圧低下検出回路によって実現すること
ができる。

【００１８】この場合、マイクロコンピュータが次のイ
ニシャライズ処理において不揮発性の記憶手段の情報に
基づいて処理を実行するように構成すれば、電源電圧の
低下が発生したときに実行中であった処理がリセット動
作によって中断しても、次のイニシャライズ処理におい
て不揮発性の記憶手段に記憶された情報に基づいて、電
源電圧の低下発生時に中断した処理を実行できる（請求
項３）。

【００１９】また、マイクロコンピュータが被制御機器
若しくは周辺機器に故障が発生する毎に、不揮発性の記
憶手段の記憶領域に記憶された故障データを１格納領域
ずつ過去の故障データに上書きしてシフトさせ、最新の
故障データを記憶領域の最終格納領域に記憶させるよう
に構成した場合は、故障データのシフト書き込み処理中
に電源電圧の低下が発生して処理が中断しても、次のイ
ニシャライズ処理において中断したシフト書き込み処理
が実行されるので、故障データの履歴は常に正しく記憶
される（請求項４）。

【００２０】

【実施例】以下、本発明の第１実施例について、図１乃
至図４を参照して説明する。図１については、図８と同
一部分には同一符号を付して説明を省略し、以下異なる
部分のみ説明する。マイクロコンピュータ１に代わるマ
イクロコンピュータ５には、従来と同様に、ＥＥＰＲＯ
Ｍ２，電源回路３及びリセット用電源電圧低下検出回路
４（以下リセット用検出回路と記述する）が接続されて
いる。また、電源回路３はリセット予告用電源電圧低下
検出回路６（以下、リセット予告用検出回路６と記述）
に対して電源を供給するようになっており、リセット予
告用検出回路６の出力端子はマイクロコンピュータ５の
入力ポートに接続されている。

【００２１】次に、本実施例の作用について説明する。
図２は図８に対応するもので、故障データが発生した場
合のマイクロコンピュータ５によるＥＥＰＲＯＭ２への
書き込み処理サブルーチンのフローチャートであるが、
既に発生した故障データの履歴数がＥＥＰＲＯＭ２の最
大格納領域数ｎを超えている場合の処理を示したもので
ある。

【００２２】まず、読み込まれた最新の故障データを最
新故障データ用に設けられた格納領域に書き込み、書き
込み完了時間待ちループ処理を行うところまでは従来例
と同様であるが（ステップＰ１，Ｐ２）、次にカウンタ
のカウント値ｘとして最大格納領域数ｎを代入する（ス
テップＰ３）。

【００２３】そして、過去ｎ回発生した故障データの内
の最古データである履歴ｎが書き込まれている先頭格納
領域に、読み込んだ履歴ｎ−１の故障データを上書きし
て移し替え、書き込み完了時間待ちループ処理を行うと
（ステップＰ４，Ｐ５）、カウント値ｘをデクリメント
して新たなカウント値ｘとする（ステップＰ６）。以下
同様にして、順次故障データの書き込みアドレスをシフ
トして行き、最後に最新故障データの格納領域から最新
故障データを読出して履歴１（最終格納領域）のアドレ
スに上書きした後、書き込み完了時間待ちループ処理を
行い（ステップＰＬ−２，ＰＬ−１）、カウント値ｘを
デクリメントして新たなカウント値ｘとする（ステップ
ＰＬ）。従って、このときにはカウント値ｘは０とな
る。以上で故障データ書き込み処理サブルーチンを終了
し、プログラムはメインルーチンにリターンする。

【００２４】一方、リセット予告用検出回路６はリセッ
ト用検出回路４と同様に電源回路３が出力する電源電圧
の低下を検出するが、その検出レベル（しきい値）は、
ＥＥＰＲＯＭ２への書き込み中に電源電圧低下が生じた
場合のプログラム上での処理時間を確保するため、リセ
ット用検出回路４より所定の電圧だけ高めに設定してあ
る。よって、電源電圧の低下があった場合は、リセット
予告用検出回路６は先に電源回路３の電源電圧の低下を
検出し、マイクロコンピュータ５に対して電源電圧低下
検出信号（ローレベル）を出力する。

【００２５】図３は、マイクロコンピュータ５にリセッ
ト予告用検出回路６から、電源電圧低下検出信号が与え
られたときの電源電圧低下処理の割込みによるフローチ
ャートを示す。尚、この図３に示す電源電圧低下処理サ
ブルーチンは、図２に示す故障データ書き込み処理サブ
ルーチンに対して優先度が高く設定された割り込みであ
る。マイクロコンピュータ５は、この電源電圧低下処理
サブルーチンでは、ＥＥＰＲＯＭ２に対して故障データ
書き込み処理中であるかをチェックする（ステップＱ
１）。判断ステップＱ１において故障データ書き込み処
理中ではないと判断すると、メインルーチンにリターン
する。

【００２６】また、判断ステップＱ１において故障デー
タ書き込み処理中であると判断された場合は、その書き
込み処理中で使用している前記カウンタのカウント値ｘ
をＥＥＰＲＯＭ２に設けてある記憶領域に書き込み、１
２ｍｓ経過して書き込みが終了してからメインルーチン
にリターンする（ステップＱ２，Ｑ３）。

【００２７】その後、リセット用検出回路４が電源電圧
の低下を検出して電源電圧低下検出信号（ローレベル）
を出力するので、マイクロコンピュータ５にはリセット
がかかる。そして、電源回路３の電源電圧が通常のレベ
ルに復帰すると、リセット用検出回路４はマイクロコン
ピュータ５のリセットを解除する。すると、マイクロコ
ンピュータ５はイニシャライズ処理を行う。

【００２８】図４は、マイクロコンピュータ５のプログ
ラムにおけるイニシャライズ処理ルーチンのフローチャ
ートの一部であり、電源電圧の低下発生時にＥＥＰＲＯ
Ｍ２に対する書き込み処理の中断があったかをチェック
し、その結果によって行う処理の部分を示す。

【００２９】まず、ＥＥＰＲＯＭ２の前記カウンタのカ
ウント値ｘを記憶してある記憶領域よりデータを読出し
て、そのカウント値ｘをカウンタに代入する（ステップ
Ｒ１）。

【００３０】次に、カウント値ｘが０であるかをチェッ
クし（ステップＲ２）、０であると判断すれば、これは
電源電圧の低下発生時にＥＥＰＲＯＭ２への書き込み処
理は中断しなかったことを示すので、この処理を抜け図
示しない次の通常のイニシャライズ処理ステップに進
む。

【００３１】判断ステップＲ２においてカウント値ｘが
０でないと判断すれば、次にカウント値ｘをｎと比較す
る（ステップＲ３）。判断ステップＲ３においてカウン
ト値ｘがｎであると判断すれば、電源電圧の低下発生時
にＥＥＰＲＯＭ２への書き込み処理が、カウント値ｘが
ｎのところで中断したことを示すので、履歴ｎが書き込
まれている先頭記憶領域に、読み込んだ履歴ｎ−１の故
障データを上書きして移し替え、書き込み完了時間待ち
ループ処理を行うと（ステップＲ４，Ｒ５）、カウント
値ｘをデクリメントして新たなカウント値ｘとし（ステ
ップＲ６）、次の処理ステップに進む。

【００３２】判断ステップＲ３においてカウント値ｘが
ｎでないと判断した場合は、ステップＲ４，Ｒ５及びＲ
６を飛ばして次のステップに進む。次の図示しないステ
ップにおいてカウント値ｘはｎ−１と比較され、ｎ−１
であれば履歴ｎ−２を履歴ｎ−１に上書きするシフト書
き込み処理を行い、ｎ−１でなければ次に、ｎ−２であ
るか、と順次小さい数と比較してカウント値ｘを特定
し、電源電圧低下発生時に中断したところから図３と同
様に順次シフト書き込み処理を行う。

【００３３】そして、最新故障データの格納領域から最
新故障データを読出して履歴１（最終格納領域）のアド
レスに上書きして書き込みが完了すると、シフト書き込
み処理を終了する（ステップＲＭ−２，ＲＭ−１）。そ
の後、カウント値ｘをデクリメントして０になった値を
カウンタに代入すると（ステップＲＭ）、図示しない次
のイニシャライズ処理ステップに進む。

【００３４】このように、本実施例によれば、電源電圧
の低下によってリセット予告用検出回路６より電源電圧
低下検出信号が出力された時にＥＥＰＲＯＭ２に対して
故障データの書き込み処理中であった場合は、書き込み
処理に使用しているカウンタのカウント値ｘをＥＥＰＲ
ＯＭ２に記憶させるように構成したので、次のイニシャ
ライズ処理において、記憶させたカウンタの値から電源
電圧低下発生時に中断した故障データ書き込み処理を実
行することができ、故障データの履歴を常に正しい状態
に記憶させることができる。

【００３５】図５及び図６は本発明の第２実施例を示す
ものである。図５は第２実施例の構成を示すが、図１と
同一部分には同一符号を付して説明を省略し、以下異な
る部分のみ説明する。即ち、この第２実施例では、リセ
ット用検出回路４は設けられておらず、代わりに、負論
理のアンド回路７が設けられており、このアンド回路７
において、一方の入力端子はリセット予告用検出回路６
の出力端子に接続され、他方の入力端子はマイクロコン
ピュータ５の出力ポートに接続され、出力端子はマイク
ロコンピュータ５のリセット端子に接続されている。

【００３６】図６は第２実施例のマイクロコンピュータ
５による電源電圧低下処理サブルーチンであり、図３と
異なるところは、判断ステップＱ３の次に処理ステップ
Ｑ４を設けたもので、この処理ステップ４においては、
マイクロコンピュータ５は出力ポートにリセット信号
（ローレベル）を出力する。そして、このときにはリセ
ット予告用検出回路６が電源電圧低下検出信号（ローレ
ベル）を出力しているので、アンド回路７の出力信号は
ローレベルとなり、マイクロコンピュータ５がリセット
される。

【００３７】このように、第２実施例によれば、マイク
ロコンピュータ５が、リセットがかかる前に行うべき処
理を実行した直後に、即ち、リセット予告用検出回路６
の電源電圧低下検出信号の出力の所定時間後に自分の出
力ポートに対する出力信号によってリセットをかけるよ
うに構成したので、第１実施例におけるリセット用検出
回路４を具備せずとも、第１実施例と同様の効果を実現
できる。

【００３８】尚、本発明は上記し且つ図面に示す実施例
にのみ限定されるものではなく、次のような変形が可能
である。不揮発性の記憶手段としてＥＥＰＲＯＭを用い
たが、バッテリバックアップされたＳＲＡＭ、またはハ
ードディスク等の磁気記憶装置でも良い。

【００３９】また、電源電圧低下発生時に実行中の処理
の例として、故障データのＥＥＰＲＯＭに対する書き込
み処理を示したが、連続的に履歴として記録されるデー
タの種類としては、一定時間毎に記録される被制御装置
の動作情報や、周辺機器からの入力情報などでも良い。

【００４０】更に、ある程度連続してデータの転送を行
う処理としては、ＥＥＰＲＯＭに対するシフト書き込み
処理でなくとも、例えばシリアルデータ転送やＤＭＡ転
送等でも良く、電源電圧低下発生時にその処理の途中で
あった場合、その時点でどこまで処理を行ったかを示す
何等かのパラメータを不揮発性の記憶手段に記憶させる
ようにしても良い。

【００４１】加えて、第２実施例において、マイクロコ
ンピュータ５の出力ポートからのリセット信号をアンド
回路７を介さずに、直接リセット端子に与えるようにし
ても良い。

【００４２】

【発明の効果】以上の説明から明らかなように、請求項
１記載の制御装置によれば、マイクロコンピュータに対
してリセット信号を出力するリセット用電源電圧低下検
出回路より高いしきい値でマイクロコンピュータの電源
電圧の低下を検出するリセット予告用電源電圧低下検出
回路を具備したので、マイクロコンピュータは、リセッ
トされるまでの間に必要な情報を不揮発性の記憶手段に
記憶させる処理を行うことができる。

【００４３】請求項２記載の制御装置によれば、マイク
ロコンピュータは、リセット予告用電源電圧低下検出回
路の情報の所定時間後に自己のリセット端子にリセット
信号を出力することを特徴としたので、上記と同様な効
果を１個の電源電圧低下検出回路によって実現すること
ができる。

【００４４】請求項３記載の制御装置によれば、マイク
ロコンピュータは、次のイニシャライズ処理において不
揮発性の記憶手段の情報に基づいて処理を実行すること
を特徴としたので、電源電圧の低下が発生したときに実
行中であった処理がリセット動作によって中断しても、
次のイニシャライズ処理において不揮発性の記憶手段に
記憶された情報に基づいて、電源電圧低下発生時に中断
した処理を実行することができる。

【００４５】請求項４記載の制御装置によれば、マイク
ロコンピュータは被制御機器若しくは周辺機器に故障が
発生する毎に、不揮発性の記憶手段の記憶領域に記憶さ
れた故障データを１格納領域ずつ過去の故障データに上
書きしてシフトさせ、最新の故障データを記憶領域の最
終格納領域に記憶させることを特徴としたので、故障デ
ータのシフト書き込み処理中に電源電圧の低下が発生し
て処理が中断しても、次のイニシャライズ処理において
中断したシフト書き込み処理が実行されるので、故障デ
ータの履歴は常に正しい状態で保存される。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す電気的構成のブロッ
ク図

【図２】ＥＥＰＲＯＭ書き込み処理を示すフローチャー
ト

【図３】電源電圧低下信号検出時の処理を示すフローチ
ャート

【図４】イニシャライズ処理の一部を示すフローチャー
ト

【図５】本発明の第２実施例を示す電気的構成のブロッ
ク図

【図６】電源電圧低下信号検出時の処理を示すフローチ
ャート

【図７】従来の技術を示す電気的構成のブロック図

【図８】ＥＥＰＲＯＭ書き込み処理を示すフローチャー
ト

【図９】ＥＥＰＲＯＭ書き込み処理を示す概念図

【符号の説明】

２はＥＥＰＲＯＭ（不揮発性の記憶手段）、３は電源回
路、４はリセット用電源電圧低下検出回路、５はマイク
ロコンピュータ、６はリセット予告用電源電圧低下検出
回路を示す。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 被制御機器の制御演算を行うマイクロコ
   ンピュータと、このマイクロコンピュータの電源電圧の
   低下を検出し前記マイクロコンピュータに対してリセッ
   ト信号を出力するリセット用電源電圧低下検出回路と、
   このリセット用電源電圧低下検出回路より高いしきい値
   で前記マイクロコンピュータの電源電圧の低下を検出す
   るリセット予告用電源電圧低下検出回路と、このリセッ
   ト予告用電源電圧低下検出回路の検出信号に基づいて必
   要な情報が書き込み記憶される不揮発性の記憶手段とを
   具備したことを特徴とする制御装置。
2. 【請求項２】 被制御機器の制御演算を行うマイクロコ
   ンピュータと、このマイクロコンピュータの電源電圧の
   低下を検出するリセット予告用電源電圧低下検出回路
   と、このリセット予告用電源電圧低下検出回路の検出信
   号に基づいて必要な情報が書き込み記憶される不揮発性
   の記憶手段とを具備し、前記マイクロコンピュータは、
   前記リセット予告用電源電圧低下検出回路の検出信号の
   出力の所定時間後に自己のリセット端子にリセット信号
   を出力することを特徴とする制御装置。
3. 【請求項３】 前記マイクロコンピュータは、次のイニ
   シャライズ処理において、前記不揮発性の記憶手段の情
   報に基づいて処理を実行することを特徴とする請求項１
   又は２記載の制御装置。
4. 【請求項４】 前記不揮発性の記憶手段は、複数の故障
   データを記憶する複数の記憶領域を有し、前記マイクロ
   コンピュータは、前記被制御機器若しくは周辺機器に故
   障が発生する毎にその記憶領域に記憶された故障データ
   を１格納領域ずつ過去の故障データに上書きしてシフト
   させ、最新の故障データを前記記憶領域の最終格納領域
   に記憶させることを特徴とする請求項１，２または３記
   載の制御装置。