JPH0863444A - Ｅｅｐｒｏｍ内蔵マイクロコンピュータ及びｅｅｐｒｏｍ内蔵マイクロコンピュータの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＥＥＰＲＯＭを外部から直接制御してデータ
の書き込み及び読み出しができるとともに、外部からの
ＥＥＰＲＯＭの直接制御の可否を切り換えられるＥＥＰ
ＲＯＭ内蔵マイクロコンピュータ及びその製造方法を得
る。 【構成】 ＥＥＰＲＯＭ８の書き込み及び読み出しを、
ＣＰＵ２を介して行うための第一の入出力手段６、Ｐ１
〜Ｐ５と、外部から直接行うための第二の入出力手段Ｐ
６〜Ｐ３２と、第二の入出力手段における外部からの入
出力の可否を切り換えるための切換制御手段９、１０と
が設けられている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＥＥＰＲＯＭ内蔵マ
イクロコンピュータ、及び、ＥＥＰＲＯＭ内蔵マイクロ
コンピュータの製造方法に関する。

【０００２】

【従来の技術】図１０は、従来のＥＥＰＲＯＭ内蔵マイ
クロコンピュータの構造を示したブロック図で、たとえ
ばＩＣカード等に搭載されて使用されるものである。図
１０に示すように、マイクロコンピュータ１は、データ
を処理するためのＣＰＵ２と、ＣＰＵ２が処理を行うた
めの処理プログラムを格納しているＲＯＭ３と、一時的
にデータの格納を行うためのＲＡＭ４と、常時データの
格納を行い必要に応じて書き換えを行うためのＥＥＰＲ
ＯＭ５と、外部とのデータの入出力を制御する入出力回
路６と、またこれらの各機能を電気的に接続しているシ
ステムバス７とで構成されている。また、ＩＣカード専
用のマイクロコンピュータ１には、ＩＳＯ（国際標準化
機構）の規格により、外部との入出力端子として用いら
れる５つの端子、即ち、ＶＤＤ端子Ｐ１、ＧＮＤ端子Ｐ
２、ＲＳＴ（リセット）端子Ｐ３、ＣＬＫ（クロック）
端子Ｐ４、Ｉ／Ｏ端子Ｐ５が設けられている。

【０００３】次に動作について説明する。マイクロコン
ピュータ１は、外部からＶＤＤ端子Ｐ１、ＧＮＤ端子Ｐ
２、ＲＳＴ端子Ｐ３、ＣＬＫ端子Ｐ４にそれぞれ信号が
入力されると動作を開始する。また、マイクロコンピュ
ータ１は、外部とＩ／Ｏ端子Ｐ５を介してシリアルでデ
ータの授受を行い、入出力回路６においてシリアルで入
力されたデータをシリアル／パラレル変換しパラレルデ
ータにして、システムバス７を介してＣＰＵ２に伝達す
る。ＣＰＵ２は、ＲＯＭ３に格納されている処理プログ
ラムに従って処理を行い、一時的に格納が必要なデータ
はＲＡＭ４に格納し、常時格納が必要なデータはＥＥＰ
ＲＯＭ５へ格納する。また、処理結果等のように外部へ
出力するデータは入出力回路６においてパラレル／シリ
アル変換によりシリアルデータに変換されて、Ｉ／Ｏ端
子Ｐ５を介してシリアルで外部へ出力される。

【０００４】

【発明が解決しようとする課題】以上のように従来のＥ
ＥＰＲＯＭ内蔵マイクロコンピュータ１に内蔵されてい
るＥＥＰＲＯＭ５は、ＣＰＵ２の制御によってのみ書き
込み／読み出しの制御がされていた。また、従来のＥＥ
ＰＲＯＭ内蔵マイクロコンピュータ１においては、上述
したように、外部とシリアルでデータの入出力を行うた
めＥＥＰＲＯＭ５へのデータの書き込み時間が増大し、
特に、テスト段階で多数回（たとえば１万回程度）の書
き込みテストを行ったりする場合には、書き込みテスト
に膨大な時間がかかってしまうという問題があった。ま
た、出荷時においてもＥＥＰＲＯＭ５の全エリアに初期
データを書き込んで出荷する場合、シリアルでデータの
書き込みを行っていると膨大な時間がかかってしまうと
いう問題があった。

【０００５】不揮発生メモリとしてのＥＥＰＲＯＭ５は
記憶したデータの保持を電源バックアップを行わずにで
き（電源をオフしてもデータが消えない）、電気的に書
換も可能なため最近特に注目を浴びている。ＥＥＰＲＯ
Ｍ５は、以前からその構想が進められていたものの、そ
の製造方法が困難であったため、製造技術の進歩に伴っ
て最近になってようやくマイクロコンピュータ１に内蔵
され始めてきた。しかしながら、マイクロコンピュータ
１とＥＥＰＲＯＭ５を同一チップ上に形成することはま
だまだ難しく、特により大容量のＥＥＰＲＯＭを搭載す
る場合や、より微細化したプロセスで製造する場合に
は、製造後にＣＰＵ２とＥＥＰＲＯＭ５の両方を一回の
評価テストで最初から正常に動作させることは難しく、
ＣＰＵ２の制御でのみＥＥＰＲＯＭ５が動作する場合、
ＥＥＰＲＯＭ５以外の周辺機能が確実に動作するまでは
ＥＥＰＲＯＭ５を評価することが出来ないという問題が
あった。

【０００６】そのため、これらの問題点を解決する手段
として、たとえば特開平５−１６５９８０に開示されて
いるようなＥＥＰＲＯＭ内蔵マイクロコンピュータにお
いて、外部から直接的にＥＥＰＲＯＭデータの書き込み
／読み出しを可能にすることが考えられた。図１１にそ
の構造を示す。図のように、ＥＥＰＲＯＭ１１８にコン
トロール部１１９が電気的に接続されており、コントロ
ール部１１９には２つの端子、ＳＣＬ端子１１１及びＳ
ＤＡ端子１１２が接続されている。コントロール部１１
９内には、ＳＣＬ端子１１１に接続されている制御回路
１１３と、制御回路１１３に接続され、書き込み動作の
ための高電圧を発生する書き込み電圧発生回路１１５と
が設けられている。また、アドレスカウンタ１１４、デ
ータレジスタ１１６、及び、データ出力回路１１７が設
けられ、それらはＳＤＡ端子１１２に電気的に接続され
ている。ＳＤＡ端子１１２には制御回路１１３も接続さ
れており、また、制御回路１１３及びデータ出力回路１
１７はデータレジスタ１１６に接続されており、アドレ
スカウンタ１１４及びデータレジスタ１１６はＥＥＰＲ
ＯＭ１１８に接続されている。

【０００７】動作について説明する。まず、ＥＥＰＲＯ
Ｍ１１８にデータの書き込みを行う場合について説明す
る。ＳＣＬ端子１１１から制御回路１１３を介してアド
レスカウンタ１１４に、データを書き込みたいＥＥＰＲ
ＯＭ１８のアドレスを示すアドレスデータを入力してＥ
ＥＰＲＯＭ１１８に送信し、書き込みを行うことを宣言
するため書き込み信号をＳＤＡ端子１１２に入力する。
さらにＳＤＡ端子１１２から書き込みたいデータをデー
タレジスト１１６に入力し、８ビット揃った時点で、ア
ドレスカウンタ１１４に入力されているアドレスデータ
のアドレスにデータを送信し、書き込み電圧発生回路１
１５から発生された高電圧により書き込みを行う。一
方、データの読み出しを行う場合は、ＳＣＬ端子１１１
から制御回路１１３を介して、アドレスカウンタ１１４
に、データを読み出したいＥＥＰＲＯＭ１１８のアドレ
スを示すアドレスデータを入力し、読み出しを行うこと
を宣言するため読み出し信号をＳＤＡ端子１１２に入力
する。ＥＥＰＲＯＭ１１８からデータレジスタ１１６に
送信されたデータは出力回路１１７を介してＳＤＡ端子
１１２に送られ、読み出しが行われる。

【０００８】以上のような構成にしたことにより、ＥＥ
ＰＲＯＭ１１８へのデータの書き込み／読み出しがＣＰ
Ｕ２（図１０参照）を介することなく行えるという利点
が得られた。しかしながら、通常ＥＥＰＲＯＭ内蔵マイ
クロコンピュータを搭載して製品化されたＩＣカード等
は銀行カードやクレジットカード等に用いられる場合が
多く、その際ＥＥＰＲＯＭ１１８へは金銭データや取引
データ等重要なデータを記憶させる場合が一般的であ
り、ＩＣカード等に用いられるＥＥＰＲＯＭ内蔵マイク
ロコンピュータでは外部から直接ＥＥＰＲＯＭのデータ
を書き換えたり読み出したり出来る事はデータの安全性
上の問題があった。

【０００９】また、ＥＥＰＲＯＭ内蔵マイクロコンピュ
ータにおいては、ＥＥＰＲＯＭの種々の機能を実現する
ため、動作モードを変更するための動作レジスタを内蔵
している場合が一般的である。たとえば、動作レジスタ
の１つとしてのステータスレジスタは、そこに決められ
た値を設定することで、ＥＥＰＲＯＭの書き込みモード
を変更することができる。通常は、動作レジスタは、Ｒ
ＡＭ４内やＥＥＰＲＯＭに補助領域を設けて内蔵する場
合が一般的であるため、ＣＰＵ２の制御によってのみ動
作レジスタの内容の設定が行われるため、ＣＰＵ２が確
実に動作しない場合には動作レジスタの内容の設定がで
きず、ＥＥＰＲＯＭ５の評価テストの際に、動作モード
が変更できず評価内容が充実しないという問題があっ
た。

【００１０】この発明は、上記の課題を解決するために
なされたもので、ＥＥＰＲＯＭを外部から直接、パラレ
ルデータによる書き込み／読み出し制御できるととも
に、外部からの制御の可否を選択できるようにして、出
荷時のＥＥＰＲＯＭのテスト時間を大幅に短縮し、か
つ、データの安全性も向上させるためのＥＥＰＲＯＭ内
蔵マイクロコンピュータ及びその製造方法を得ることを
目的とする。

【００１１】さらに、出荷時のＥＥＰＲＯＭのテストの
際に動作モードを変更するための動作レジスタを外部か
ら直接制御できるようにし、充実した評価内容のテスト
が行えるＥＥＰＲＯＭ内蔵マイクロコンピュータ及びそ
の製造方法を得ることをも目的とする。

【００１２】

【課題を解決するための手段】この発明に係るＥＥＰＲ
ＯＭ内蔵マイクロコンピュータにおいては、中央処理手
段と、電気的にデータの書き込み及び読み出しが可能な
不揮発性メモリであるＥＥＰＲＯＭと、中央処理手段に
電気的に接続され、ＥＥＰＲＯＭのデータの書き込み及
び読み出しを中央処理手段の制御により行うための信号
の入出力を外部と行うための第一の入出力手段と、ＥＥ
ＰＲＯＭに電気的に接続され、ＥＥＰＲＯＭのメモリの
書き込み及び読み出しを外部から直接行うための信号の
入出力を行うための第二の入出力手段と、ＥＥＰＲＯＭ
と第一の入出力手段及び第二の入出力手段との間に電気
的に接続されて、第一の入出力手段からの信号と第二の
入出力手段からの信号とを選択し切り換えるための信号
切換制御手段と、信号切換制御手段と第二の入出力手段
との間に電気的に接続され、中央処理手段の制御によ
り、第二の入出力手段による外部との入出力の可否を切
り換えるための外部入出力可否切換制御手段とを備えて
いる。

【００１３】請求項２の発明は、中央処理手段と、不揮
発性メモリを有し、電気的にそのメモリの書き込み及び
読み出しが可能なＥＥＰＲＯＭと、中央処理手段に電気
的に接続され、ＥＥＰＲＯＭのメモリの書き込み及び読
み出しを中央処理手段を介して行うための信号の入出力
を外部と行うための第一の入出力手段と、ＥＥＰＲＯＭ
に電気的に接続され、ＥＥＰＲＯＭのメモリの書き込み
及び読み出しを外部から直接行うための信号の入出力を
行うための第二の入出力手段と、ＥＥＰＲＯＭと第一の
入出力手段及び第二の入出力手段との間に電気的に接続
されて、第一の入出力手段からの信号と第二の入出力手
段からの信号とを選択し切り換えるための信号切換制御
手段と、中央処理手段に電気的に接続されるとともに、
第二の入出力手段に電気的に接続されて、中央処理手段
または第二の入出力手段を介してＥＥＰＲＯＭの動作モ
ードが設定される動作レジスタとを備えている。

【００１４】請求項３の発明は、信号切換制御手段及び
動作レジスタと、第二の入出力手段と、の間に電気的に
接続され、中央処理手段の制御により、第二の入出力手
段による外部からの入出力の可否を切り換えるための外
部入出力可否切換制御手段を備えている。

【００１５】請求項４の発明は、ＥＥＰＲＯＭと動作レ
ジスタとを同一メモリマップ上に構成したものである。

【００１６】請求項５の発明は、外部入出力可否切換制
御手段を、初期状態に、外部からの入出力が可能な状態
に設定するための初期設定手段を備えている。

【００１７】請求項６の発明は、中央処理手段と、電気
的にデータの書き込み及び読み出しが可能な不揮発性メ
モリであるＥＥＰＲＯＭと、中央処理手段に電気的に接
続され、ＥＥＰＲＯＭのデータの書き込み及び読み出し
を中央処理手段を介して行うための信号の入出力を行う
ための第一の入出力手段と、ＥＥＰＲＯＭに電気的に接
続され、ＥＥＰＲＯＭのデータの書き込み及び読み出し
を外部から直接行うための信号の入出力を外部と行うた
めの第二の入出力手段と、ＥＥＰＲＯＭと第一の入出力
手段及び第二の入出力手段との間に電気的に接続され
て、第一の入出力手段からの信号と第二の入出力手段か
らの信号とを選択し切り換えるための信号切換制御手段
と、信号切換制御手段と第二の入出力手段との間に電気
的に接続され、中央処理手段の制御により、第二の入出
力手段による外部との入出力の可否を切り換えるための
外部入出力可否切換制御手段とを備えたＥＥＰＲＯＭ内
蔵マイクロコンピュータを形成する工程と、第一の入出
力手段及び中央処理手段を介して、ＥＥＰＲＯＭのデー
タの書き込み及び読み出しのテストを行う工程と、第二
の入出力手段を介して、ＥＥＰＲＯＭのデータの書き込
み及び読み出しのテストを外部から直接行う工程と、Ｅ
ＥＰＲＯＭに初期データを書き込む工程と、第二の入出
力手段による外部との入出力を上記外部入出力可否切換
制御手段により禁止する工程とを備えたＥＥＰＲＯＭ内
蔵マイクロコンピュータの製造方法である。

【００１８】請求項７の発明は、上記ＥＥＰＲＯＭ内蔵
マイクロコンピュータが、中央処理手段に電気的に接続
されるとともに、第二の入出力手段に電気的に接続され
て、中央処理手段または第二の入出力手段を介してＥＥ
ＰＲＯＭの動作モードが設定される動作レジスタを備
え、動作レジスタに第二の入出力手段を介してＥＥＰＲ
ＯＭの動作モードを設定する工程とを備えている。

【００１９】請求項８の発明は、請求項２記載のＥＥＰ
ＲＯＭ内蔵マイクロコンピュータを形成する工程と、第
一の入出力手段及び中央処理手段を介して、ＥＥＰＲＯ
Ｍのデータの書き込み及び読み出しのテストを行う工程
と、動作レジスタに第二の入出力手段を介してＥＥＰＲ
ＯＭの動作モードを設定する工程と、第二の入出力手段
を介して、ＥＥＰＲＯＭのデータの書き込み及び読み出
しのテストを外部から直接行う工程と、ＥＥＰＲＯＭに
初期データを書き込む工程とを備えたＥＥＰＲＯＭ内蔵
マイクロコンピュータの製造方法である。

【００２０】請求項９の発明は、ＥＥＰＲＯＭと動作レ
ジスタとが同一メモリマップ上に構成される。

【００２１】

【作用】請求項１の発明においては、ＥＥＰＲＯＭのメ
モリの書き込み及び読み出しを外部から直接行うための
第二の入出力手段と、第二の入出力手段における外部と
の入出力の可否を切り換えるための外部入出力可否切換
制御手段とを設けるようにしたので、ＥＥＰＲＯＭメモ
リへの連続書き込みテストのように従来は時間のかかっ
ていた工程を迅速に行うとともに、上記切換制御手段に
より外部との入出力の可否を切り換えるので、出荷時に
外部との入出力を禁止する状態に切り換えておけば、市
場においてデータが書き換えられたり読み出されたりす
ることを防止する。

【００２２】請求項２の発明においては、ＥＥＰＲＯＭ
のメモリの書き込み及び読み出しを外部から直接行うた
めの第二の入出力手段を設け、ＥＥＰＲＯＭの動作レジ
スタの制御も第二の入出力手段を介して外部から直接す
るようにしたので、ＥＥＰＲＯＭメモリへの連続書き込
みテストのように従来は時間のかかっていた工程を迅速
に行うとともに、動作レジスタの内容を外部から自由に
設定してＥＥＰＲＯＭの評価テストを行う。

【００２３】請求項３の発明においては、ＥＥＰＲＯＭ
のメモリの書き込み及び読み出しを外部から直接行うた
めの第二の入出力手段と、第二の入出力手段における外
部との入出力の可否を切り換えるための外部入出力可否
切換制御手段とを設け、さらに、ＥＥＰＲＯＭの動作レ
ジスタの制御も第二の入出力手段を介して外部から直接
するようにしたので、ＥＥＰＲＯＭメモリへの連続書き
込みテストのように従来は時間のかかっていた工程を迅
速に行うとともに、動作レジスタの内容を外部から自由
に設定してＥＥＰＲＯＭの評価テストを行い、さらに、
上記切換制御手段により外部との入出力の可否を切り換
えるので、出荷時に外部との入出力を禁止する状態に切
り換えておけば、市場においてデータが書き換えられた
り読み出されたりすることを防止する。

【００２４】請求項４の発明においては、ＥＥＰＲＯＭ
のメモリと動作レジスタとが同一メモリマップ上に構成
されているので、上記第二の入出力手段に、単に、ＥＥ
ＰＲＯＭのメモリのアドレスを設定するか、動作レジス
タのアドレスを設定するかによって、ＥＥＰＲＯＭのメ
モリと動作レジスタのいずれにおいても容易にデータの
書き込み及び読み出しが行われる。

【００２５】請求項５の発明においては、外部入出力可
否切換制御手段を、初期状態に外部からの入出力が可能
な状態に設定するようにした初期設定手段を設けたの
で、電源投入時に自動的に外部からの直接制御を許可す
る状態に設定されている。

【００２６】請求項６の発明においては、ＥＥＰＲＯＭ
のメモリへの連続書き込みテストのように従来は時間の
かかっていた工程も、ＥＥＰＲＯＭを外部から直接制御
して迅速に行い、その後に、外部入出力可否切換制御手
段により外部との入出力の可否が切り換えられるので、
出荷時に外部との入出力を禁止する状態に切り換えてお
けば、市場においてデータが書き換えられたり読み出さ
れたりすることを防ぐことができるＥＥＰＲＯＭ内蔵マ
イクロコンピュータの製造方法を得る。

【００２７】請求項７の発明においては、外部から制御
できる動作レジスタを設けて、外部から動作レジスタの
内容を自由に変更してＥＥＰＲＯＭの評価テストを行う
ようにしたので、評価内容を充実させて評価テストを行
う。

【００２８】請求項８の発明においては、ＥＥＰＲＯＭ
のメモリへの連続書き込みテストのように従来は時間の
かかっていた工程も、ＥＥＰＲＯＭを外部から直接制御
して迅速に行い、さらに、外部から制御できる動作レジ
スタを設けて、外部から動作レジスタの内容を自由に変
更してＥＥＰＲＯＭの評価テストを行うようにしたの
で、評価内容を充実させて評価テストを行うことができ
るＥＥＰＲＯＭ内蔵マイクロコンピュータの製造方法が
得られる。

【００２９】請求項９の発明においては、ＥＥＰＲＯＭ
のメモリと動作レジスタとが同一メモリマップ上に構成
されているので、上記第二の入出力手段に、単に、ＥＥ
ＰＲＯＭのメモリのアドレスを設定するか、動作レジス
タのアドレスを設定するかによって、ＥＥＰＲＯＭのメ
モリと動作レジスタのいずれにおいても容易にデータの
書き込み及び読み出しを行うことができ、より迅速かつ
効率的に評価テストを行う。

【００３０】

【実施例】

実施例１．図１は、本発明の実施例によるＥＥＰＲＯＭ
内蔵マイクロコンピュータ２７の構造を示したブロック
図である。図１に示すように、本発明のマイクロコンピ
ュータ２７は、中央処理手段であるＣＰＵ２を介さずに
外部からの直接制御によってデータの書き換え／読み出
しが単体で可能なＥＥＰＲＯＭ８と、ＥＥＰＲＯＭ８の
外部からの直接制御の可否を制御するための制御レジス
タ９とが設けられており、それらはシステムバス７に電
気的に接続されている。また、制御スイッチ１０が制御
レジスタ９に電気的に接続されており、ＣＰＵ２の制御
による制御レジスタ９の設定により、ＥＥＰＲＯＭ８へ
の外部入力信号の入力の可否を切り換える。制御スイッ
チ１０には、ＥＥＰＲＯＭ８の外部からの直接制御のた
めの上記の外部入力信号が入力される専用端子Ｐ６〜Ｐ
３２が接続されている。専用端子Ｐ６〜Ｐ３２のうち、
Ｐ６〜Ｐ１９はアドレスバス端子（ＡＤ０〜ＡＤ１３）
であり、Ｐ２０〜Ｐ２７はデータバス端子（ＤＢ０〜Ｄ
Ｂ７）で、Ｐ２８〜Ｐ３２は単体で動作するための制御
信号端子で、それぞれ、ＶＤＤ端子、ＧＮＤ端子、ＣＬ
Ｋ（クロック）端子、Ｒ／Ｗ（読み出し／書き込み）信
号入力端子、及び、外部からの直接制御により単体での
動作モードへ強制的にするための信号が入力されるＥＥ
ＭＯＤ端子である。他の構造については、図１０に示し
た従来例と同一であるため、ここでは説明は省略する。

【００３１】この実施例においては、従って、入出力回
路６及び入出力端子Ｐ１〜Ｐ５が、ＣＰＵ２を介してＥ
ＥＰＲＯＭ８の書き込み／読み出しを行うための第一の
入出力手段を構成しており、専用端子Ｐ６〜Ｐ３２が、
ＣＰＵ２を介さずにＥＥＰＲＯＭ８を単体で動作させる
ために外部から直接制御する第二の入出力手段を構成し
ており、制御レジスタ９及び制御スイッチ１０が上記の
第二の入出力手段による外部との入出力の可否を切り換
えるための外部入出力可否切換制御手段を構成してい
る。

【００３２】次に動作について説明する。まず、ＥＥＰ
ＲＯＭ８に、外部から直接制御してデータの書き込み及
び読み出しを行う場合について説明する。マイクロコン
ピュータ２７に電源投入後、ＣＰＵ２により、制御レジ
スタ９を、ＥＥＰＲＯＭ８の外部からの直接制御を許可
する許可状態に設定する。許可状態に設定した後に、Ｅ
ＥＰＲＯＭ８の外部からの直接制御のための外部入力端
子であるＶＤＤ端子Ｐ２８及びＧＮＤ端子Ｐ２９に電圧
を印加し、ＥＥＭＯＤ端子Ｐ３２に“Ｌ”レベルの信号
を与えることによって、ＥＥＰＲＯＭ８が外部から直接
制御されるモードに入ることが出来る。ＥＥＭＯＤ端子
Ｐ３２に入力されたＥＥＭＯＤ信号は制御スイッチ１０
を介してＥＥＰＲＯＭ８へ入力される。

【００３３】制御スイッチ１０の回路の一例を図２に示
す。スイッチ回路１０は、図２に示すように、複数のＮ
ＯＲゲート１０ａと各ＮＯＲゲート１０ａに電気的に接
続されたインバーター１０ｂとで構成されている。制御
レジスタ９の出力が図のように、ＮＯＲゲートの片側の
入力に接続されているので、制御レジスタ９の出力が
“Ｈ”の時は、ＮＯＲゲートの出力が固定されて外部端
子からの入力がＥＥＰＲＯＭ８へ入力されず、制御レジ
スタ９の出力が“Ｌ”の時は外部端子からの入力がＥＥ
ＰＲＯＭ８へ入力される。

【００３４】次にＥＥＰＲＯＭ８について図３を用いて
説明する。ＥＥＰＲＯＭ８には、アドレスバス端子Ｐ６
〜Ｐ１９、データバス端子Ｐ２０〜Ｐ２７、制御信号端
子Ｐ２８〜Ｐ３１に外部から入力され、制御スイッチ１
０、並びに、アドレスバスＢ６〜Ｂ１９、データバスＢ
２０〜Ｂ２７、及び、制御信号バスＢ２８〜Ｂ３１を介
してＥＥＰＲＯＭ８に入力される信号と、マイクロコン
ピュータ２７のシステムバス７からＥＥＰＲＯＭ８に入
力される信号とを、それぞれ、ＥＥＭＯＤ端子Ｐ３２に
外部から入力されるＥＥＭＯＤ信号により、選択し切り
換えるための信号切換制御手段である３つの切り換え制
御回路、すなわち、アドレス切り換え制御回路２５、デ
ータバス切り換え制御回路２６、及び、制御信号切り換
え制御回路２４とが設けられている。ここで、この実施
例においては、図のように、３つの切り換え制御回路２
４〜２６がＥＥＰＲＯＭ８に内蔵されている例を示した
が、その場合に限らず、別個に設けるようにしてもよ
い。さらに、図２の制御スイッチ１０を、３つの切り換
え制御回路２４〜２６内に設けるようにしてもよい。

【００３５】また、ＥＥＰＲＯＭ８には、データを格納
するためのメモリセルアレイ１１と、メモリセルアレイ
１１内のメモリセルを選択するためのコラムデコーダ１
５及びロウデコーダ１４とが設けられている。アドレス
切り換え制御回路２５には、アドレス切り換え制御回路
２５で選択されたアドレスをラッチするためのアドレス
ラッチ１７が設けられ、アドレスラッチ１７にはコラム
デコーダ１５及びロウデコーダ１４とが接続されてい
る。また、制御信号切り換え制御回路２４には、ＥＥＰ
ＲＯＭ８全体を制御するためのＥＥＰＲＯＭ制御回路２
３が電気的に接続されている。また、ＥＥＰＲＯＭ制御
回路２３には、高電圧ＶＰＰを発生するためのＶＰＰ発
生回路２２が設けられ、ＥＥＰＲＯＭ制御回路２３の制
御によりＶＰＰスイッチ１２に高電圧ＶＰＰが供給され
る。また、書き込みデータを一時的にラッチするための
コラムラッチ１３が設けられている。さらに、メモリセ
ルアレイ１１にはＹゲート１６が設けられており、Ｙゲ
ート１６には、データバス切り換え制御回路２６に電気
的に接続され、データ書き込み時に用いられる書き込み
バッファ１８及びデータラッチ１９と、データ読み出し
時に用いられるセンスアンプ２１及び出力バッファ２０
とが電気的に接続されている。

【００３６】次に、動作について説明する。ＥＥＰＲＯ
Ｍ８全体は上述したようにＥＥＰＲＯＭ制御回路２３に
よって制御され、制御信号切り換え制御回路２４によっ
て選択された制御信号がＥＥＰＲＯＭ制御回路２３に入
力されＥＥＰＲＯＭ８の各機能ブロックへ信号が供給さ
れる。ＥＥＰＲＯＭ８の書き込み及び読み出し動作とし
ては、ＥＥＭＯＤ端子２３に外部から入力されたＥＥＭ
ＯＤ信号の信号状態によって、アドレス切り換え制御回
路２５で選択されたアドレスをアドレスラッチ１７でラ
ッチし、ラッチされたアドレスデータに従ってコラムデ
コーダ１５とロウデコーダ１４とでメモリセルアレイ１
１内のメモリセルが選択される。データの書き込み時は
ＥＥＰＲＯＭ制御回路２３よりＷＲ信号（書き込み信
号）が各機能ブロックへ供給され、データバス切り換え
制御回路２６で選択されたデータ信号がデータラッチ１
９でラッチされた後、書き込みバッファ１８に蓄えら
れ、その後Ｙゲート１６を介して、コラムラッチ１３に
ラッチされた後、制御回路２３の制御でＶＰＰ発生回路
２２で昇圧した高電圧ＶＰＰをＶＰＰスイッチ１２に供
給し書き込みを実施する。データの読み出し時は、ロウ
デコーダ１４及びコラムデコーダ１５で選択されたメモ
リセルアレイ１１内のメモリセルに蓄えているデータを
制御回路２３のＲＤ信号（読み出し信号）の出力タイミ
ングで、Ｙゲート１６及びセンスアンプ２１を介して、
出力バッファ２０にラッチし、データバス切り換え制御
回路２６の選択によって外部データバス端子Ｐ２０〜Ｐ
２７またはシステムバス７へデータが出力される。

【００３７】切り換え制御回路２４、２５及び２６は同
じ構造の回路から構成すればよく、その一例を図４に示
す。図４に示すように、ＮＡＮＤゲート２４ｃとＯＲゲ
ート２４ａ及び２４ｂとから構成された複合ゲートと、
インバーター２４ｄ及び２４ｅとにより構成されてい
る。各ＮＡＮＤゲート２４ｃには、図のように、２つの
ＯＲゲート２４ａ及び２４ｂが電気的に接続されてお
り、専用端子Ｐ６〜Ｐ１９、Ｐ２０〜Ｐ２７、または、
Ｐ２８〜Ｐ３１に外部から入力され、制御スイッチ１０
を通って送信されてきた外部入力信号と、システムバス
７から送信されてきた信号とを切り換える。制御スイッ
チ１０を通って送信されてきたＥＥＭＯＤ端子Ｐ３２か
らの出力をＮＡＮＤゲート２４ｃに接続された一方のＯ
Ｒゲート２４ａの片側の入力に接続し、専用端子Ｐ６〜
Ｐ１９、Ｐ２０〜Ｐ２７、または、Ｐ２８〜Ｐ３１の出
力をそのＯＲゲート２４ａのもう片側の入力に接続す
る。また、ＥＥＭＯＤ端子Ｐ３２からの出力をインバー
ター２４ｅで反転し、その反転信号をＮＡＮＤゲート２
４ｃに接続された他方のＯＲゲート２４ｂの片側の入力
に接続し、システムバス７からの信号をそのＯＲゲート
２４ｂのもう片側の入力に接続する。ＥＥＭＯＤ端子Ｐ
３２に入力された信号が“Ｈ”の時はシステムバス７の
信号が出力され、ＥＥＭＯＤ端子Ｐ３２に入力された信
号が"Ｌ"の時は外部入力信号が出力される。

【００３８】以上がＥＥＰＲＯＭ８を外部から直接制御
して読み出し及び書き込みを行う場合の説明であるが、
次に外部からの直接制御を禁止する場合について説明す
る。外部からの直接制御を禁止する場合は、ＣＰＵ２の
制御によって制御レジスタ９を禁止状態にすることによ
り、制御レジスタ９の出力が“Ｈ”となり、図２に示し
た制御スイッチ１０のＮＯＲゲート１０ａの出力が固定
されて、外部に設けられた専用端子Ｐ６〜Ｐ３１からの
入力を全く受け付けずＥＥＰＲＯＭ８への直接の書き込
み／読み出しが禁止状態となる。

【００３９】また、上記実施例１ではマイクロコンピュ
ータ２７の電源投入後に、ＣＰＵ２が制御レジスタ９を
設定する例を示したが、制御レジスタ９の初期設定手段
として、例えば図２の破線で示すプルダウン抵抗Ａ等を
設けておき、電源投入時に自動的に外部からの直接制御
を許可する状態に制御レジスタ９を設定するようにすれ
ば、ＣＰＵ２等が動作していなくてもＥＥＰＲＯＭ８だ
けを外部から直接制御して単体で動作させることが可能
になる。この場合、出荷後のデータの安全性を考慮すれ
ば、出荷前のテスト及び初期データの書き込み等を行っ
た後に、プルダウン抵抗Ａを焼き切るようにすればよ
い。或は、他の初期設定手段として、制御レジスタ９の
出力の初期値が“Ｌ”になるように製造工程時に制御レ
ジスタ９を設定するようにしてもよい。

【００４０】以上のように、この実施例におけるＥＥＰ
ＲＯＭ内蔵マイクロコンピュータによれば、出荷前のテ
スト工程においてＥＥＰＲＯＭ８の周辺機能が確実に動
作していない場合においても、ＥＥＰＲＯＭ８へのデー
タの書き込み／読み出しをＣＰＵ２を介さずに外部から
専用端子により直接かつパラレルで行えるようにしたの
で、連続書き込み等の従来は膨大な時間がかかっていた
テストも迅速に行えると共に、制御レジスタ９を設けて
ＣＰＵ２の制御によって外部からの制御の可否を選択で
きるようにしたので、出荷時にＥＥＰＲＯＭ８への外部
からの直接制御を禁止するように設定しておけば、市場
においてＥＥＰＲＯＭ８のデータを簡単に書き換えたり
読み出したりすることが出来ないので、データの安全性
を確保することができる。

【００４１】実施例２．本発明の他の実施例におけるＥ
ＥＰＲＯＭ内蔵マイクロコンピュータ２８について説明
する。図５にその構成を示す。この実施例においては、
外部からの制御によってデータの書き換え／読み出しが
可能なＥＥＰＲＯＭ８と、ＥＥＰＲＯＭ８の動作モード
を種々に変更するためのデータが書き込まれるととも
に、外部からの制御が可能な動作レジスタ２９と、動作
レジスタ２９にデータを書き込むための書き込み信号が
入力される書き込み信号入力端子Ｐ３３とを備えたもの
である。動作レジスタ２９は図のように別個に設けても
よいが、ＲＡＭ４内やＥＥＰＲＯＭ８内に補助領域を設
けて内蔵するようにしてもよい。

【００４２】次に動作について説明する。外部に設けら
れたデータバス端子Ｐ２０〜Ｐ２７はＥＥＰＲＯＭ８と
動作レジスタ２９の両方に接続しデータが両方に入出力
できる様になっている。まず動作レジスタ２９に一定の
値を設定してＥＥＰＲＯＭ８にデータを書き込む場合に
ついて説明する。まず始めに、外部から、ＶＤＤ端子Ｐ
２８、ＧＮＤ端子Ｐ２９、及び、ＥＥＭＯＤ端子Ｐ３２
に、それぞれ、信号を入力し，ＥＥＰＲＯＭを外部から
の直接制御が可能な状態にする。次にデータバス端子Ｐ
２０〜Ｐ２７に動作レジスタ２９に設定したいデータを
入力し、書き込み信号入力端子Ｐ３３に書き込み信号を
入力することで動作レジスタ２９にデータが設定され
る。次にメモリセルアレイ１１（図３参照）の書き込み
たいメモリセルのアドレスを外部アドレスバス端子Ｐ６
〜Ｐ１９に設定した後、書き込むデータをデータバス端
子Ｐ２０〜Ｐ２７に設定し、その後Ｒ／Ｗ端子Ｐ３１に
書き込み信号を入力する事で、ＥＥＰＲＯＭ８へのデー
タの書き込みが行われる。この時、動作レジスタ２９か
らＥＥＰＲＯＭ８へ制御信号が入力され、動作レジスタ
２９に設定された値による書き込みモードに制御された
書き込みが行われる。

【００４３】次にデータを読み出す場合について説明す
る。まず外部から、ＶＤＤ端子Ｐ２８、ＧＮＤ端子Ｐ２
９及びＥＥＭＯＤ端子Ｐ３２のそれぞれに信号を入力
し、ＥＥＰＲＯＭを外部からの直接制御が可能な状態に
した後に、外部アドレス端子Ｐ６〜Ｐ１９に読み出した
いＥＥＰＲＯＭ８のメモリセルアレイ１１（図３参照）
のメモリセルのアドレスを設定し、Ｒ／Ｗ端子Ｐ３１に
読み出し信号を入力する事で、データバス端子Ｐ２０〜
Ｐ２７にデータが出力される。

【００４４】以上のように、この実施例によれば、外部
からの直接制御によりパラレルでの読み込み／書き込み
が可能なＥＥＰＲＯＭ８と、外部から直接制御できる動
作レジスタ２９とを設けたので、ＥＥＰＲＯＭ８の動作
レジスタ２９の内容を外部から自由に設定して、動作レ
ジスタ２９に設定された内容（動作モード）による書き
込み及び読み出しを外部からの直接制御によりパラレル
で行うことが出来るため、ＥＥＰＲＯＭ８の単体でのテ
ストを、迅速に、かつ、評価内容を充実させて行うこと
ができる。

【００４５】実施例３．図６は、本発明の他の実施例に
おけるＥＥＰＲＯＭ内蔵マイクロコンピュータ２８の構
造を示したブロック図である。基本的な構成は上述の図
５に示した実施例２と同様であるが、この実施例におい
ては、図６に示すように、外部信号を入力するための専
用端子Ｐ６〜Ｐ３２、ＥＥＰＲＯＭ８、及び、動作レジ
スタ２９とが、制御バス３１により電気的に接続されて
いる。この実施例においては、図７に示すように、ＥＥ
ＰＲＯＭ８のメモリと動作レジスタ２９を同一メモリマ
ップ上で構成しているため、動作レジスタ２９とＥＥＰ
ＲＯＭ８とが制御バス３１を介して電気的に接続されて
いる。ここで、制御バス３１と専用端子Ｐ６〜Ｐ３２と
は、この実施例における第二の入出力手段を構成してい
る。また、同一メモリマップ上に構成されているため、
動作レジスタ２９にもＥＥＰＲＯＭ８のメモリと同じよ
うにアドレスが割り当てられる。従って、動作レジスタ
２９へのデータの書き込みにおいては、動作レジスタ２
９に割り当てられたアドレスの番地を外部アドレス端子
Ｐ６〜Ｐ１９に設定し、次にデータ端子Ｐ２０〜Ｐ２７
に設定データを入力し、Ｒ／Ｗ端子Ｐ３１を書き込み状
態にすることで動作レジスタ２９へのデータの書き込み
が実行される。またＥＥＰＲＯＭ８へのデータの書き込
みは、ＥＥＰＲＯＭ８に割り当てられたアドレスのう
ち、データを書き込みたいアドレスの番地をアドレス端
子Ｐ６〜Ｐ１９に設定後、データ端子Ｐ２０〜Ｐ２７に
データを入力し、Ｒ／Ｗ端子Ｐ３１を書き込み状態にす
ることで書き込みが実施される。

【００４６】また、動作レジスタ２９の読み出しは、動
作レジスタ２９のアドレスのうち、内容を読み出したい
アドレスの番地をアドレス端子Ｐ６〜Ｐ１９に設定後、
Ｒ／Ｗ端子Ｐ３１を読み出しに設定することでデータ端
子Ｐ２０〜Ｐ２７に動作レジスタ２９の内容が読み出せ
る。ＥＥＰＲＯＭ８のデータの読み出しも、同様に、内
容を読み出したいＥＥＰＲＯＭ８のアドレスの番地をア
ドレス端子Ｐ６〜Ｐ１９に設定後、Ｒ／Ｗ端子Ｐ３１を
読み出しに設定することでデータ端子Ｐ２０〜Ｐ２７に
動作レジスタ２９の内容が読み出せる。

【００４７】この実施例によれば、ＥＥＰＲＯＭ８及び
ＥＥＰＲＯＭ８の動作レジスタ２９を外部から制御出来
るようにすると共に、動作レジスタ２９とＥＥＰＲＯＭ
８とを同一メモリマップ上に構成するようにしたので、
上記の実施例２と同様の効果が得られるとともに、動作
レジスタ２９のアドレスをアドレス端子に設定するかＥ
ＥＰＲＯＭ８のアドレスをアドレス端子に設定するかに
より、いずれにも容易にデータを書き込んだり読み出し
たりでき、ＥＥＰＲＯＭ８の単体での評価がより容易
に、かつ、効率的に行えることができる。

【００４８】実施例４．図８は、本発明の他の実施例に
おけるＥＥＰＲＯＭ内蔵マイクロコンピュータの構成を
示したブロック図である。この実施例は、上述の実施例
１と実施例３の機能を合わせ持ったＥＥＰＲＯＭ内蔵マ
イクロコンピュータであり、上述の実施例３の構成に、
実施例１で示したＥＥＰＲＯＭ８を単体で動作させるた
めの制御レジスタ９と制御スイッチ１０とを加えたもの
である。図のように、制御レジスタ９はシステムバス７
を介してＣＰＵ２に電気的に接続されており、ＣＰＵ２
の制御によって制御レジスタ９が外部動作が可能な状態
に設定されている場合に、制御スイッチ１０が専用端子
Ｐ６〜Ｐ３２からの入力を制御バス３１へ入力し、ＥＥ
ＰＲＯＭ８及び動作レジスタ２９の専用端子からの直接
書き込み／読み出しを可能にする。また、ＣＰＵ２の制
御により制御レジスタ９が外部からの直接制御不許可状
態の場合は、制御スイッチ１０は専用端子Ｐ６〜Ｐ３２
からの入力を受け付けず制御バス３１への信号の伝達も
行わない。ＥＥＰＲＯＭ８および動作レジスタ２９への
データの書き込み／読み出しは、上述の実施例３で説明
した手順で行われる。

【００４９】また、制御レジスタ９の設定はＣＰＵ２に
よって変更する例を示したが、制御レジスタ９の出力を
プルダウン抵抗Ａ（図２参照）等で接続しておくと電源
投入時、制御レジスタ９の出力が自動的に固定され、Ｃ
ＰＵ２が動作しなくてもＥＥＰＲＯＭ８および動作レジ
スタ２９への専用端子Ｐ６〜Ｐ３２からの外部からの直
接制御が可能になる。

【００５０】また、この実施例では、専用端子Ｐ６〜Ｐ
３２に制御スイッチ１０を接続し、制御スイッチ１０に
制御バス３１を接続する例を示したが、専用端子Ｐ６〜
Ｐ３２に制御バス３１を接続した後、制御スイッチ１０
を接続してもよく、その場合も同様の効果が得られる。

【００５１】以上のように、この実施例においては、Ｅ
ＥＰＲＯＭ８の動作レジスタ２９を外部から制御出来る
ようにすると共に、動作レジスタ２９とＥＥＰＲＯＭ８
とを同一メモリマップ上に構成するようにし、さらに、
ＥＥＰＲＯＭ８の外部からの直接制御の可否を選択する
制御レジスタ９を設けたので、ＣＰＵ２を介さずにＥＥ
ＰＲＯＭ８単体での評価がより効率的に行えると共に、
マイクロコンピュータ３２の出荷後ＥＥＰＲＯＭ単体動
作を禁止にしておく事でＥＥＰＲＯＭ８のデータの安全
性も確保することができる。

【００５２】実施例５．図９は、実施例４で示したＥＥ
ＰＲＯＭ内蔵マイクロコンピュータのＥＥＰＲＯＭ８の
製造方法のフローを示したフローチャートである。まず
実施例４におけるＥＥＰＲＯＭ内蔵マイクロコンピュー
タを形成する（ステップＳ０）。次に、テスト工程に入
るが、ＥＥＰＲＯＭ８をテストする場合、必要に応じて
ＣＰＵ２を介して動作レジスタ２９の内容を設定した
（ステップＳ１）後、ＣＰＵ２を介してＥＥＰＲＯＭ８
の書き込み／読み出しテストを簡単に行う（ステップＳ
２）。この際には、外部とＩ／Ｏ端子Ｐ５を介してシリ
アルでデータの入出力を行うので、ＥＥＰＲＯＭ８への
多数回たとえば１万回程度のデータの連続書き込み等の
ように時間のかかるテストは行わず、ＣＰＵ２の制御で
ＥＥＰＲＯＭ８にデータの書き込み／読み出しが行える
かどうかのテストを行う。次に、ＣＰＵ２を介して制御
レジスタ９を、ＥＥＰＲＯＭ８の外部からの直接制御を
許可する状態に設定して、必要に応じて動作レジスタ２
９を専用端子Ｐ６〜Ｐ３１を用いて外部から直接制御し
て動作モードを切り換え（ステップＳ３）、ＥＥＰＲＯ
Ｍ８の連続書き込み等のように時間のかかるテストを専
用端子Ｐ６〜Ｐ３１を用いて行う（ステップＳ４）。そ
の次に、良品と判定されたＥＥＰＲＯＭ内蔵マイクロコ
ンピュータに対して、必要に応じて、動作レジスタ２９
を専用端子Ｐ６〜Ｐ３１を用いて外部から直接制御して
動作モードを切り換え（ステップＳ５）、ＥＥＰＲＯＭ
８への初期データ書き込みを専用端子Ｐ６〜Ｐ３１を用
いて実施する（ステップＳ６）。その後、ＣＰＵ２を介
して制御レジスタ９を禁止状態にしてＥＥＰＲＯＭ８の
テストを終わる（ステップＳ７）。こうすることによっ
て制御レジスタ９の禁止状態の解除方法を知らない限
り、外部から直接ＥＥＰＲＯＭ８のデータの書き込み／
読み出しが不可能になる。

【００５３】ここで、実施例１におけるＥＥＰＲＯＭ内
蔵マイクロコンピュータの製造方法においては、動作レ
ジスタ２９が設けられていないため、図９のステップＳ
１、Ｓ３、及び、Ｓ５の工程が不要となる。また、実施
例２及び３におけるＥＥＰＲＯＭ内蔵マイクロコンピュ
ータの製造方法においては、制御レジスタ９が設けられ
ていないため、図９のステップＳ７の工程が不要とな
る。

【００５４】実施例１〜４によるＥＥＰＲＯＭ内蔵マイ
クロコンピュータを用いて、ＥＥＰＲＯＭ８の時間のか
かるテスト及び初期データ書き込みについては、ＥＥＰ
ＲＯＭ８を外部から直接制御して行うようにしたので、
ＥＥＰＲＯＭ８のテスト時間及び初期データ書き込みに
要する時間等が短縮でき、生産性の効率アップを実現す
ることができる。また、実施例１及び４においては、初
期データ書き込み後に、制御レジスタ９を禁止状態にす
るようにしたので、出荷後のデータの安全性も確保する
ことができる。また、実施例２〜４においては、動作レ
ジスタの内容を外部から直接制御して変更するようにし
たので、たとえＥＥＰＲＯＭ８以外の周辺機器が動作し
ていない場合においても、評価内容の充実したテストが
行えるとともに、初期データの書き込みモードも自由に
変更することができる。

【００５５】

【発明の効果】請求項１の発明によれば、ＥＥＰＲＯＭ
のメモリの書き込み及び読み出しを外部から直接行うた
めの第二の入出力手段と、第二の入出力手段における外
部との入出力の可否を切り換えるための外部入出力可否
切換制御手段とを設けるようにしたので、ＥＥＰＲＯＭ
メモリへの連続書き込みテストのように従来は時間のか
かっていた工程も迅速に行えるとともに、上記の切換制
御手段により外部との入出力の可否が切り換えられるの
で、出荷時に外部との入出力を禁止する状態に切り換え
ておけば、市場においてデータが書き換えられたり読み
出されたりすることを防ぐことができ、製造工程を迅速
かつ容易にするとともに、データの安全性が向上すると
いう効果が得られる。

【００５６】請求項２の発明によれば、ＥＥＰＲＯＭの
メモリの書き込み及び読み出しを外部から直接行うため
の第二の入出力手段を設け、ＥＥＰＲＯＭの動作レジス
タの制御も第二の入出力手段を介して外部から直接でき
るようにしたので、ＥＥＰＲＯＭメモリへの連続書き込
みテストのように従来は時間のかかっていた工程も迅速
に行えるとともに、動作レジスタの内容を外部から自由
に設定してＥＥＰＲＯＭの評価テストが行え、評価内容
を充実させた評価テストを行うことができ、信頼性を向
上させることができるという効果が得られる。

【００５７】請求項３の発明によれば、ＥＥＰＲＯＭの
メモリの書き込み及び読み出しを外部から直接行うため
の第二の入出力手段と、第二の入出力手段における外部
との入出力の可否を切り換えるための外部入出力可否切
換制御手段とを設け、さらに、ＥＥＰＲＯＭの動作レジ
スタの制御も第二の入出力手段を介して外部から直接で
きるようにしたので、ＥＥＰＲＯＭメモリへの連続書き
込みテストのように従来は時間のかかっていた工程も迅
速に行えるとともに、動作レジスタの内容を外部から自
由に設定してＥＥＰＲＯＭの評価テストが行え、さら
に、上記の切換制御手段により外部との入出力の可否が
切り換えられるので、出荷時に外部との入出力を禁止す
る状態に切り換えておけば、市場においてデータが書き
換えられたり読み出されたりすることを防ぐことがで
き、製造工程を迅速かつ容易にでき、データの安全性及
び製品の信頼性を高くすることができるという効果が得
られる。

【００５８】請求項４の発明によれば、ＥＥＰＲＯＭの
メモリと動作レジスタとが同一メモリマップ上に構成さ
れているので、上記第二の入出力手段に、単に、ＥＥＰ
ＲＯＭのメモリのアドレスを設定するか、動作レジスタ
のアドレスを設定するかによって、ＥＥＰＲＯＭのメモ
リと動作レジスタのいずれにおいても容易にデータの書
き込み及び読み出しを行うことができるという効果が得
られる。

【００５９】請求項５の発明によれば、外部入出力可否
切換制御手段を、初期状態に外部からの入出力が可能な
状態に設定するようにした初期設定手段を設けたので、
電源投入時に自動的に外部からの直接制御を許可する状
態に設定することができるという効果が得られる。

【００６０】請求項６の発明によれば、ＥＥＰＲＯＭの
メモリへの連続書き込みテストのように従来は時間のか
かっていた工程も、ＥＥＰＲＯＭを外部から直接制御し
て迅速に行い、その後に、外部入出力可否切換制御手段
により外部との入出力の可否が切り換えられるので、出
荷時に外部との入出力を禁止する状態に切り換えておけ
ば、市場においてデータが書き換えられたり読み出され
たりすることを防ぐことができ、迅速かつ容易に製造で
きるとともに、製品の信頼性を向上させ、データの安全
性も確保することができるという効果が得られる。

【００６１】請求項７の発明によれば、外部から制御で
きる動作レジスタを設けて、外部から動作レジスタの内
容を自由に変更してＥＥＰＲＯＭの評価テストを行うよ
うにしたので、評価内容を充実させて評価テストを行う
ことができるという効果が得られる。

【００６２】請求項８の発明によれば、ＥＥＰＲＯＭの
メモリへの連続書き込みテストのように従来は時間のか
かっていた工程も、ＥＥＰＲＯＭを外部から直接制御し
て迅速に行えるとともに、外部から制御できる動作レジ
スタを設けて、外部から動作レジスタの内容を自由に変
更してＥＥＰＲＯＭの評価テストを行えるようにしたの
で、評価内容を充実させて評価テストを行うことができ
るという効果が得られる。

【００６３】請求項９の発明によれば、ＥＥＰＲＯＭの
メモリと動作レジスタとが同一メモリマップ上に構成さ
れているので、上記第二の入出力手段に、単に、ＥＥＰ
ＲＯＭのメモリのアドレスを設定するか、動作レジスタ
のアドレスを設定するかによって、ＥＥＰＲＯＭのメモ
リと動作レジスタのいずれにおいても容易にデータの書
き込み及び読み出しを行うことができ、より迅速かつ効
率的に評価テストを行うことができるという効果が得ら
れる。

【図面の簡単な説明】

【図１】 実施例１におけるＥＥＰＲＯＭ内蔵マイクロ
コンピュータの構造を示したブロック図である。

【図２】 実施例１における制御スイッチの構造を示し
たブロック図である。

【図３】 実施例１におけるＥＥＰＲＯＭの構造を示し
たブロック図である。

【図４】 図３の制御信号切り換え回路、アドレス切り
換え回路、及び、データバス切り換え制御回路の構造を
示したブロック図である。

【図５】 実施例２におけるＥＥＰＲＯＭ内蔵マイクロ
コンピュータの構造を示したブロック図である。

【図６】 実施例３におけるＥＥＰＲＯＭ内蔵マイクロ
コンピュータの構造を示したブロック図である。

【図７】 実施例３におけるＥＥＰＲＯＭメモリと動作
レジスタのメモリマップを示した図である。

【図８】 実施例４におけるＥＥＰＲＯＭ内蔵マイクロ
コンピュータの構造を示したブロック図である。

【図９】 実施例４のＥＥＰＲＯＭ内蔵マイクロコンピ
ュータの製造方法を示したフローチャートである。

【図１０】 従来のＥＥＰＲＯＭ内蔵マイクロコンピュ
ータの構造の一例を示したブロック図である。

【図１１】 従来のＥＥＰＲＯＭ内蔵マイクロコンピュ
ータの構造の他の例を示したブロック図である。

【符号の説明】

２ ＣＰＵ、３ ＲＯＭ、４ ＲＡＭ、６ 入出力回
路、８ ＥＥＰＲＯＭ、９ 制御レジスタ、１０ 制御
スイッチ、２９ 動作レジスタ、３１ 制御バス、Ｐ６
〜Ｐ１９ アドレスバス端子、Ｐ２０〜Ｐ２７ データ
バス端子、Ｐ２８〜Ｐ３１ 制御信号端子。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 中央処理手段と、 電気的にデータの書き込み及び読み出しが可能な不揮発
   性メモリであるＥＥＰＲＯＭと、 上記中央処理手段に電気的に接続され、上記ＥＥＰＲＯ
   Ｍのデータの書き込み及び読み出しを上記中央処理手段
   の制御により行うための信号の入出力を外部と行うため
   の第一の入出力手段と、 上記ＥＥＰＲＯＭに電気的に接続され、上記ＥＥＰＲＯ
   Ｍのデータの書き込み及び読み出しを外部から直接行う
   ための信号の入出力を行うための第二の入出力手段と、 上記ＥＥＰＲＯＭと、上記第一の入出力手段及び上記第
   二の入出力手段と、の間に電気的に接続されて、上記第
   一の入出力手段からの信号と上記第二の入出力手段から
   の信号とを選択し切り換えるための信号切換制御手段
   と、 上記信号切換制御手段と上記第二の入出力手段との間に
   電気的に接続され、上記中央処理手段の制御により、上
   記第二の入出力手段による外部との入出力の可否を切り
   換えるための外部入出力可否切換制御手段とを備えたこ
   とを特徴とするＥＥＰＲＯＭ内蔵マイクロコンピュー
   タ。
2. 【請求項２】 中央処理手段と、 電気的にデータの書き込み及び読み出しが可能な不揮発
   性メモリであるＥＥＰＲＯＭと、 上記中央処理手段に電気的に接続され、上記ＥＥＰＲＯ
   Ｍのデータの書き込み及び読み出しを上記中央処理手段
   の制御により行うための信号の入出力を外部と行うため
   の第一の入出力手段と、 上記ＥＥＰＲＯＭに電気的に接続され、上記ＥＥＰＲＯ
   Ｍのデータの書き込み及び読み出しを外部から直接行う
   ための信号の入出力を行うための第二の入出力手段と、 上記ＥＥＰＲＯＭと、上記第一の入出力手段及び上記第
   二の入出力手段と、の間に電気的に接続されて、上記第
   一の入出力手段からの信号と上記第二の入出力手段から
   の信号とを選択し切り換えるための信号切換制御手段
   と、 上記中央処理手段に電気的に接続されるとともに、上記
   第二の入出力手段に電気的に接続されて、上記中央処理
   手段または上記第二の入出力手段を介して上記ＥＥＰＲ
   ＯＭの動作モードが設定される動作レジスタとを備えた
   ことを特徴とするＥＥＰＲＯＭ内蔵マイクロコンピュー
   タ。
3. 【請求項３】 上記信号切換制御手段及び上記動作レジ
   スタと、上記第二の入出力手段と、の間に電気的に接続
   され、上記中央処理手段の制御により、上記第二の入出
   力手段による外部からの入出力の可否を切り換えるため
   の外部入出力可否切換制御手段を備えたことを特徴とす
   る請求項２記載のＥＥＰＲＯＭ内蔵マイクロコンピュー
   タ。
4. 【請求項４】 上記ＥＥＰＲＯＭと上記動作レジスタと
   が同一メモリマップ上に構成されていることを特徴とす
   る請求項２または請求項３記載のＥＥＰＲＯＭ内蔵マイ
   クロコンピュータ。
5. 【請求項５】 上記外部入出力可否切換制御手段を、初
   期状態に、外部からの入出力が可能な状態に設定するた
   めの初期設定手段を備えたことを特徴とする請求項１ま
   たは請求項３記載のＥＥＰＲＯＭ内蔵マイクロコンピュ
   ータ。
6. 【請求項６】 中央処理手段と、電気的にデータの書き
   込み及び読み出しが可能なＥＥＰＲＯＭと、上記中央処
   理手段に電気的に接続され、上記ＥＥＰＲＯＭのデータ
   の書き込み及び読み出しを上記中央処理手段の制御によ
   り行うための信号の入出力を外部と行うための第一の入
   出力手段と、上記ＥＥＰＲＯＭに電気的に接続され、上
   記ＥＥＰＲＯＭのデータの書き込み及び読み出しを外部
   から直接行うための信号の入出力を行うための第二の入
   出力手段と、上記ＥＥＰＲＯＭと上記第一の入出力手段
   及び上記第二の入出力手段との間に電気的に接続され
   て、上記第一の入出力手段からの信号と上記第二の入出
   力手段からの信号とを選択し切り換えるための信号切換
   制御手段と、上記信号切換制御手段と上記第二の入出力
   手段との間に電気的に接続され、上記中央処理手段の制
   御により、上記第二の入出力手段による外部との入出力
   の可否を切り換えるための外部入出力可否切換制御手段
   とを備えたＥＥＰＲＯＭ内蔵マイクロコンピュータを形
   成する工程と、 上記第一の入出力手段及び上記中央処
   理手段を介して、上記ＥＥＰＲＯＭのデータの書き込み
   及び読み出しのテストを行う工程と、 上記第二の入出力手段を介して、上記ＥＥＰＲＯＭのデ
   ータの書き込み及び読み出しのテストを外部から直接行
   う工程と、 上記ＥＥＰＲＯＭに初期データを書き込む工程と、 上記第二の入出力手段による外部との入出力を上記外部
   入出力可否切換制御手段により禁止する工程とを備えた
   ＥＥＰＲＯＭ内蔵マイクロコンピュータの製造方法。
7. 【請求項７】 上記ＥＥＰＲＯＭ内蔵マイクロコンピュ
   ータが、上記中央処理手段に電気的に接続されるととも
   に、上記第二の入出力手段に電気的に接続されて、上記
   中央処理手段または上記第二の入出力手段を介して上記
   ＥＥＰＲＯＭの動作モードが設定される動作レジスタを
   備え、 上記動作レジスタに上記第二の入出力手段を介して上記
   ＥＥＰＲＯＭの動作モードを設定する工程とを備えた請
   求項６記載のＥＥＰＲＯＭ内蔵マイクロコンピュータの
   製造方法。
8. 【請求項８】 中央処理手段と、電気的にデータの書き
   込み及び読み出しが可能な不揮発性メモリであるＥＥＰ
   ＲＯＭと、上記中央処理手段に電気的に接続され、上記
   ＥＥＰＲＯＭのデータの書き込み及び読み出しを上記中
   央処理手段の制御により行うための信号の入出力を外部
   と行うための第一の入出力手段と、上記ＥＥＰＲＯＭに
   電気的に接続され、上記ＥＥＰＲＯＭのデータの書き込
   み及び読み出しを外部から直接行うための信号の入出力
   を行うための第二の入出力手段と、上記ＥＥＰＲＯＭ
   と、上記第一の入出力手段及び上記第二の入出力手段
   と、の間に電気的に接続されて、上記第一の入出力手段
   からの信号と上記第二の入出力手段からの信号とを選択
   し切り換えるための信号切換制御手段と、上記中央処理
   手段に電気的に接続されるとともに、上記第二の入出力
   手段に電気的に接続されて、上記中央処理手段または上
   記第二の入出力手段を介して上記ＥＥＰＲＯＭの動作モ
   ードが設定される動作レジスタとを備えたＥＥＰＲＯＭ
   内蔵マイクロコンピュータを形成する工程と、 上記第一の入出力手段及び上記中央処理手段を介して、
   上記ＥＥＰＲＯＭのデータの書き込み及び読み出しのテ
   ストを行う工程と、 上記動作レジスタに上記第二の入出力手段を介して上記
   ＥＥＰＲＯＭの動作モードを設定する工程と、 上記第二の入出力手段を介して、上記ＥＥＰＲＯＭのデ
   ータの書き込み及び読み出しのテストを外部から直接行
   う工程と、 上記第二の入出力手段を介して、上記ＥＥＰＲＯＭに初
   期データを外部から直接書き込む工程とを備えたＥＥＰ
   ＲＯＭ内蔵マイクロコンピュータの製造方法。
9. 【請求項９】 上記ＥＥＰＲＯＭと上記動作レジスタと
   が同一メモリマップ上に構成されることを特徴とする請
   求項７または請求項８記載のＥＥＰＲＯＭ内蔵マイクロ
   コンピュータの製造方法。