JPH0864112A - Electron emitting device, electron source, and image forming apparatus using the same - Google Patents
Electron emitting device, electron source, and image forming apparatus using the sameInfo
- Publication number
- JPH0864112A JPH0864112A JP21524294A JP21524294A JPH0864112A JP H0864112 A JPH0864112 A JP H0864112A JP 21524294 A JP21524294 A JP 21524294A JP 21524294 A JP21524294 A JP 21524294A JP H0864112 A JPH0864112 A JP H0864112A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- voltage
- emitting device
- thin film
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 画像形成装置等の電子源として用いられる表
面伝導型電子放出素子の安定性及び耐久性を向上する。
【構成】 基板1上に設けられた素子電極4,5間を連
絡する導電性薄膜3に電子放出部2が設けられた表面伝
導型電子放出素子において、導電性薄膜3が金属酸化物
からなり、素子電極4,5が、基板1及び導電性薄膜3
に接する導電性酸化物からなる下引き層4a,5aと、
該下引き層を覆う金属電極層4b,5bで構成されてい
ることを特徴とする。
(57) [Abstract] [Purpose] To improve the stability and durability of a surface conduction electron-emitting device used as an electron source of an image forming apparatus or the like. In a surface conduction electron-emitting device in which an electron emitting portion 2 is provided in a conductive thin film 3 that connects between device electrodes 4 and 5 provided on a substrate 1, the conductive thin film 3 is made of a metal oxide. The device electrodes 4 and 5 are the substrate 1 and the conductive thin film 3.
Subbing layers 4a and 5a made of a conductive oxide in contact with
It is characterized in that it is composed of metal electrode layers 4b and 5b covering the undercoat layer.
Description
【0001】[0001]
【産業上の利用分野】本発明は、電子放出素子、とりわ
け表面伝導型電子放出素子と、該素子を複数備えた電子
源、及び該電子源を用いて構成した表示装置や露光装置
等の画像形成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, particularly a surface conduction electron-emitting device, an electron source provided with a plurality of such devices, and an image of a display device, an exposure device or the like constructed by using the electron source. Forming apparatus
【0002】[0002]
【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a conductive thin film formed on an insulating substrate in parallel with the film surface.
【0003】表面伝導型電子放出素子の典型的な構成例
としては、図18に示すように、絶縁性の基板1上に金
属電極からなる一対の素子電極4,5を形成した後、素
子電極4,5間を連絡する金属酸化物等の導電性薄膜3
を形成し、この導電性薄膜3にフォーミングと称される
通電処理により電子放出部2を形成したものが挙げられ
る。フォーミングは、導電性薄膜3の両端に電圧を印加
通電することで通常行われ、導電性薄膜3を局所的に破
壊、変形もしくは変質させて構造を変化させ、電気的に
高抵抗な状態の電子放出部2を形成する処理である。電
子放出は、上記電子放出部2が形成された導電性薄膜3
に電圧を印加して電流を流すことにより、電子放出部2
に発生した亀裂付近から行われる。As a typical configuration example of the surface conduction electron-emitting device, as shown in FIG. 18, after a pair of device electrodes 4 and 5 made of metal electrodes are formed on an insulating substrate 1, the device electrodes are formed. Conductive thin film 3 such as metal oxide that connects between 4 and 5
And the electron emitting portion 2 is formed on the conductive thin film 3 by an energization process called forming. Forming is usually performed by applying a voltage across both ends of the conductive thin film 3, locally destroying, deforming or degrading the conductive thin film 3 to change the structure, and to form an electron with a high electrical resistance. This is a process of forming the emitting portion 2. The electron emission is performed by the conductive thin film 3 on which the electron emission portion 2 is formed.
A voltage is applied to the electrons to cause a current to flow, and
It is performed from the vicinity of the crack that occurred in the.
【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も比較的容易であることから、大面積にわたり
多数配列形成できる利点がある。そこで、この特徴を活
かすための種々の応用が研究されている。例えば、荷電
ビーム源、表示装置等の画像形成装置への利用が挙げら
れる。Since the surface conduction electron-emitting device has a simple structure and is relatively easy to manufacture, it has an advantage that many arrays can be formed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a charged beam source and a display device.
【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて各々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開昭64−31332号公報、特開平1−2
83749号公報、特開平1−257552号公報)。Conventionally, as an example in which a large number of surface conduction electron-emitting devices are formed in an array, surface conduction electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. An electron source may be an electron source in which a plurality of rows (also referred to as a common wiring) are arranged in rows (also referred to as a ladder arrangement) (JP-A-64-31332 and JP-A-1-2).
No. 83749, Japanese Patent Laid-Open No. 1-257552).
【0006】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。Further, particularly in the case of the display device, a surface conduction electron emission device can be used as a self-luminous display device which can be a flat panel display device similar to the display device using liquid crystal and does not require a backlight. A display device has been proposed (US Pat. No. 5,066,883) in which an electron source in which a large number of elements are arranged and a phosphor which emits visible light when irradiated with an electron beam from the electron source are combined.
【0007】[0007]
【発明が解決しようとする課題】前記従来例の表面伝導
型電子放出素子において、導電性薄膜3の材料として金
属酸化物を選択した場合、金属電極からなる素子電極
4,5と導電性薄膜3との十分な密着性を確保すること
が困難であり、このため安定性,耐久性に関して十分満
足のいく素子が得られていなかった。In the conventional surface conduction electron-emitting device, when metal oxide is selected as the material of the conductive thin film 3, the device electrodes 4, 5 made of metal electrodes and the conductive thin film 3 are used. It was difficult to secure sufficient adhesion with the element, and therefore, a sufficiently satisfactory element in terms of stability and durability could not be obtained.
【0008】通常、金属電極からなる素子電極4,5と
基板1との密着性を向上させるために、Cr,Ti等の
薄い下引き層を形成するが、例えば、これと同様にして
素子電極4,5と導電性薄膜3との界面に上記下引き層
を形成してこれらの密着性を向上させようとすると、上
記下引き層は酸素との反応性に富むため、金属酸化物と
接触することによりCrO,TiO等を形成し、素子電
極と導電性薄膜との接触抵抗が大きくなり、素子の駆動
電圧が上昇する。Usually, a thin undercoat layer of Cr, Ti or the like is formed in order to improve the adhesion between the device electrodes 4, 5 made of metal electrodes and the substrate 1. For example, the device electrodes are formed in the same manner as described above. If the above-mentioned undercoating layer is formed at the interface between the conductive thin film 3 and the conductive thin film 3 to improve the adhesion between them, the above-mentioned undercoating layer is highly reactive with oxygen, so that it may come into contact with a metal oxide. By doing so, CrO, TiO, or the like is formed, the contact resistance between the element electrode and the conductive thin film increases, and the driving voltage of the element rises.
【0009】本発明は、上記の従来技術が有する問題点
に鑑み、電子放出部が設けられた導電性薄膜を有する表
面伝導型電子放出素子及びそれを用いた電子源並びに画
像形成装置において、素子の駆動電圧の不必要な上昇を
伴うことなく、安定性及び耐久性を向上させることを目
的とするものである。In view of the above problems of the prior art, the present invention provides a surface conduction electron-emitting device having a conductive thin film provided with an electron emitting portion, an electron source using the same, and an image forming apparatus. The purpose of the invention is to improve stability and durability without unnecessarily increasing the driving voltage of
【0010】[0010]
【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明の構成は以下の通りである。Means and Actions for Solving the Problems The constitution of the present invention made to achieve the above object is as follows.
【0011】すなわち、本発明の第一は、基板上に設け
られた一対の素子電極間を連絡する導電性薄膜に電子放
出部が設けられた電子放出素子において、上記導電性薄
膜が金属酸化物膜であり、上記素子電極が導電性酸化物
電極であることを特徴とする電子放出素子にある。That is, a first aspect of the present invention is an electron-emitting device in which an electron-emitting portion is provided in a conductive thin film that connects a pair of device electrodes provided on a substrate, and the conductive thin film is a metal oxide. The electron-emitting device is a film, and the device electrode is a conductive oxide electrode.
【0012】また、本発明の第二は、基板上に設けられ
た一対の素子電極間を連絡する導電性薄膜に電子放出部
が設けられた電子放出素子において、上記導電性薄膜が
金属酸化物膜であり、上記素子電極のうち少なくとも基
板及び導電性薄膜に接する部分が導電性酸化物電極であ
ることを特徴とする電子放出素子にある。A second aspect of the present invention is an electron-emitting device in which an electron-emitting portion is provided in a conductive thin film that connects a pair of device electrodes provided on a substrate, and the conductive thin film is a metal oxide. In the electron-emitting device, which is a film, at least a portion of the device electrode in contact with the substrate and the conductive thin film is a conductive oxide electrode.
【0013】上記本発明第二は、さらにその特徴とし
て、前記素子電極が、導電性酸化物電極と金属電極から
なることを含む。The second aspect of the present invention is further characterized in that the element electrode comprises a conductive oxide electrode and a metal electrode.
【0014】また、上記本発明第一及び第二は、さらに
その特徴として、前記導電性酸化物電極が、In2 O
3 、SnO2 、或はそれらの混合物のいずれかであるこ
とを含む。The first and second aspects of the present invention are further characterized in that the conductive oxide electrode is In 2 O.
3 , SnO 2 , or a mixture thereof.
【0015】また、本発明の第三は、上記本発明第一又
は第二の電子放出素子を、基板上に複数備えたことを特
徴とする電子源にある。A third aspect of the present invention is an electron source characterized by comprising a plurality of the above-mentioned first or second electron-emitting devices of the present invention on a substrate.
【0016】上記本発明第三は、さらにその特徴とし
て、前記電子源は、複数の電子放出素子を配列した素子
列を少なくとも1列以上有し、各電子放出素子を駆動す
るための配線がマトリクス配置されていること、前記電
子源は、複数の電子放出素子を配列した素子列を少なく
とも1列以上有し、各電子放出素子を駆動するための配
線が梯状配置されていることをも含む。The third aspect of the present invention is further characterized in that the electron source has at least one element row in which a plurality of electron-emitting elements are arranged, and a wiring for driving each electron-emitting element is a matrix. It is also arranged that the electron source has at least one row of elements in which a plurality of electron-emitting devices are arranged, and that the wiring for driving each electron-emitting element is arranged in a ladder shape. .
【0017】また、本発明の第四は、上記本発明第三の
電子源と、該電子源から放出される電子線の照射により
画像を形成する画像形成部材とを有することを特徴とす
る画像形成装置にある。Further, a fourth aspect of the present invention is characterized by having the above-mentioned third electron source of the present invention and an image forming member for forming an image by irradiation of an electron beam emitted from the electron source. It is in the forming device.
【0018】上記のように、本発明は電子放出素子とし
て特に表面伝導型電子放出素子、該表面伝導型電子放出
素子を複数配列形成した電子源、該電子源を用いた画像
形成装置に係るもので、各発明の構成及び作用を以下に
更に説明する。As described above, the present invention particularly relates to a surface conduction electron-emitting device as an electron-emitting device, an electron source in which a plurality of surface-conduction electron-emitting devices are arranged, and an image forming apparatus using the electron source. Then, the configuration and operation of each invention will be further described below.
【0019】本発明の表面伝導型電子放出素子の基本的
な構成は図18に示したものの他に、図1に示されるよ
うに図18の素子構成と逆の構成とすることもできる。
これらの図において、1は基板、2は電子放出部、3は
電子放出部を含む導電性薄膜、4と5は素子電極であ
る。The basic structure of the surface conduction electron-emitting device of the present invention is not limited to that shown in FIG. 18, but may be the reverse of the device structure shown in FIG. 18 as shown in FIG.
In these figures, 1 is a substrate, 2 is an electron emitting portion, 3 is a conductive thin film including an electron emitting portion, and 4 and 5 are device electrodes.
【0020】図18の素子構成とした場合には、素子電
極4,5を形成した後に有機金属含有溶液をスピンナー
法等により塗布して導電性薄膜3を形成すると、得られ
る導電性薄膜3は素子電極近傍で厚く、中央部で薄くな
る傾向にある。一方、図1の素子構成とした場合には、
導電性薄膜3の膜厚むらを解消でき、比較的膜厚制御が
容易となり、後述のフォーミング処理によって形成され
る電子放出部2の均一化、ひいては各素子の電子放出特
性の均一化を図る上で好ましい。In the case of the device configuration shown in FIG. 18, when the device electrodes 4 and 5 are formed and then the organic metal-containing solution is applied by the spinner method or the like to form the conductive thin film 3, the obtained conductive thin film 3 is obtained. It tends to be thick near the element electrode and thin at the center. On the other hand, when the device configuration shown in FIG. 1 is used,
In order to eliminate unevenness in the thickness of the conductive thin film 3 and to relatively easily control the thickness, the electron-emitting portion 2 formed by the forming process described later can be made uniform, and the electron-emitting characteristics of each element can be made uniform. Is preferred.
【0021】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。As the substrate 1, for example, quartz glass, Na
Examples thereof include glass having a reduced content of impurities such as blue glass, soda lime glass, a laminated body obtained by laminating SiO 2 on soda lime glass by a sputtering method, and ceramics such as alumina.
【0022】対向する素子電極4,5の材料としては、
導電性酸化物が用いられ、例えばIn2 O3 ,SnO
2 ,RuO2 ,ITO等や、これらの混合物から適宜選
択される。素子電極4,5に上記の導電性酸化物を用い
ることにより、上記基板1及び後述の金属酸化物からな
る導電性薄膜3との十分な密着力を得ることができる。As the material of the device electrodes 4 and 5 facing each other,
A conductive oxide is used, for example, In 2 O 3 , SnO.
2 , RuO 2 , ITO, or a mixture thereof is appropriately selected. By using the above-mentioned conductive oxide for the device electrodes 4 and 5, it is possible to obtain sufficient adhesion to the substrate 1 and the conductive thin film 3 made of a metal oxide described later.
【0023】また、図1のような素子構成とした場合に
は、図2に示すように素子電極4,5を上記導電性酸化
物からなる下引き層4a,5a、及び一般的導体材料の
金属電極層4b,5bで構成することができる。即ち、
基板1及び導電性薄膜3に接する部分に上記の導電性酸
化物を下引き層4a,5aとして使用し、さらにこれを
金属電極4b,5bで被覆するものであり、これによっ
て基板1及び導電性薄膜3との密着力、及び導電性薄膜
3との電気的接触を維持しながら、金属電極層4b,5
bによる高い導電率や高い熱伝導率等の特徴も兼ね備え
ることができ、好ましい。Further, in the case of the element structure shown in FIG. 1, the element electrodes 4 and 5 are formed of the above-mentioned conductive oxide as the undercoat layers 4a and 5a and the general conductive material as shown in FIG. It can be composed of the metal electrode layers 4b and 5b. That is,
The above-mentioned conductive oxide is used as the subbing layers 4a and 5a in the portion in contact with the substrate 1 and the conductive thin film 3, and is further covered with the metal electrodes 4b and 5b. While maintaining the adhesion with the thin film 3 and the electrical contact with the conductive thin film 3, the metal electrode layers 4b, 5
It is preferable because it can have features such as high electrical conductivity and high thermal conductivity due to b.
【0024】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって、適宜設
計される。The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are appropriately designed according to the applied form.
【0025】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧と電子放出し得る電界強度等により、数
μm〜数十μmである。The device electrode spacing L is preferably several hundred Å to several hundred μm, and more preferably several μm to several depending on the voltage applied between the device electrodes 4 and 5 and the electric field strength capable of emitting electrons. It is 10 μm.
【0026】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。The element electrode length W is preferably several μm to several hundred μm, and the device electrode thickness d is several hundred Å to several μm, in consideration of the resistance value of the electrodes and electron emission characteristics.
【0027】導電性薄膜3を構成する主な材料は、例え
ばPdO,SnO2 ,In2 O3 ,PbO,Sb2 O3
等の金属酸化物である。The main materials constituting the conductive thin film 3 are, for example, PdO, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3.
And other metal oxides.
【0028】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であるのが特
に好ましく、その膜厚は、素子電極4,5へのステップ
カバレージ、素子電極4,5間の抵抗値及び後述するフ
ォーミング条件等によって、適宜設定される。この導電
性薄膜3の膜厚は、好ましくは数Å〜数千Åで、特に好
ましくは10Å〜500Åであり、その抵抗値は、10
3 〜107 Ω/□のシート抵抗値である。The conductive thin film 3 is particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The thickness of the conductive thin film 3 depends on the step coverage to the device electrodes 4 and 5, and the device. It is appropriately set depending on the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive thin film 3 is preferably several Å to several thousand Å, particularly preferably 10 Å to 500 Å, and its resistance value is 10
The sheet resistance value is 3 to 10 7 Ω / □.
【0029】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜を指す。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
るのが好ましく、特に好ましくは10Å〜200Åであ
る。The fine particle film is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are individually dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (island shape). (Including)). In the case of a fine particle film, the particle diameter of the fine particles is preferably several Å to several thousand Å, particularly preferably 10 Å to 200 Å.
【0030】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚,膜
質,材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1,図2及び図18に示されるような位置及び形状
に特定されるものではない。A crack is included in the electron emitting portion 2, and the electron is emitted from the vicinity of the crack. The electron emission portion 2 including the crack and the crack itself are formed depending on the film thickness, film quality, material of the conductive thin film 3, the forming conditions described later, and the like. Therefore, the position and shape of the electron emitting portion 2 are not limited to the position and shape shown in FIGS. 1, 2 and 18.
【0031】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜3を構成する材料の元素の一部、あるいは全てと同様
の物である。また、亀裂を含む電子放出部2及びその近
傍の導電性薄膜3は炭素及び炭素化合物を有することも
ある。The crack may have conductive fine particles having a particle diameter of several Å to several hundred Å. The conductive fine particles are the same as some or all of the elements of the material forming the conductive thin film 3. Further, the electron emitting portion 2 including a crack and the conductive thin film 3 in the vicinity thereof may contain carbon and a carbon compound.
【0032】本発明の表面伝導型電子放出素子の基本構
成の製造方法としては様々な方法が考えられるが、図1
に示した構成の表面伝導型電子放出素子を例に、図3の
製造工程図に基づいてその一例を以下に説明する。尚、
以下に示す工程a〜cは図3の(a)〜(c)に対応す
る。Various methods can be considered as a method for manufacturing the basic structure of the surface conduction electron-emitting device of the present invention.
An example of the surface conduction electron-emitting device having the configuration shown in FIG. 3 will be described below based on the manufacturing process chart of FIG. still,
The steps a to c shown below correspond to (a) to (c) of FIG.
【0033】工程a:基板1を洗剤、純水および有機溶
剤により十分に洗浄した後、有機金属溶液を塗布して放
置することにより有機金属膜を形成する。尚、有機金属
溶液とは、前述の導電性薄膜3の構成材料の金属を主元
素とする有機化合物の溶液である。この後、有機金属膜
を加熱焼成処理して金属酸化物とし、リフトオフ、エッ
チング等によりパターニングされた導電性薄膜3を形成
する。尚、ここでは、有機金属溶液の塗布法により説明
したが、これに限ることなく、例えば真空蒸着法、スパ
ッタ法、化学的気相堆積法、分散塗布法、ディッピング
法、スピンナー法等によって有機金属膜を形成すること
もできる。Step a: After the substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, an organometallic solution is applied and left to stand to form an organometallic film. The organic metal solution is a solution of an organic compound whose main element is a metal that is a constituent material of the conductive thin film 3 described above. Then, the organic metal film is heated and baked to form a metal oxide, and the conductive thin film 3 patterned by lift-off, etching or the like is formed. In addition, although the description has been given here by using the coating method of the organic metal solution, the present invention is not limited to this, and for example, a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like can be used. A film can also be formed.
【0034】工程b:導電性薄膜3を設けた基板1上
に、真空蒸着法,スパッタ法等により前記導電性酸化物
の素子電極材料を堆積させた後、フォトリソグラフィー
技術により所望の形状の素子電極4,5を形成する。Step b: After depositing the element electrode material of the conductive oxide on the substrate 1 provided with the conductive thin film 3 by the vacuum deposition method, the sputtering method or the like, the element having a desired shape is formed by the photolithography technique. The electrodes 4 and 5 are formed.
【0035】工程c:続いて、フォーミングと呼ばれる
通電処理を施す。素子電極4,5間に不図示の電源より
通電すると、導電性薄膜3の部位に構造の変化した電子
放出部2が形成される。この通電処理により導電性薄膜
3を局所的に破壊、変形もしくは変質せしめ、構造の変
化した部位が電子放出部2である。Step c: Subsequently, an energization process called forming is performed. When electricity is applied between the device electrodes 4 and 5 from a power source (not shown), the electron emitting portion 2 having a changed structure is formed at the portion of the conductive thin film 3. By this energization treatment, the conductive thin film 3 is locally destroyed, deformed or altered, and the electron-emissive portion 2 is a portion whose structure is changed.
【0036】フォーミングの電圧波形の例を図4に示
す。FIG. 4 shows an example of the voltage waveform of forming.
【0037】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))がある。The voltage waveform is particularly preferably a pulse waveform,
There are a case where a voltage pulse whose pulse peak value is a constant voltage is continuously applied (FIG. 4A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 4B).
【0038】まず、パルス波高値を定電圧とした場合に
ついて説明する。図4(a)におけるT1及びT2は電
圧波形のパルス幅とパルス間隔であり、例えば、T1を
1μ秒〜10m秒、T2を10μ秒〜100m秒とし、
波高値(フォ−ミング時のピ−ク電圧)を前述した表面
伝導型電子放出素子の形態に応じて適宜選択して、適当
な真空度、例えば1×10-5Torr程度の真空雰囲気
下で、数秒から数十分印加する。尚、印加する電圧波形
は、図示される三角波に限定されるものではなく、矩形
波等の所望の波形を用いることができる。First, the case where the pulse peak value is a constant voltage will be described. In FIG. 4A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, for example, T1 is 1 μsec to 10 msec, T2 is 10 μsec to 100 msec,
The peak value (peak voltage at the time of forming) is appropriately selected according to the form of the surface conduction electron-emitting device described above, and a suitable vacuum degree, for example, in a vacuum atmosphere of about 1 × 10 −5 Torr. Apply for several seconds to several tens of minutes. The voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.
【0039】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図4(b)に
おけるT1及びT2は図4(a)と同様であり、波高値
(フォ−ミング時のピ−ク電圧)を、例えば0.1Vス
テップ程度づつ増加させ、図4(a)の説明と同様の適
当な真空雰囲気下で印加する。Next, the case where the voltage pulse is applied while increasing the pulse peak value will be described. T1 and T2 in FIG. 4 (b) are the same as those in FIG. 4 (a), and the peak value (peak voltage during forming) is increased by, for example, about 0.1 V step, and FIG. The application is performed under an appropriate vacuum atmosphere similar to the description of 1.
【0040】尚、パルス間隔T2中で、導電性薄膜3
(図1及び図2参照)を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば0.1V程度の電圧で素
子電流を測定して抵抗値を求め、例えば1Mオーム以上
の抵抗を示した時にフォーミングを終了する。In the pulse interval T2, the conductive thin film 3
(See FIGS. 1 and 2) A resistance value is obtained by measuring the device current at a voltage that does not locally break, deform, or alter the characteristics, for example, a voltage of about 0.1 V, and a resistance of 1 M ohm or more is shown. Sometimes forming ends.
【0041】更に活性化工程を施すことが好ましい。It is preferable to further perform an activation step.
【0042】活性化工程とは、例えば10-4〜10-5T
orr程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、真空雰囲気中に存在する有機物
質から炭素及び炭素化合物を電子放出部2(図1及び図
2参照)に堆積させることで、素子電流、放出電流の状
態を著しく向上させることができる工程である。この活
性化工程は、例えば素子電流や放出電流を測定しながら
行って、例えば放出電流が飽和した時点で終了するよう
にすれば効果的であるので好ましい。また、活性化工程
でのパルス波高値は、好ましくは素子を駆動する際に印
加する駆動電圧の波高値である。The activation step is, for example, 10 −4 to 10 −5 T.
As with the description in the forming step, it means a process of repeating the application of pulses with a pulse peak value of a constant voltage at a degree of vacuum of about orr, which is used to remove carbon and carbon compounds from an organic substance existing in a vacuum atmosphere. By depositing on the emission part 2 (see FIGS. 1 and 2), the state of the device current and the emission current can be remarkably improved. It is effective to perform this activation step while measuring the device current and the emission current, for example, and to end it when the emission current is saturated, because it is effective. The pulse peak value in the activation step is preferably the peak value of the drive voltage applied when driving the element.
【0043】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500Å以下、より好ましくは300Å以下であ
る。The carbon and the carbon compound are graphite (both single crystal and polycrystal) and amorphous carbon (amorphous carbon and a mixture thereof with polycrystal graphite). The deposited film thickness is preferably 500 Å or less, more preferably 300 Å or less.
【0044】このようにして得られる本発明の表面伝導
型電子放出素子の基本特性を以下に説明する。The basic characteristics of the surface conduction electron-emitting device of the present invention thus obtained will be described below.
【0045】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。FIG. 5 is a schematic block diagram showing an example of a measurement and evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement and evaluation system will be described.
【0046】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流Ifを測定するための電流計、54は電子
放出部2より放出される放出電流Ieを捕捉するための
アノ−ド電極、53はアノ−ド電極54に電圧を印加す
るための高圧電源、52は電子放出部5より放出される
放出電流Ieを測定するための電流計、55は真空装
置、56は排気ポンプである。5, the same reference numerals as those in FIG. 1 indicate the same members. Further, 51 is a power supply for applying a device voltage Vf to the device, 50 is an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5, and 54 is an electron emitting portion 2. An anode electrode for trapping the emission current Ie generated, 53 is a high-voltage power supply for applying a voltage to the anode electrode 54, and 52 is a measurement of the emission current Ie emitted from the electron emission portion 5. An ammeter, 55 is a vacuum device, and 56 is an exhaust pump.
【0047】表面伝導型電子放出素子及びアノ−ド電極
54等は真空装置55内に設置され、この真空装置55
には不図示の真空計等の必要な機器が具備されており、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。The surface conduction electron-emitting device, the anode electrode 54, etc. are installed in a vacuum device 55.
Is equipped with necessary equipment such as a vacuum gauge (not shown),
The surface conduction electron-emitting device can be measured and evaluated under a desired vacuum.
【0048】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated up to about 200 ° C. by a heater.
【0049】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノ−ド電極54の電圧を
1kV〜10kVとし、アノ−ド電極54と表面伝導型
電子放出素子の距離Hを2mm〜8mmとして通常測定
を行う。The basic characteristics of the surface conduction electron-emitting device described below are that the voltage of the anode electrode 54 of the above-mentioned measurement and evaluation system is set to 1 kV to 10 kV and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is H. Is usually set to 2 mm to 8 mm, and the normal measurement is performed.
【0050】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfの関係の典型的な例を図6(図中の実線)
に示す。尚、図6において、放出電流Ieは素子電流I
fに比べて著しく小さいので、任意単位で示されてい
る。First, the emission current Ie and the device current If,
FIG. 6 (solid line in the figure) shows a typical example of the relationship of the element voltage Vf.
Shown in In FIG. 6, the emission current Ie is the device current Ie.
Since it is significantly smaller than f, it is shown in arbitrary units.
【0051】図6から明らかなように、表面伝導型電子
放出素子は、放出電流Ieに対する次の3つの特徴的特
性を有する。As is apparent from FIG. 6, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.
【0052】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図6中のVth)以上の
素子電圧Vfを印加すると急激に放出電流Ieが増加
し、一方、しきい値電圧Vth以下では放出電流Ieが
殆ど検出されない。即ち、放出電流Ieに対する明確な
しきい値電圧Vthを持った非線形素子である。First, in the surface conduction electron-emitting device, when a device voltage Vf higher than a certain voltage (called threshold voltage: Vth in FIG. 6) is applied, the emission current Ie rapidly increases, while At the threshold voltage Vth or less, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
【0053】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。Secondly, since the emission current Ie has the characteristic of monotonically increasing with respect to the element voltage Vf (called MI characteristic), the emission current Ie can be controlled by the element voltage Vf.
【0054】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。Thirdly, the emitted charges trapped in the anode electrode 54 (see FIG. 5) depend on the time for applying the device voltage Vf. That is, the amount of charges captured by the anode electrode 54 can be controlled by the time for which the device voltage Vf is applied.
【0055】図6に実線で示した特性は、放出電流Ie
が素子電圧Vfに対してMI特性を有すると同時に、素
子電流Ifも素子電圧Vfに対してMI特性を有してい
るが、図6に破線で示すように、素子電流Ifは素子電
圧Vfに対して電圧制御型負性抵抗特性(VCNR特性
と呼ぶ)を示す場合もある。いずれの特性を示すかは、
素子の製法及び測定時の測定条件等に依存する。但し、
素子電流Ifが素子電圧Vfに対してVCNR特性を有
する素子でも、放出電流Ieは素子電圧Vfに対してM
I特性を有する。The characteristic shown by the solid line in FIG. 6 is the emission current Ie.
Has an MI characteristic with respect to the element voltage Vf, and at the same time, the element current If also has an MI characteristic with respect to the element voltage Vf. However, as indicated by a broken line in FIG. 6, the element current If becomes the element voltage Vf. On the other hand, it may exhibit a voltage control type negative resistance characteristic (called a VCNR characteristic). Which characteristic is exhibited is
It depends on the manufacturing method of the device and the measurement conditions at the time of measurement. However,
Even if the device current If has a VCNR characteristic with respect to the device voltage Vf, the emission current Ie is M with respect to the device voltage Vf.
It has the I characteristic.
【0056】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。Due to the characteristic characteristics of the surface conduction electron-emitting device of the present invention as described above, even in an electron source or an image forming apparatus in which a plurality of devices are arranged, the amount of emitted electrons can be easily adjusted according to an input signal. Since it can be controlled, it can be applied to various fields.
【0057】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.
【0058】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に各々X方向配線、Y方向配線
を接続した配列方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。As a method of arranging the surface conduction electron-emitting devices in the electron source of the present invention, in addition to the ladder arrangement as described in the section of the prior art, n Y's are arranged on m X-direction wirings. There is an arrangement method in which directional wirings are provided via an interlayer insulating layer and an X-direction wiring and a Y-direction wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device. This is hereinafter referred to as a simple matrix arrangement. First, this simple matrix arrangement will be described in detail.
【0059】前述した表面伝導型電子放出素子の基本的
特性によれば、印加される素子電圧Vfがしきい値電圧
Vthを超える場合には、印加するパルス状電圧の波高
値とパルス幅で電子放出量を制御できる。一方、しきい
値電圧Vth以下では、殆ど電子の放出はされない。従
って、多数の表面伝導型電子放出素子を配置した場合に
おいても、単純なマトリクス配線だけで入力信号に応じ
て制御したパルス状電圧を印加し、個々の素子を選択し
て独立に駆動可能となる。According to the basic characteristics of the surface conduction electron-emitting device described above, when the applied device voltage Vf exceeds the threshold voltage Vth, the electron is generated at the peak value and pulse width of the applied pulsed voltage. The amount of release can be controlled. On the other hand, below the threshold voltage Vth, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, it becomes possible to apply a pulsed voltage controlled according to an input signal only by simple matrix wiring, select individual devices and drive them independently. .
【0060】単純マトリクス配置は上記原理に基づくも
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図7に基づいて更に説明
する。The simple matrix arrangement is based on the above principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.
【0061】図7において、基板1は既に説明したよう
なガラス板等であり、この基板1上に配列された表面伝
導型電子放出素子104の個数及び形状は用途に応じて
適宜設定されるものである。In FIG. 7, the substrate 1 is a glass plate or the like as already described, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are appropriately set according to the application. Is.
【0062】m本のX方向配線102は、各々外部端子
DX1,DX2,・・・DXmを有するもので、基板1
上に、真空蒸着法,印刷法,スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。The m X-direction wirings 102 have external terminals DX1, DX2, ... DXm, respectively, and are provided on the substrate 1
A conductive metal or the like formed on the upper surface by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, the material, so that the voltage is supplied almost evenly to the large number of surface conduction electron-emitting devices 104,
The film thickness and wiring width are set.
【0063】n本のY方向配線103は、各々外部端子
DY1,DY2,・・・DYnを有するもので、X方向
配線102と同様に作成される。The n Y-direction wirings 103 each have external terminals DY1, DY2, ... DYn, and are formed similarly to the X-direction wirings 102.
【0064】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。These m X-direction wirings 102 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the directional wirings 103 and electrically separated to form a matrix wiring. In addition, both m and n are positive integers.
【0065】不図示の層間絶縁層は、真空蒸着法,印刷
法,スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、X方向配線102と
Y方向配線103は各々外部端子として引き出されてい
る。The interlayer insulating layer (not shown) is SiO 2 or the like formed by a vacuum evaporation method, a printing method, a sputtering method or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103. The X-direction wiring 102 and the Y-direction wiring 103 are drawn out as external terminals.
【0066】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法,印刷法,
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。Further, the opposing device electrodes (not shown) of the surface conduction electron-emitting device 104 are m number of X-direction wirings 102.
And n Y-direction wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of a conductive metal or the like formed by a sputtering method or the like
05 are electrically connected.
【0067】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、またそれぞれ異なっていてもよく、前述の素子電
極の材料等より適宜選択される。これら素子電極への配
線は、素子電極と材料が同一である場合には、素子電極
と総称する場合もある。また、表面伝導型電子放出素子
104は、基板1あるいは不図示の層間絶縁層上どちら
に形成してもよい。Here, even if some or all of the constituent elements of the m X-direction wirings 102, the n Y-direction wirings 103, the connection lines 105, and the opposing element electrodes are the same, Further, they may be different from each other, and are appropriately selected from the above-mentioned material of the device electrode and the like. The wiring to these element electrodes may be generically referred to as an element electrode when the same material as the element electrode is used. The surface conduction electron-emitting device 104 may be formed either on the substrate 1 or on an interlayer insulating layer (not shown).
【0068】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。Further, as will be described later in detail, a scanning signal is applied to the X-direction wiring 102 in order to scan the rows of the surface conduction electron-emitting devices 104 arranged in the X-direction according to an input signal. A scanning signal applying means (not shown) is electrically connected.
【0069】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号印加手段が電気的に接続されている。各
表面伝導型電子放出素子104に印加される駆動電圧
は、当該表面伝導型電子放出素子に印加される走査信号
と変調信号の差電圧として供給されるものである。On the other hand, a modulation signal (not shown) is applied to the Y-direction wiring 103 in order to modulate each row of the surface conduction electron-emitting devices 104 arranged in the Y-direction according to an input signal. The signal applying means is electrically connected. The drive voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the surface conduction electron-emitting device.
【0070】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201でNT
SC方式のテレビ信号に応じてテレビジョン表示を行う
ための駆動回路の一例を示すブロック図である。Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above simple matrix arrangement will be described with reference to FIGS. 8 is a basic configuration diagram of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is the display panel 201 of FIG.
It is a block diagram showing an example of a drive circuit for performing a television display according to an SC system television signal.
【0071】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレ−ト、116はガラス基板1
13の内面に画像形成部材であるところの蛍光膜114
とメタルバック115等が形成されたフェ−スプレ−
ト、112は支持枠である。リアプレ−ト111,支持
枠112及びフェ−スプレ−ト116は、これらの接合
部分にフリットガラス等を塗布し、大気中あるいは窒素
雰囲気中で400℃〜500℃で10分間以上焼成する
ことで封着して、外囲器118を構成している。In FIG. 8, 1 is a substrate of an electron source in which the surface conduction electron-emitting devices are arranged as described above, 111 is a rear plate on which the substrate 1 is fixed, and 116 is a glass substrate 1.
The fluorescent film 114, which is an image forming member, is formed on the inner surface of 13.
And a face spray formed with a metal back 115 and the like.
Reference numeral 112 is a support frame. The rear plate 111, the support frame 112, and the face plate 116 are sealed by applying frit glass or the like to their joints and firing at 400 ° C. to 500 ° C. for 10 minutes or more in the air or a nitrogen atmosphere. Then, the outer envelope 118 is constructed.
【0072】図8において、102,103は表面伝導
型電子放出素子104の一対の素子電極4,5(図1及
び図2参照)に接続されたX方向配線及びY方向配線
で、各々外部端子Dx1ないしDxm、Dy1ないしD
ynを有している。In FIG. 8, 102 and 103 are X-direction wirings and Y-direction wirings connected to the pair of device electrodes 4 and 5 (see FIGS. 1 and 2) of the surface conduction electron-emitting device 104, each of which is an external terminal. Dx1 to Dxm, Dy1 to D
have yn.
【0073】外囲器118は、上述の如く、フェ−スプ
レ−ト116、支持枠112、リアプレ−ト111で構
成されている。しかし、リアプレ−ト111は主に基板
1の強度を補強する目的で設けられるものであり、基板
1自体で十分な強度を持つ場合は別体のリアプレ−ト1
11は不要であり、基板1に直接支持枠112を封着
し、フェ−スプレ−ト116、支持枠112、基板1に
て外囲器118を構成しても良い。また、フェースプレ
ート116とリアプレート111の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器118とすることも
できる。The envelope 118 is composed of the face plate 116, the support frame 112 and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1, and when the substrate 1 itself has sufficient strength, the rear plate 1 is a separate body.
11, the support frame 112 may be directly sealed to the substrate 1, and the face plate 116, the support frame 112, and the substrate 1 may constitute the envelope 118. Further, by further installing a support body (not shown) called a spacer between the face plate 116 and the rear plate 111, it is possible to form the envelope 118 having sufficient strength against atmospheric pressure.
【0074】蛍光膜114は、モノクロ−ムの場合は蛍
光体122のみから成るが、カラ−の場合は、蛍光体1
22の配列により、ブラックストライプ(図9(a))
あるいはブラックマトリクス(図9(b))等と呼ばれ
る黒色導電材121と、蛍光体122とで構成される。
ブラックストライプ、ブラックマトリクスを設ける目的
は、カラ−表示の場合必要となる三原色の各蛍光体12
2間の塗り分け部を黒くすることで混色等を目立たなく
することと、蛍光膜114における外光反射によるコン
トラストの低下を抑制することである。黒色導電材12
1の材料としては、通常よく用いられている黒鉛を主成
分とする材料だけでなく、導電性があり、光の透過及び
反射が少ない材料であれば他の材料を用いることもでき
る。In the case of monochrome, the fluorescent film 114 is composed of only the phosphor 122, but in the case of color, the phosphor 1 is used.
22 stripes, black stripes (Fig. 9 (a))
Alternatively, it is composed of a black conductive material 121 called a black matrix (FIG. 9B) and the like, and a phosphor 122.
The purpose of providing the black stripes and the black matrix is to provide each of the three primary color phosphors 12 required for color display.
It is to make the color-mixed portions between the two black so as to make the color mixture inconspicuous and to suppress the deterioration of the contrast due to the reflection of external light on the fluorescent film 114. Black conductive material 12
As the material of No. 1, not only a commonly used material containing graphite as a main component, but also another material can be used as long as it is a material having conductivity and little transmission and reflection of light.
【0075】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクロ−ム、カラ−によらず、沈殿
法や印刷法が用いられる。As a method for applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.
【0076】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をフェ−スプレ−ト11
6側へ鏡面反射することにより輝度を向上すること、高
圧端子Hvから電子ビ−ム加速電圧を印加するための電
極として作用すること、外囲器118内で発生した負イ
オンの衝突によるダメ−ジからの蛍光体122の保護等
である。メタルバック115は、蛍光膜114の作製
後、蛍光膜114の内面側表面の平滑化処理(通常、フ
ィルミングと呼ばれる)を行い、その後Alを真空蒸着
等で堆積することで作製できる。Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to allow the light emitted from the phosphor 122 (see FIG. 9) toward the inner surface side to face the face plate 11.
6 to improve the brightness by specular reflection, to act as an electrode for applying an electron beam accelerating voltage from the high voltage terminal Hv, and to prevent damage due to collision of negative ions generated in the envelope 118. For example, protection of the fluorescent substance 122 from the light. The metal back 115 can be manufactured by performing smoothing processing (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then depositing Al by vacuum vapor deposition or the like.
【0077】フェ−スプレ−ト116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.
【0078】前述の封着を行う際、カラ−の場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行う必
要がある。When the above-mentioned sealing is performed, in the case of a color, the phosphors 122 of the respective colors have to correspond to the surface conduction electron-emitting devices 104, so that it is necessary to perform sufficient alignment.
【0079】外囲器118内は、不図示の排気管を通
じ、10-7Torr程度の真空度にされ、封止される。
また、外囲器118の封止を行う直前あるいは封止後
に、ゲッタ−処理を行う場合もある。これは、抵抗加熱
あるいは高周波加熱等の加熱法により、外囲器118内
の所定の位置に配置したゲッタ−(不図示)を加熱し、
蒸着膜を形成する処理である。ゲッタ−は通常Ba等が
主成分であり、該蒸着膜の吸着作用により、例えば10
-5〜10-7Torrの真空度を維持するためのものであ
る。The inside of the envelope 118 is sealed through a vacuum degree of about 10 -7 Torr through an exhaust pipe (not shown).
Further, the getter process may be performed immediately before or after the envelope 118 is sealed. This is to heat a getter (not shown) arranged at a predetermined position in the envelope 118 by a heating method such as resistance heating or high frequency heating.
This is a process of forming a vapor deposition film. The getter usually contains Ba or the like as a main component.
This is for maintaining a vacuum degree of -5 to 10 -7 Torr.
【0080】尚、前述したフォーミング及び活性化工程
は、通常、外囲器118の封止直前又は封止後に行われ
るもので、その内容は前述の通りである。The forming and activating steps described above are usually performed immediately before or after sealing the envelope 118, and the contents thereof are as described above.
【0081】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は前記表示パネルであり、
202は走査回路、203は制御回路、204はシフト
レジスタ、205はラインメモリ、206は同期信号分
離回路、207は変調信号発生器、Vx及びVaは直流
電圧源である。The display panel 201 described above is, for example, as shown in FIG.
It can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is the display panel,
202 is a scanning circuit, 203 is a control circuit, 204 is a shift register, 205 is a line memory, 206 is a sync signal separation circuit, 207 is a modulation signal generator, and Vx and Va are DC voltage sources.
【0082】図10に示されるように、表示パネル20
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn、及び高圧端子Hvを介して外部の電気回路
と接続されている。このうち、外部端子Dx1ないしD
xmには、前記表示パネル201内に設けられている表
面伝導型電子放出素子、すなわちm行n列の行列状にマ
トリクス配置された表面伝導型電子放出素子群を1行
(n素子)づつ順次駆動して行くための走査信号が印加
される。As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit via the external terminals Dx1 to Dxm, the external terminals Dy1 to Dyn, and the high-voltage terminal Hv. Of these, the external terminals Dx1 to Dx
In xm, a surface conduction electron-emitting device provided in the display panel 201, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns is sequentially arranged for each row (n elements). A scanning signal for driving is applied.
【0083】一方、外部端子Dy1ないしDynには、
前記走査信号により選択された1行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Hvには、直流電圧源Vaより、例えば10kV
の直流電圧が供給される。これは表面伝導型電子放出素
子より出力される電子ビームに、蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。On the other hand, the external terminals Dy1 to Dyn are
A modulation signal for controlling the output electron beam of each element in one row selected by the scanning signal is applied. Further, the high voltage terminal Hv is, for example, 10 kV from the DC voltage source Va.
DC voltage is supplied. This is an accelerating voltage for giving enough energy to excite the phosphor to the electron beam output from the surface conduction electron-emitting device.
【0084】走査回路202は、内部にm個のスイッチ
ング素子(図10中、S1ないしSmで模式的に示す)
を備えるもので、各スイッチング素子S1〜Smは、直
流電圧源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。The scanning circuit 202 includes therein m switching elements (schematically shown by S1 to Sm in FIG. 10).
Each of the switching elements S1 to Sm selects either the output voltage of the DC voltage source Vx or 0V (ground level) and is electrically connected to the external terminals Dx1 to Dxm of the display panel 201. It is a thing. Each of the switching elements S1 to Sm includes a control circuit 203.
It operates on the basis of the control signal Tscan output from the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET.
【0085】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。The DC voltage source Vx in this example has a threshold drive voltage applied to the surface-conduction type electron-emitting devices which are not scanned, based on the characteristics (threshold voltage) of the surface-conduction type electron-emitting devices. It is set to output a constant voltage that is less than or equal to the value voltage.
【0086】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。The control circuit 203 has a function of matching the operation of each part so that an appropriate display is performed based on the image signal input from the outside. The synchronization signal Tsyn sent from the synchronization signal separation circuit 206 described below
Based on c, Tscan, Tsft, and Tmry control signals are generated for each unit.
【0087】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。The synchronizing signal separation circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and as is well known, a frequency separating (filtering) ) Using a circuit,
It can be easily constructed. Sync signal separation circuit 206
The synchronizing signal separated by means of a vertical synchronizing signal and a horizontal synchronizing signal are also well known. Here, for convenience of explanation, it is shown as Tsync. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is shown as an ATA signal. This DATA signal is input to the shift register 204.
【0088】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて動
作する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えても良い。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。The shift register 204 is for performing serial / parallel conversion of the DATA signal serially input in time series for each line of the image, and based on the control signal Tsft sent from the control circuit 203. Operate. The control signal Tsft is supplied to the shift register 20.
In other words, it may be said that the shift clock is four. Also,
One line of serial / parallel converted image (corresponding to driving data for n elements of the surface conduction electron-emitting device)
Data is output from the shift register 204 as n parallel signals Id1 to Idn.
【0089】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶する為の記憶装置であり、制
御回路203より送られる制御信号Tmryに従って適
宜Id1ないしIdnの内容を記憶する。記憶された内
容は、I’d1ないしI’dnとして出力され、変調信
号発生器207に入力される。The line memory 205 is a storage device for storing data for one line of an image for a required time, and appropriately stores the contents of Id1 to Idn according to the control signal Tmry sent from the control circuit 203. The stored contents are output as I′d1 to I′dn and input to the modulation signal generator 207.
【0090】変調信号発生器207は、前記画像データ
I’d1ないしI’dnの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子Dy1ないしDynを通じて
表示パネル201内の表面伝導型電子放出素子に印加さ
れる。The modulation signal generator 207 is a signal line for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of the image data I'd1 to I'dn.
The output signal is applied to the surface conduction electron-emitting device in the display panel 201 through the external terminals Dy1 to Dyn.
【0091】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては、
表面伝導型電子放出素子への印加電圧の変化に応じて放
出電流も変化して行く。表面伝導型電子放出素子の材料
や構成、製造方法の一部を変える事により、しきい値電
圧の値や、印加電圧に対する放出電流の変化の度合いが
変わる場合もあるが、いずれにしても以下のような事が
言える。As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. For voltages exceeding the threshold voltage,
The emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. The value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may be changed by changing a part of the material, structure, and manufacturing method of the surface conduction electron-emitting device. Can be said.
【0092】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。That is, when a pulsed voltage is applied to the surface conduction electron-emitting device, no electron emission occurs even if a voltage below the threshold voltage is applied, but a voltage exceeding the threshold voltage is applied. If it does, electron emission occurs. At that time, firstly, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Secondly, it is possible to control the total amount of charges of the output electron beam by changing the width of the voltage pulse.
【0093】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。Therefore, as a method of modulating the surface conduction electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 uses a voltage modulation method circuit that generates a voltage pulse of a constant length, but can appropriately modulate the pulse peak value according to the input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a circuit of the pulse width modulation method that can appropriately modulate the pulse width according to the input data is used. To use.
【0094】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。The shift register 204 and the line memory 20
5 may be of a digital signal type or an analog signal type as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.
【0095】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 206 into a digital signal. This can be done by providing an A / D converter at the output of the sync signal separation circuit 206.
【0096】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。Further, in connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in the modulation signal generator 207 is slightly different.
【0097】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えば良く知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。That is, in the case of the voltage modulation method using a digital signal, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added if necessary. Further, in the case of a pulse width modulation method using a digital signal, the modulation signal generator 207, for example, a high-speed oscillator and a counter (counter) that counts the number of waves output by the oscillator, and the output value of the counter and the output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device may be added.
【0098】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。On the other hand, in the case of the voltage modulation method using analog signals, the modulation signal generator 207 may be an amplifier circuit using, for example, a well-known operational amplifier, and a level shift circuit or the like may be added if necessary. May be. Further, in the case of the pulse width modulation method using an analog signal, for example, a well-known voltage controlled oscillation circuit (VCO) may be used, and the voltage is amplified to the drive voltage of the surface conduction electron-emitting device as necessary. May be added.
【0099】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、外部端子Dx1〜
Dxm及びDy1〜Dynから電圧を印加することによ
り、任意の電子放出素子104から電子を放出させるこ
とができ、高圧端子Hvを通じてメタルバック115あ
るいは透明電極(不図示)に高電圧を印加して電子ビ−
ムを加速し、加速した電子ビームを蛍光膜114に衝突
させることで生じる励起・発光によって、NTSC方式
のテレビ信号に応じてテレビジョン表示を行うことがで
きるものである。The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above has the external terminals Dx1 to Dx1.
By applying a voltage from Dxm and Dy1 to Dyn, an electron can be emitted from any electron-emitting device 104, and a high voltage is applied to the metal back 115 or a transparent electrode (not shown) through the high-voltage terminal Hv. Bee
A television display can be performed according to an NTSC television signal by excitation / light emission caused by accelerating the beam and causing the accelerated electron beam to collide with the fluorescent film 114.
【0100】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してNTSC方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、PAL,SECAM方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるTV信号、例えばMUSE方式をはじめとす
る高品位TV方式でもよい。The above-described structure is a schematic structure necessary for obtaining the image forming apparatus of the present invention used for display or the like, and the detailed parts such as the material of each member are limited to the above contents. However, it is appropriately selected so as to suit the purpose of the image forming apparatus. Further, although the NTSC system has been taken as an example of the input signal, the image forming apparatus of the present invention is not limited to this, and other systems such as PAL and SECAM systems may be used, and more scanning lines than these may be used. The TV signal may be a high-definition TV system such as the MUSE system.
【0101】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について、図11及
び図12を用いて説明する。Next, an example of the above-mentioned ladder-type electron source and an image forming apparatus of the present invention using the electron source will be described with reference to FIGS. 11 and 12.
【0102】図11において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。表面伝導型電子
放出素子104は、基板1上に並列に複数個配置され
る。これを素子行と呼ぶ。そしてこの素子行が複数行配
置されて電子源を構成している。In FIG. 11, 1 is a substrate, 104 is a surface conduction electron-emitting device, and 304 is a common wiring for connecting the surface conduction electron-emitting device 104. Ten common wirings are provided, each having external terminals D1 to D10. are doing. A plurality of surface conduction electron-emitting devices 104 are arranged in parallel on the substrate 1. This is called an element row. A plurality of these element rows are arranged to form an electron source.
【0103】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、各々
相隣接する共通配線304、即ち相隣接する外部端子D
2とD3,D4とD5,D6とD7,D8とD9の共通
配線304を一体の同一配線としても行うことができ
る。Each element row can be independently driven by applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2). That is, a voltage exceeding the threshold voltage may be applied to the element row where the electron beam is desired to be emitted, and a voltage lower than the threshold voltage may be applied to the element row where the electron beam is not desired to be emitted. The application of such a driving voltage is performed on the common wirings D2 to D9 located between the element rows by the common wirings 304 adjacent to each other, that is, the external terminals D adjacent to each other.
The common wiring 304 of 2 and D3, D4 and D5, D6 and D7, and D8 and D9 can also be formed as an integrated same wiring.
【0104】図12は、上記梯型配置の電子源を備えた
表示パネル301の構造を示す図である。FIG. 12 is a diagram showing the structure of a display panel 301 provided with the above-mentioned ladder-type electron sources.
【0105】図12において、302はグリッド電極、
303は電子が通過するための開口、D1〜Dmは各表
面伝導型電子放出素子に電圧を印加するための外部端
子、G1〜Gnはグリッド電極302に接続された端子
である。また、各素子行間の共通配線304は一体の同
一配線として基板1上に形成されている。In FIG. 12, 302 is a grid electrode,
Reference numeral 303 is an opening through which electrons pass, D1 to Dm are external terminals for applying a voltage to each surface conduction electron-emitting device, and G1 to Gn are terminals connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integrated single wiring.
【0106】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。In FIG. 12, the same reference numerals as those in FIG. 8 indicate the same members, and a big difference from the display panel 201 using the electron source of the simple matrix arrangement shown in FIG. The point is that the grid electrode 302 is provided between 116.
【0107】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直交して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個づつ円
形の開口303を設けたものとなっている。The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104, and the electron beam is applied to the stripe-shaped electrodes provided orthogonally to the device rows in the ladder type arrangement. To pass
A circular opening 303 is provided for each of the surface conduction electron-emitting devices 104.
【0108】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなくともよく、開口
303をメッシュ状に多数設けることもあり、またグリ
ッド電極302を、例えば表面伝導型電子放出素子10
4の周囲や近傍に設けてもよい。The shape and arrangement position of the grid electrode 302 are
The shape is not necessarily shown in FIG. 12, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided, for example, in the surface conduction electron-emitting device 10.
It may be provided around 4 or in the vicinity thereof.
【0109】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
づつ順次駆動(走査)していくのと同期して、グリッド
電極302の列に画像1ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜114への照射を制
御し、画像を1ラインづつ表示することができる。The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). Then, in synchronization with the sequential driving (scanning) of the element rows one column at a time, a modulation signal for one line of the image is applied to the columns of the grid electrode 302, so that each electron beam is applied to the fluorescent film 114. The irradiation can be controlled and the image can be displayed line by line.
【0110】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
−の露光装置としても用いることができるものである。As described above, the image forming apparatus of the present invention is
An image formation that can be obtained by using the electron source of the present invention in either a simple matrix arrangement or a trapezoidal arrangement and is suitable not only as a display device for the television broadcast described above but also as a display device for a video conference system, a computer, etc. The device is obtained. Further, it can also be used as an exposure device of an optical printer constituted by a photosensitive drum and the like.
【0111】[0111]
【実施例】以下に実施例を挙げ、本発明を更に説明す
る。EXAMPLES The present invention will be further described with reference to the following examples.
【0112】[実施例1]本実施例の電子放出素子とし
て、図1に示した構成の表面伝導型電子放出素子を作製
した。図1(a)は本素子の平面図を、図1(b)は断
面図を示している。なお、図中のWは素子電極4,5の
幅、Lは素子電極4,5間の間隔、dは素子電極の厚さ
を表している。Example 1 A surface conduction electron-emitting device having the structure shown in FIG. 1 was produced as the electron-emitting device of this example. FIG. 1A shows a plan view of this element, and FIG. 1B shows a sectional view. In the figure, W represents the width of the device electrodes 4 and 5, L represents the distance between the device electrodes 4 and 5, and d represents the thickness of the device electrodes.
【0113】図3を用いて、本実施例の表面伝導型電子
放出素子の製造方法を述べる。尚、以下の工程a〜cは
図3の(a)〜(c)に対応する。A method of manufacturing the surface conduction electron-emitting device of this embodiment will be described with reference to FIG. The following steps a to c correspond to (a) to (c) in FIG.
【0114】工程a:基板1として石英基板を用い、こ
れを有機溶剤により充分に洗浄後、有機パラジウム含有
溶液を塗布した後、300℃で10分間の加熱処理をし
て、酸化パラジウム(PdO)微粒子(平均粒径:7n
m)からなる微粒子膜を形成し、導電性薄膜3とした。
ここで導電性薄膜3は、その幅を300μmとし、その
長さを500μmとした。Step a: A quartz substrate is used as the substrate 1, which is thoroughly washed with an organic solvent, coated with an organic palladium-containing solution, and then heat-treated at 300 ° C. for 10 minutes to obtain palladium oxide (PdO). Fine particles (average particle size: 7n
A fine particle film of m) was formed to obtain the conductive thin film 3.
Here, the conductive thin film 3 had a width of 300 μm and a length of 500 μm.
【0115】なお、ここで述べる微粒子の粒径とは、粒
子形状が認識可能な微粒子についての径を言う。The particle diameter of the fine particles described here means the diameter of the fine particles whose particle shape can be recognized.
【0116】工程b:導電性薄膜3を形成した基板1上
にITOからなる素子電極4,5を形成した。この時、
素子電極間隔Lは3μm、素子電極の幅Wを500μ
m、その厚さdを100nmとした。また、素子電極
4,5間の抵抗値は250Ω〜300Ωであった。Step b: Device electrodes 4 and 5 made of ITO were formed on the substrate 1 on which the conductive thin film 3 was formed. This time,
The element electrode spacing L is 3 μm, and the element electrode width W is 500 μm.
m and its thickness d was 100 nm. The resistance value between the device electrodes 4 and 5 was 250Ω to 300Ω.
【0117】尚、比較の為に素子電極4,5をTi/P
t(Tiは下引き層 〜3nm)で形成したものにあっ
ては、導電性薄膜3との界面にTiOが形成されること
によって、導電性薄膜3との接触抵抗は非常に高くな
り、素子電極4,5間の抵抗値は1kΩ〜10kΩを示
していた。For comparison, the device electrodes 4 and 5 were replaced with Ti / P.
In the case of t (Ti is an undercoat layer to 3 nm), TiO is formed at the interface with the conductive thin film 3, so that the contact resistance with the conductive thin film 3 becomes very high, and the element The resistance value between the electrodes 4 and 5 was 1 kΩ to 10 kΩ.
【0118】工程c:素子電極4,5間に電圧を印加
し、導電性薄膜3をフォ−ミング処理することにより、
電子放出部2を形成した。フォ−ミング処理には図4
(a)に示した電圧波形を用いた。Step c: By applying a voltage between the device electrodes 4 and 5 and subjecting the conductive thin film 3 to a forming treatment,
The electron emitting portion 2 was formed. FIG. 4 shows the forming process.
The voltage waveform shown in (a) was used.
【0119】本実施例ではT1を1m秒、T2を10m
秒とし、三角波の波高値(フォ−ミング時のピ−ク電
圧)は5Vとし、フォ−ミング処理は約1×10-6To
rrの真空雰囲気下で60秒間行った。このようにして
作成された電子放出部2は亀裂を含んでおり、パラジウ
ム元素を主成分とする微粒子が分散配置された状態とな
り、その微粒子の平均粒径は3nmであった。In this embodiment, T1 is 1 msec and T2 is 10 m.
The peak value of the triangular wave (peak voltage during forming) is 5 V, and the forming process is about 1 × 10 −6 To.
It was performed for 60 seconds under a vacuum atmosphere of rr. The electron-emitting portion 2 thus produced contained cracks, and the fine particles containing palladium element as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 3 nm.
【0120】以上のようにして作製した表面伝導型電子
放出素子の電子放出特性の測定を、図5に示した測定評
価系を用いて行った。The electron emission characteristics of the surface conduction electron-emitting device produced as described above were measured using the measurement evaluation system shown in FIG.
【0121】尚、測定条件は、アノ−ド電極54と表面
伝導型電子放出素子間の距離Hを4mm、アノ−ド電極
54の電位を1kV、電子放出特性測定時の真空装置5
5内の真空度を約1×10-6Torrとした。その結
果、本実施例の素子では、図6中の実線で示したような
電流−電圧特性が得られた。本素子では、素子電圧8V
程度から急激に放出電流Ieが増加し、素子電圧16V
で素子電流Ifが2.2mA、放出電流Ieが1.1μ
Aとなり、電子放出効率η=Ie/If(%)は0.0
5%であった。The measurement conditions are as follows: the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 4 mm, the potential of the anode electrode 54 is 1 kV, and the vacuum device 5 for measuring electron emission characteristics is used.
The degree of vacuum in 5 was set to about 1 × 10 −6 Torr. As a result, in the element of this example, the current-voltage characteristics as shown by the solid line in FIG. 6 were obtained. In this element, the element voltage is 8V
The emission current Ie increases sharply from the
And the device current If is 2.2 mA and the emission current Ie is 1.1 μm.
A, and the electron emission efficiency η = Ie / If (%) is 0.0
5%.
【0122】[実施例2]本実施例の電子放出素子とし
て、図2に示した構成の表面伝導型電子放出素子を作製
した。図2(a)は本素子の平面図を、図2(b)は断
面図を示している。なお、図中のWは素子電極4,5の
幅、Lは素子電極4,5間の間隔、dは素子電極の厚さ
を表している。Example 2 A surface conduction electron-emitting device having the structure shown in FIG. 2 was produced as the electron-emitting device of this example. FIG. 2A shows a plan view of this element, and FIG. 2B shows a sectional view. In the figure, W represents the width of the device electrodes 4 and 5, L represents the distance between the device electrodes 4 and 5, and d represents the thickness of the device electrodes.
【0123】本実施例の表面伝導型電子放出素子の製造
方法を述べる。A method of manufacturing the surface conduction electron-emitting device of this embodiment will be described.
【0124】(1)基板1として石英基板を用い、これ
を有機溶剤により充分に洗浄後、有機パラジウム含有溶
液を塗布した後、300℃で10分間の加熱処理をし
て、酸化パラジウム(PdO)微粒子(平均粒径:7n
m)からなる微粒子膜を形成し、導電性薄膜3とした。
ここで導電性薄膜3は、その幅を300μmとし、その
長さを500μmとした。(1) A quartz substrate is used as the substrate 1, which is thoroughly washed with an organic solvent, coated with an organic palladium-containing solution, and then heat-treated at 300 ° C. for 10 minutes to obtain palladium oxide (PdO). Fine particles (average particle size: 7n
A fine particle film of m) was formed to obtain the conductive thin film 3.
Here, the conductive thin film 3 had a width of 300 μm and a length of 500 μm.
【0125】(2)導電性薄膜3を形成した基板1上
に、厚さ10nmのITOからなる下引き層4a,5a
を形成した後、厚さ90nmのNiからなる金属電極層
4b,5bを形成して素子電極4,5を形成した。この
時、素子電極間隔Lは3μm、素子電極の幅Wを500
μmとした。(2) On the substrate 1 on which the conductive thin film 3 is formed, the undercoat layers 4a and 5a made of ITO having a thickness of 10 nm.
After forming, the metal electrode layers 4b and 5b made of Ni and having a thickness of 90 nm were formed to form the device electrodes 4 and 5. At this time, the device electrode interval L is 3 μm, and the device electrode width W is 500 μm.
μm.
【0126】本実施例の素子電極4,5間の抵抗値は5
0Ω〜100Ωであり、導電性薄膜3との良好な電気的
接触を保ちながら、金属電極層4b,5bによる高い導
電率を同時に得ることができた。The resistance value between the device electrodes 4 and 5 of this embodiment is 5
It was 0 Ω to 100 Ω, and high electrical conductivity due to the metal electrode layers 4b and 5b could be obtained at the same time while maintaining good electrical contact with the conductive thin film 3.
【0127】(3)実施例1と同様にしてフォーミング
処理を行ない電子放出部2を形成した。(3) The electron-emitting portion 2 was formed by performing the forming process in the same manner as in Example 1.
【0128】以上のようにして作製した素子について、
実施例1と同様にしてその電子放出特性を測定したとこ
ろ、素子電流If及び放出電流Ieともに増加し、電子
放出効率η=Ie/If(%)は0.08%であった。Regarding the device manufactured as described above,
When the electron emission characteristics were measured in the same manner as in Example 1, both the device current If and the emission current Ie increased, and the electron emission efficiency η = Ie / If (%) was 0.08%.
【0129】[実施例3]本実施例では、図18に示し
たような構成の表面伝導型電子放出素子を多数配列形成
して単純マトリクス配置した図7に示したような電子源
を用いて、図8に示したような画像形成装置を作製した
例を説明する。[Embodiment 3] In this embodiment, an electron source as shown in FIG. 7 in which a large number of surface conduction electron-emitting devices having the structure as shown in FIG. 18 are formed and arranged in a simple matrix is used. An example in which an image forming apparatus as shown in FIG. 8 is manufactured will be described.
【0130】電子源の一部の平面図を図13に示す。ま
た、図中のA−A’断面図を図14に示す。但し、図
7,図8,図13,図14において同じ符号は同じ部材
を示す。A plan view of a part of the electron source is shown in FIG. 14 is a sectional view taken along the line AA ′ in the figure. However, the same reference numerals in FIG. 7, FIG. 8, FIG. 13 and FIG. 14 indicate the same members.
【0131】ここで、1は基板、102はX方向配線
(下配線とも呼ぶ)、103はY方向配線(上配線とも
呼ぶ)、3は導電性薄膜、4,5は素子電極、401は
層間絶縁層、402は素子電極4と下配線102との電
気的接続のためのコンタクトホ−ルである。Here, 1 is a substrate, 102 is an X-direction wiring (also called lower wiring), 103 is a Y-direction wiring (also called upper wiring), 3 is a conductive thin film, 4 and 5 are element electrodes, and 401 is an interlayer. An insulating layer 402 is a contact hole for electrically connecting the device electrode 4 and the lower wiring 102.
【0132】まず、電子源の製造方法を図15を用いて
工程順に従って具体的に説明する。尚、以下の工程a〜
hは、図15の(a)〜(h)に対応する。First, a method of manufacturing the electron source will be specifically described in the order of steps with reference to FIG. The following steps a to
h corresponds to (a) to (h) in FIG.
【0133】工程a:清浄化した青板ガラス上に厚さ
0.5μmのシリコン酸化膜をスパッタ法で形成した基
板1上に、真空蒸着により、厚さ5nmのCr、厚さ6
00nmのAuを順次積層した後、ホトレジスト(AZ
1370 ヘキスト社製)をスピンナ−により回転塗
布、ベ−クした後、ホトマスク像を露光、現像して、下
配線102のレジストパタ−ンを形成し、Au/Cr堆
積膜をウエットエッチングして、所望の形状の下配線1
02を形成した。Step a: On a substrate 1 in which a 0.5 μm-thick silicon oxide film was formed on a cleaned soda-lime glass by a sputtering method, by vacuum evaporation, Cr having a thickness of 5 nm and a thickness of 6 were formed.
After sequentially stacking Au of 00 nm, a photoresist (AZ
(1370 Hoechst) is spin coated by a spinner and baked, and then a photomask image is exposed and developed to form a resist pattern of the lower wiring 102, and the Au / Cr deposited film is wet-etched to obtain a desired pattern. Lower wiring 1
02 was formed.
【0134】工程b:次に、厚さ1.0μmのシリコン
酸化膜からなる層間絶縁層401をRFスパッタ法によ
り堆積した。Step b: Next, an interlayer insulating layer 401 made of a silicon oxide film having a thickness of 1.0 μm was deposited by the RF sputtering method.
【0135】工程c:工程bで堆積したシリコン酸化膜
にコンタクトホ−ル402を形成するためのホトレジス
トパタ−ンを作り、これをマスクとして層間絶縁層40
1をエッチングしてコンタクトホ−ル402を形成し
た。エッチングはCF4 とH2ガスを用いたRIE(R
eactive Ion Etching)法によっ
た。Step c: A photoresist pattern for forming a contact hole 402 is formed on the silicon oxide film deposited in step b, and the interlayer insulating layer 40 is formed using this as a mask.
1 was etched to form a contact hole 402. The etching is performed by RIE using CF 4 and H 2 gas (R
The active Ion Etching method was used.
【0136】工程d:その後、素子電極4,5と素子電
極間ギャップGとなるべきパタ−ンをホトレジスト(R
D−2000N−41 日立化成社製)で形成し、スパ
ッタ法により、厚さ100nmのITOを堆積した。ホ
トレジストパタ−ンを有機溶剤で溶解し、ITO堆積膜
をリフトオフし、素子電極間隔Lが3μm、幅Wが30
0μmの素子電極4,5を形成した。Step d: After that, a pattern for forming the gap G between the device electrodes 4 and 5 and the device electrodes is formed by a photoresist (R).
D-2000N-41 manufactured by Hitachi Chemical Co., Ltd.), and ITO having a thickness of 100 nm was deposited by a sputtering method. The photoresist pattern is dissolved in an organic solvent, the ITO deposited film is lifted off, and the element electrode spacing L is 3 μm and the width W is 30.
The device electrodes 4 and 5 of 0 μm were formed.
【0137】工程e:素子電極4,5の上に上配線10
3のホトレジストパタ−ンを形成した後、厚さ5nmの
Ti,厚さ500nmのAuを順次真空蒸着により堆積
し、リフトオフにより不要の部分を除去して、所望の形
状の上配線103を形成した。Process e: Upper wiring 10 on the device electrodes 4 and 5
After forming the photoresist pattern of No. 3, Ti with a thickness of 5 nm and Au with a thickness of 500 nm were sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form the upper wiring 103 of a desired shape. .
【0138】工程f:図16に本工程に関わる導電性薄
膜3のマスクの平面図の一部を示す。これは素子電極間
ギャップLおよびこの近傍に開口を有するマスクであ
り、このマスクにより膜厚100nmのCr膜403を
真空蒸着により堆積・パターニングし、その上に有機P
d(ccp−4230 奥野製薬(株)製)をスピンナ
ーにより回転塗布、300℃で10分間の加熱焼成処理
をした。このようにして形成された主元素としてPdよ
りなる微粒子からなる導電性薄膜3の膜厚は10nm、
シート抵抗値は5×104 Ω/□であった。Step f: FIG. 16 shows a part of a plan view of the mask of the conductive thin film 3 relating to this step. This is a mask having a gap L between the element electrodes and an opening in the vicinity thereof. With this mask, a Cr film 403 having a film thickness of 100 nm is deposited and patterned by vacuum evaporation, and an organic P layer is formed thereon.
d (ccp-4230 manufactured by Okuno Chemical Industries Co., Ltd.) was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes. The thickness of the conductive thin film 3 formed of fine particles of Pd as the main element thus formed is 10 nm,
The sheet resistance value was 5 × 10 4 Ω / □.
【0139】工程g:リフトオフ法によりCr膜403
を除去して、所望のパターン形状を有する導電性薄膜3
を形成した。Step g: Cr film 403 by lift-off method
To remove the conductive thin film 3 having a desired pattern shape.
Was formed.
【0140】工程h:全面にレジストを塗布し、マスク
を用いて露光の後現像し、コンタクトホール402部分
のみレジストを除去した。この後、真空蒸着により、厚
さ5nmのTi、厚さ500nmのAuを順次堆積し、
リフトオフにより不要な部分を除去することによりコン
タクトホール402を埋め込んだ。Step h: A resist was applied on the entire surface, exposed using a mask and developed to remove the resist only from the contact hole 402 portion. After that, by vacuum evaporation, Ti with a thickness of 5 nm and Au with a thickness of 500 nm are sequentially deposited,
Contact holes 402 were filled by removing unnecessary portions by lift-off.
【0141】以上の工程により、基板1上に下配線10
2、層間絶縁層401、上配線103、素子電極4,
5、導電性薄膜3等を形成し、未フォーミングの電子源
を得た。Through the above steps, the lower wiring 10 is formed on the substrate 1.
2, interlayer insulating layer 401, upper wiring 103, device electrode 4,
5, the conductive thin film 3 and the like were formed to obtain an unformed electron source.
【0142】次に、上記の電子源を用いて画像形成装置
を作製した。作製手順を図8及び図9を参照して以下に
説明する。Next, an image forming apparatus was produced using the above electron source. The manufacturing procedure will be described below with reference to FIGS.
【0143】まず、未フォーミングの電子源の基板1を
リアプレ−ト111に固定した後、基板1の5mm上方
に、フェ−スプレ−ト116(ガラス基板113の内面
に画像形成部材であるところの蛍光膜114とメタルバ
ック115が形成されて構成される。)を支持枠112
を介し配置し、フェ−スプレ−ト116、支持枠11
2、リアプレ−ト111の接合部にフリットガラスを塗
布し、大気中で400℃乃至500℃で10分以上焼成
することで封着した。また、リアプレ−ト111への基
板1の固定もフリットガラスで行った。First, after fixing the substrate 1 of the unformed electron source to the rear plate 111, the face plate 116 (which is an image forming member on the inner surface of the glass substrate 113 is located 5 mm above the substrate 1). The fluorescent film 114 and the metal back 115 are formed.) The support frame 112
Through the face plate 116, the support frame 11
2. Frit glass was applied to the joint portion of the rear plate 111, and baked at 400 ° C. to 500 ° C. for 10 minutes or more in the air to seal the rear plate 111. Further, the frit glass was also used to fix the substrate 1 to the rear plate 111.
【0144】画像形成部材であるところの蛍光膜114
は、モノクロ−ムの場合は蛍光体のみから成るが、本実
施例では蛍光体はストライプ形状(図9(a)参照)を
採用し、先に黒色導電材121でブラックストライプを
形成し、その間隙部にスラリー法により各色蛍光体12
2を塗布して蛍光膜114を作製した。黒色導電材12
1としては、通常よく用いられている黒鉛を主成分とす
る材料を用いた。Fluorescent film 114 which is an image forming member
In the case of monochrome, it is composed of only the phosphor, but in this embodiment, the phosphor has a stripe shape (see FIG. 9A), and a black stripe is first formed with the black conductive material 121. Each color phosphor 12 is formed in the gap by the slurry method.
2 was applied to produce a fluorescent film 114. Black conductive material 12
As 1, a commonly used material containing graphite as a main component was used.
【0145】また、蛍光膜114の内面側にはメタルバ
ック115を設けた。メタルバック115は、蛍光膜1
14の作製後、蛍光膜114の内面側表面の平滑化処理
(通常、フィルミングと呼ばれる)を行い、その後、A
lを真空蒸着することで作製した。A metal back 115 is provided on the inner surface side of the fluorescent film 114. The metal back 115 is the fluorescent film 1.
After producing 14, the inner surface of the fluorescent film 114 is smoothed (usually called filming), and then A
1 was vacuum-deposited.
【0146】フェ−スプレ−ト116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極が設けられる場合もあるが、本実施例では、メ
タルバック115のみで十分な導電性が得られたので省
略した。The face plate 116 may be provided with a transparent electrode on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114, but in the present embodiment, only the metal back 115 is used. It was omitted because sufficient conductivity was obtained.
【0147】前述の封着を行う際、カラーの場合は各色
蛍光体122と電子放出素子104とを対応させなくて
はいけないため、十分な位置合わせを行った。When performing the above-mentioned sealing, in the case of color, the phosphors 122 of the respective colors have to correspond to the electron-emitting devices 104, and therefore, sufficient alignment is performed.
【0148】以上のようにして完成した外囲器118内
の雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Dx1〜Dxm
及びDy1〜Dynを通じ、各表面伝導型電子放出素子
104の素子電極4,5間に電圧を印加し、実施例1と
同様にしてフォーミング処理を行い、電子放出部2を作
製した。The atmosphere inside the envelope 118 completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dxm.
And Dy1 to Dyn, a voltage was applied between the device electrodes 4 and 5 of each surface conduction electron-emitting device 104, and a forming process was performed in the same manner as in Example 1 to fabricate the electron-emitting portion 2.
【0149】この後、不図示の排気管を通じ、外囲器1
18内を10-6.5Torr程度の真空度とし、該排気管
をガスバ−ナで熱することで溶着し、外囲器118の封
止を行った。最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッタ−処理を行った。ゲッターは
Baを主成分とした。Thereafter, the envelope 1 is passed through an exhaust pipe (not shown).
The inside of 18 was evacuated to a degree of vacuum of about 10 -6.5 Torr, and the exhaust pipe was heated by a gas burner to be welded to seal the envelope 118. Finally, in order to maintain the degree of vacuum after sealing, a getter process was performed by a high frequency heating method. The getter was mainly composed of Ba.
【0150】以上のようにして単純マトリクス配置の電
子源を用いて構成した表示パネル201(図8参照)に
おいて、容器外端子Dx1ないしDxmとDy1ないし
Dynを通じ、走査信号及び変調信号を不図示の信号発
生手段により各々電子放出素子104に印加することに
より電子放出させると共に、高圧端子Hvを通じてメタ
ルバック115に数kV以上の高圧を印加して、電子ビ
−ムを加速し、蛍光膜114に衝突させ、励起・発光さ
せることで画像表示を行うことができた。In the display panel 201 (see FIG. 8) constructed by using the electron sources of the simple matrix arrangement as described above, scanning signals and modulation signals (not shown) are supplied through the external terminals Dx1 to Dxm and Dy1 to Dyn. Electrons are emitted by applying each to the electron-emitting devices 104 by the signal generating means, and a high voltage of several kV or more is applied to the metal back 115 through the high-voltage terminal Hv to accelerate the electron beam and collide with the fluorescent film 114. Then, an image could be displayed by exciting and emitting light.
【0151】[実施例4]図17は、実施例3の表示パ
ネル(ディスプレイパネル)201(図8参照)を、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した本
発明の画像表示装置の一例を示す図である。[Fourth Embodiment] FIG. 17 shows the display panel (display panel) 201 (see FIG. 8) of the third embodiment, which displays image information provided from various image information sources such as television broadcasting. It is a figure which shows an example of the image display apparatus of this invention comprised so that it could display.
【0152】図中201はディスプレイパネル、100
1はディスプレイパネルの駆動回路、1002はディス
プレイコントローラ、1003はマルチプレクサ、10
04はデコーダ、1005は入出力インターフェース回
路、1006はCPU、1007は画像生成回路、10
08,1009及び1010は画像メモリインターフェ
ース回路、1011は画像入力インターフェース回路、
1012及び1013はTV信号受信回路、1014は
入力部である。In the figure, 201 is a display panel, 100
1 is a display panel drive circuit, 1002 is a display controller, 1003 is a multiplexer, 10
Reference numeral 04 is a decoder, 1005 is an input / output interface circuit, 1006 is a CPU, 1007 is an image generation circuit, 10
08, 1009 and 1010 are image memory interface circuits, 1011 are image input interface circuits,
Reference numerals 1012 and 1013 are TV signal receiving circuits and 1014 is an input unit.
【0153】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。When receiving a signal including both video information and audio information, such as a television signal, the present display device naturally reproduces audio at the same time as displaying video. Descriptions of circuits, speakers, etc. relating to reception, separation, reproduction, processing, and storage of audio information that are not directly related to the features of the invention will be omitted.
【0154】以下、画像信号の流れに沿って各部を説明
してゆく。Each section will be described below along the flow of the image signal.
【0155】先ず、TV信号受信回路1013は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。First, the TV signal receiving circuit 1013 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.
【0156】受信するTV信号の方式は特に限られるも
のではなく、例えば、NTSC方式、PAL方式、SE
CAM方式などの諸方式でも良い。また、これらよりさ
らに多数の走査線よりなるTV信号、例えばMUSE方
式をはじめとするいわゆる高品位TVは、大面積化や大
画素数化に適した前記ディスプレイパネル201の利点
を生かすのに好適な信号源である。The TV signal system to be received is not particularly limited, and examples thereof include NTSC system, PAL system and SE.
Various methods such as a CAM method may be used. Further, a TV signal including a larger number of scanning lines than these, for example, a so-called high-definition TV such as the MUSE system is suitable for taking advantage of the display panel 201 suitable for a large area and a large number of pixels. It is a signal source.
【0157】TV信号受信回路1013で受信されたT
V信号は、デコーダ1004に出力される。T received by the TV signal receiving circuit 1013
The V signal is output to the decoder 1004.
【0158】画像TV信号受信回路1012は、例えば
同軸ケーブルや光ファイバーなどのような有線伝送系を
用いて伝送されるTV画像信号を受信するための回路で
ある。前記TV信号受信回路1013と同様に、受信す
るTV信号の方式は特に限られるものではなく、また本
回路で受信されたTV信号もデコーダ1004に出力さ
れる。The image TV signal receiving circuit 1012 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similar to the TV signal receiving circuit 1013, the system of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 1004.
【0159】画像入力インターフェース回路1011
は、例えばTVカメラや画像読取スキャナーなどの画像
入力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ1004に出力さ
れる。Image input interface circuit 1011
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 1004.
【0160】画像メモリインターフェース回路1010
は、ビデオテープレコーダー(以下VTRと略す)に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ1004に出力される。Image memory interface circuit 1010
Is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR), and the captured image signal is output to the decoder 1004.
【0161】画像メモリインターフェース回路1009
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ10
04に出力される。Image memory interface circuit 1009
Is a circuit for capturing the image signal stored in the video disc.
It is output to 04.
【0162】画像メモリ−インターフェース回路100
8は、いわゆる静止画ディスクのように、静止画像デー
タを記憶している装置から画像信号を取り込むための回
路で、取り込まれた静止画像データはデコーダ1004
に出力される。Image memory-interface circuit 100
Reference numeral 8 denotes a circuit for capturing an image signal from a device that stores still image data, such as a so-called still image disc. The captured still image data is decoded by a decoder 1004.
Is output to
【0163】入出力インターフェース回路1005は、
本表示装置と、外部のコンピュータ、コンピュータネッ
トワークもしくはプリンタなどの出力装置とを接続する
ための回路である。画像データや文字・図形情報の入出
力を行なうのはもちろんのこと、場合によっては本表示
装置の備えるCPU1006と外部との間で制御信号や
数値データの入出力などを行なうことも可能である。The input / output interface circuit 1005 is
It is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input / output image data and character / graphic information, and in some cases, input / output control signals and numerical data between the CPU 1006 of the display device and the outside.
【0164】画像生成回路1007は、前記入出力イン
ターフェース回路1005を介して外部から入力される
画像データや文字・図形情報や、或いはCPU1006
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。The image generation circuit 1007 receives image data, character / graphic information, or CPU 1006 input from the outside via the input / output interface circuit 1005.
It is a circuit for generating display image data based on image data and character / graphic information output from the output. Inside this circuit, for example, a rewritable memory for accumulating image data and character / graphic information, a read-only memory that stores image patterns corresponding to character codes,
The circuits necessary for image generation, such as a processor for image processing, are incorporated.
【0165】本回路により生成された表示用画像データ
は、デコーダ1004に出力されるが、場合によっては
前記入出力インターフェース回路1005を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。The display image data generated by this circuit is output to the decoder 1004, but in some cases, it can be output to an external computer network or printer via the input / output interface circuit 1005.
【0166】CPU1006は、主として本表示装置の
動作制御や、表示画像の生成、選択、編集に関わる作業
を行なう。The CPU 1006 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.
【0167】例えば、マルチプレクサ1003に制御信
号を出力し、ディスプレイパネル201に表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ1002に対して制御信号を発生し、画面表
示周波数や走査方法(例えばインターレースかノンイン
ターレースか)や一画面の走査線の数など表示装置の動
作を適宜制御する。また、前記画像生成回路1007に
対して画像データや文字・図形情報を直接出力したり、
或いは前記入出力インターフェース回路1005を介し
て外部のコンピュータやメモリをアクセスして画像デー
タや文字・図形情報を入力する。For example, a control signal is output to the multiplexer 1003 to appropriately select or combine image signals to be displayed on the display panel 201. At that time, a control signal is generated to the display panel controller 1002 according to the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, etc. are displayed. The operation of the device is controlled appropriately. In addition, image data and character / graphic information are directly output to the image generation circuit 1007,
Alternatively, the external computer or memory is accessed through the input / output interface circuit 1005 to input image data or character / graphic information.
【0168】尚、CPU1006は、むろんこれ以外の
目的の作業にも関わるものであっても良い。例えば、パ
ーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。或いは前述したように、入出力インターフェース回
路1005を介して外部のコンピューターネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行なっても良い。It should be noted that the CPU 1006 may of course be involved in work for other purposes. For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 1005, and work such as numerical calculation may be performed in cooperation with an external device.
【0169】入力部1014は、前記CPU1006に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。The input unit 1014 is used by the user to input commands, programs, data, etc. to the CPU 1006. For example, in addition to a keyboard and a mouse,
It is possible to use various input devices such as a joystick, a bar code reader, and a voice recognition device.
【0170】デコーダ1004は、前記1007ないし
1013より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ1
004は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。The decoder 1004 converts various image signals input from the above 1007 to 1013 into three primary color signals,
Alternatively, it is a circuit for inverse conversion into a luminance signal, an I signal, and a Q signal. In addition, as shown by a dotted line in FIG.
It is desirable that 004 has an image memory inside. This is to handle a television signal that requires an image memory for reverse conversion, such as the MUSE method.
【0171】画像メモリを備えることにより、静止画の
表示が容易になる。或いは前記画像生成回路1007及
びCPU1006と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
なるという利点が得られる。The provision of the image memory makes it easy to display a still image. Alternatively, the image processing circuit 1007 and the CPU 1006 cooperate with each other to obtain an advantage of facilitating image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition.
【0172】マルチプレクサ1003は前記CPU10
06より入力される制御信号に基づき表示画像を適宜選
択するものである。即ち、マルチプレクサ1003はデ
コーダ1004から入力される逆変換された画像信号の
うちから所望の画像信号を選択して駆動回路1001に
出力する。その場合には、一画面表示時間内で画像信号
を切り換えて選択することにより、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像を表示することも可能である。The multiplexer 1003 is the CPU 10
The display image is appropriately selected on the basis of the control signal input from 06. That is, the multiplexer 1003 selects a desired image signal from the inversely converted image signals input from the decoder 1004 and outputs it to the drive circuit 1001. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .
【0173】ディスプレイパネルコントローラ1002
は、前記CPU1006より入力される制御信号に基づ
き駆動回路1001の動作を制御するための回路であ
る。Display panel controller 1002
Is a circuit for controlling the operation of the drive circuit 1001 based on a control signal input from the CPU 1006.
【0174】ディスプレイパネル201の基本的な動作
に関わるものとして、例えばディスプレイパネル201
の駆動用電源(不図示)の動作シーケンスを制御するた
めの信号を駆動回路1001に対して出力する。ディス
プレイパネル201の駆動方法に関わるものとして、例
えば画面表示周波数や走査方法(例えばインターレース
かノンインターレースか)を制御するための信号を駆動
回路1001に対して出力する。また、場合によって
は、表示画像の輝度、コントラスト、色調、シャープネ
スといった画質の調整に関わる制御信号を駆動回路10
01に対して出力する場合もある。As the elements related to the basic operation of the display panel 201, for example, the display panel 201
A signal for controlling the operation sequence of the driving power source (not shown) is output to the driving circuit 1001. As a signal relating to the driving method of the display panel 201, for example, a signal for controlling a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 1001. In some cases, the drive circuit 10 outputs control signals relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image.
It may be output to 01.
【0175】駆動回路1001は、ディスプレイパネル
201に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1003から入力される画像信
号と、前記ディスプレイパネルコントローラ1002よ
り入力される制御信号に基づいて動作するものである。The drive circuit 1001 is a circuit for generating a drive signal to be applied to the display panel 201, based on the image signal input from the multiplexer 1003 and the control signal input from the display panel controller 1002. It works.
【0176】以上、各部の機能を説明したが、図17に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
01に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ1004
において逆変換された後、マルチプレクサ1003にお
いて適宜選択され、駆動回路1001に入力される。一
方、ディスプレイコントローラ1002は、表示する画
像信号に応じて駆動回路1001の動作を制御するため
の制御信号を発生する。駆動回路1001は、上記画像
信号と制御信号に基づいてディスプレイパネル201に
駆動信号を印加する。これにより、ディスプレイパネル
201において画像が表示される。これらの一連の動作
は、CPU1006により統括的に制御される。The functions of the respective parts have been described above. With the configuration illustrated in FIG. 17, the display panel 2 displays image information input from various image information sources in this display device.
01 can be displayed. That is, various image signals such as television broadcasts are transmitted to the decoder 1004.
After being inversely converted in, the signal is appropriately selected in the multiplexer 1003 and input to the driving circuit 1001. On the other hand, the display controller 1002 generates a control signal for controlling the operation of the drive circuit 1001 according to the image signal to be displayed. The drive circuit 1001 applies a drive signal to the display panel 201 based on the image signal and the control signal. As a result, the image is displayed on the display panel 201. These series of operations are centrally controlled by the CPU 1006.
【0177】本画像形成装置においては、前記デコーダ
1004に内蔵する画像メモリや、画像生成回路100
7及びCPU1006が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ替え、はめ込みなどをはじめとする画像
編集を行なうことも可能である。また、本実施例の説明
では、特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。In this image forming apparatus, the image memory built in the decoder 1004 and the image generating circuit 100 are included.
7 and the CPU 1006 are involved not only to display one selected from a plurality of image information but also to enlarge, reduce, rotate, move, edge emphasize, thin out, and interpolate the displayed image information. It is also possible to perform image processing such as color conversion and aspect ratio conversion of images, and image editing such as combining, erasing, connecting, replacing, and fitting. Although not particularly mentioned in the description of the present embodiment, a dedicated circuit for performing processing and editing on audio information may be provided as in the above-mentioned image processing and image editing.
【0178】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピューターの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或いは民生用として極めて応用範囲が広い。Therefore, the present image forming apparatus is a display device for television broadcasting, a terminal device for a video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor,
It is possible to combine the functions of a game console etc. with one unit,
It has an extremely wide range of applications for industrial or consumer use.
【0179】尚、図17は、電子放出素子を電子ビーム
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。Note that FIG. 17 shows only an example of the configuration in the case of an image forming apparatus using a display panel having an electron emitting element as an electron beam source, and the image forming apparatus of the present invention is not limited thereto. It goes without saying that it is not limited.
【0180】例えば図17の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加しても良い。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。For example, among the constituent elements shown in FIG. 17, circuits relating to functions unnecessary for the purpose of use may be omitted.
On the contrary, the constituent elements may be added depending on the purpose of use. For example, when the image forming apparatus is applied as a videophone, it is preferable to add a television camera, a voice microphone, an illuminator, a transmission / reception circuit including a modem, and the like to the constituent elements.
【0181】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル201の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能である。In this image forming apparatus, the display panel 201 according to the present invention can be easily thinned, so that the depth of the display apparatus can be reduced. In addition, since it is easy to make a large screen, has high brightness, and has excellent viewing angle characteristics, it is possible to display a highly realistic image with high power and good visibility.
【0182】[0182]
【発明の効果】以上説明したように、本発明によれば、
表面伝導型電子放出素子における素子電極として導電性
酸化物を用いることにより、金属酸化物からなる導電性
薄膜との電気的接続を維持しながら、基板及び導電性薄
膜との十分な密着力を得ることができる。これにより、
素子の駆動電圧の不必要な上昇を伴うことなく、素子の
安定性及び耐久性が向上する。As described above, according to the present invention,
By using a conductive oxide as the device electrode in the surface conduction electron-emitting device, a sufficient adhesion force between the substrate and the conductive thin film is obtained while maintaining the electrical connection with the conductive thin film made of a metal oxide. be able to. This allows
The stability and durability of the device are improved without unnecessarily increasing the drive voltage of the device.
【0183】また、特に、基板及び導電性薄膜との界面
部分を導電性酸化物とし、さらに該導電性酸化物を覆う
ように金属電極層を設けて素子電極を構成した場合に
は、上記効果に加え、金属電極層による高い導電率や高
い熱伝導率等の特徴も兼ね備えることができ、最終的な
素子の電子放出効率が向上する。In particular, when the interface portion between the substrate and the conductive thin film is made of a conductive oxide and a metal electrode layer is provided so as to cover the conductive oxide to form an element electrode, the above effect is obtained. In addition, the metal electrode layer can have features such as high conductivity and high thermal conductivity, and the electron emission efficiency of the final device is improved.
【0184】また、多数の表面伝導型電子放出素子を配
列形成した電子源、及びこれを用いた画像形成装置は、
より一層歩留りよく作製することができると共に、安定
した電子放出が得られ低電力で明るい高品位な画像を形
成することができる。Further, an electron source in which a large number of surface conduction electron-emitting devices are arrayed and formed, and an image forming apparatus using the same are
It is possible to fabricate with a higher yield, obtain stable electron emission, and form a bright, high-quality image with low power.
【図1】本発明の表面伝導型電子放出素子の一構成例を
示す図である。FIG. 1 is a diagram showing a configuration example of a surface conduction electron-emitting device of the present invention.
【図2】本発明の表面伝導型電子放出素子の別の構成例
を示す図である。FIG. 2 is a diagram showing another configuration example of the surface conduction electron-emitting device of the present invention.
【図3】図1の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。FIG. 3 is a diagram illustrating an example of a method of manufacturing the surface conduction electron-emitting device of FIG.
【図4】フォーミング処理に用いる電圧波形の一例であ
る。FIG. 4 is an example of a voltage waveform used in forming processing.
【図5】表面伝導型電子放出素子の電子放出特性を測定
するための測定評価系の概略図である。FIG. 5 is a schematic diagram of a measurement evaluation system for measuring electron emission characteristics of a surface conduction electron-emitting device.
【図6】本発明の表面伝導型電子放出素子の、放出電流
Ie及び素子電流Ifと、素子電圧Vfの関係の典型的
な例を示す図である。FIG. 6 is a diagram showing a typical example of the relationship between the emission current Ie and the device current If and the device voltage Vf of the surface conduction electron-emitting device of the present invention.
【図7】単純マトリクス配置の電子源の概略図である。FIG. 7 is a schematic diagram of an electron source with a simple matrix arrangement.
【図8】単純マトリクス配置の電子源を備えた表示パネ
ルの概略構成を示す部分切り欠き斜視図である。FIG. 8 is a partially cutaway perspective view showing a schematic configuration of a display panel provided with an electron source having a simple matrix arrangement.
【図9】表示パネルに用いる蛍光膜の構成例を示す図で
ある。FIG. 9 is a diagram showing a configuration example of a fluorescent film used in a display panel.
【図10】NTSC方式のテレビ信号に応じて画像表示
を行う画像形成装置の駆動回路の一例を示すブロック図
である。FIG. 10 is a block diagram showing an example of a drive circuit of an image forming apparatus that displays an image in accordance with an NTSC television signal.
【図11】梯型配置の電子源の概略図である。FIG. 11 is a schematic view of a ladder-type electron source.
【図12】梯型配置の電子源を備えた表示パネルの概略
構成を示す部分切り欠き斜視図である。FIG. 12 is a partial cutaway perspective view showing a schematic configuration of a display panel provided with a trapezoidal arrangement of electron sources.
【図13】実施例3にて示す単純マトリクス配置の電子
源の部分平面図である。FIG. 13 is a partial plan view of an electron source having a simple matrix arrangement shown in a third embodiment.
【図14】図13の電子源の部分断面図である。FIG. 14 is a partial cross-sectional view of the electron source of FIG.
【図15】図13の電子源の製造工程を説明するための
図である。FIG. 15 is a diagram for explaining a manufacturing process of the electron source in FIG.
【図16】図13の電子源の製造工程で用いたマスクの
部分平面図である。16 is a partial plan view of a mask used in a manufacturing process of the electron source of FIG.
【図17】実施例4にて示す画像形成装置のブロック図
である。FIG. 17 is a block diagram of an image forming apparatus according to a fourth exemplary embodiment.
【図18】表面伝導型電子放出素子の基本構成を説明す
るための図である。FIG. 18 is a diagram for explaining the basic configuration of a surface conduction electron-emitting device.
1 基板 2 電子放出部 3 導電性薄膜 4,5 素子電極 4a,5a 導電性酸化物からなる下引き層 4b,5b 金属電極層 50 導電性薄膜3を流れる素子電流Ifを測定するた
めの電流計 51 電子放出素子に素子電圧Vfを印加するための電
源 52 電子放出部2より放出される放出電流Ieを測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部2より放出される電子を捕捉するため
のアノ−ド電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレ−ト 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェ−スプレ−ト Hv 高圧端子 118 外囲器 121 黒色導電材 122 蛍光体 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 Va 直流電圧源 Vx 直流電圧源 301 表示パネル 302 グリッド電極 303 電子が通過するための開口 304 電子放出素子104を配線する共通配線 401 層間絶縁層 402 コンタクトホール 403 Cr膜 1001 ディスプレイパネル201の駆動回路 1002 ディスプレイコントローラ 1003 マルチプレクサ 1004 デコーダ 1005 入出力インターフェース回路 1006 CPU 1007 画像生成回路 1008,1009,1010 画像メモリインターフ
ェース回路 1011 画像入力インターフェース回路 1012,1013 TV信号受信回路 1014 入力部DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3 Conductive thin film 4,5 Element electrodes 4a, 5a Subbing layers 4b, 5b made of conductive oxide 4b, 5b Metal electrode layer 50 Ammeter for measuring element current If flowing through the conductive thin film 3 51 Power Supply for Applying Element Voltage Vf to Electron Emitting Element 52 Ammeter for Measuring Emission Current Ie Emitted from Electron Emitting Section 2 53 High Voltage Power Supply for Applying Voltage to Anode Electrode 54 Electron Emitting Section Anode electrode for trapping electrons emitted from 2 55 Vacuum device 56 Exhaust pump 102 X-direction wiring 103 Y-direction wiring 104 Surface conduction electron-emitting device 105 Connection 111 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescence Membrane 115 Metal back 116 Face plate Hv High voltage terminal 118 Envelope 121 Black conductive material 122 Fluorescent 201 display panel 202 scanning circuit 203 control circuit 204 shift register 205 line memory 206 synchronization signal separation circuit 207 modulation signal generator Va direct current voltage source Vx direct current voltage source 301 display panel 302 grid electrode 303 electron passage opening 304 electron emission Common wiring 401 for wiring the element 104 Interlayer insulating layer 402 Contact hole 403 Cr film 1001 Display panel 201 drive circuit 1002 Display controller 1003 Multiplexer 1004 Decoder 1005 Input / output interface circuit 1006 CPU 1007 Image generation circuit 1008, 1009, 1010 Image memory interface Circuit 1011 Image input interface circuit 1012, 1013 TV signal receiving circuit 1014 Input unit
Claims (8)
連絡する導電性薄膜に電子放出部が設けられた電子放出
素子において、 上記導電性薄膜が金属酸化物膜であり、上記素子電極が
導電性酸化物電極であることを特徴とする電子放出素
子。1. An electron-emitting device in which an electron-emitting portion is provided in a conductive thin film that connects between a pair of device electrodes provided on a substrate, wherein the conductive thin film is a metal oxide film, and the device electrode Is an electrically conductive oxide electrode.
連絡する導電性薄膜に電子放出部が設けられた電子放出
素子において、 上記導電性薄膜が金属酸化物膜であり、上記素子電極の
うち少なくとも基板及び導電性薄膜に接する部分が導電
性酸化物電極であることを特徴とする電子放出素子。2. An electron-emitting device in which an electron-emitting portion is provided in a conductive thin film that connects between a pair of device electrodes provided on a substrate, wherein the conductive thin film is a metal oxide film, and the device electrode An electron-emitting device characterized in that at least a portion in contact with the substrate and the conductive thin film is a conductive oxide electrode.
属電極からなることを特徴とする請求項2に記載の電子
放出素子。3. The electron emitting device according to claim 2, wherein the device electrode comprises a conductive oxide electrode and a metal electrode.
SnO2 、或はそれらの混合物のいずれかであることを
特徴とする請求項1〜3いずれかに記載の電子放出素
子。4. The conductive oxide electrode is In 2 O 3 ,
The electron-emitting device according to any one of claims 1 to 3, wherein the electron-emitting device is made of SnO 2 or a mixture thereof.
素子を、基板上に複数備えたことを特徴とする電子源。5. An electron source comprising a plurality of electron-emitting devices according to claim 1 on a substrate.
列した素子列を少なくとも1列以上有し、各電子放出素
子を駆動するための配線がマトリクス配置されているこ
とを特徴とする請求項5に記載の電子源。6. The electron source has at least one element row in which a plurality of electron emitting elements are arranged, and wirings for driving each electron emitting element are arranged in a matrix. Item 5. The electron source according to item 5.
列した素子列を少なくとも1列以上有し、各電子放出素
子を駆動するための配線が梯状配置されていることを特
徴とする請求項5に記載の電子源。7. The electron source has at least one device row in which a plurality of electron-emitting devices are arranged, and wirings for driving each electron-emitting device are arranged in a ladder shape. The electron source according to claim 5.
と、該電子源から放出される電子線の照射により画像を
形成する画像形成部材とを有することを特徴とする画像
形成装置。8. An image forming apparatus comprising: the electron source according to claim 5; and an image forming member that forms an image by irradiation with an electron beam emitted from the electron source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21524294A JPH0864112A (en) | 1994-08-18 | 1994-08-18 | Electron emitting device, electron source, and image forming apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21524294A JPH0864112A (en) | 1994-08-18 | 1994-08-18 | Electron emitting device, electron source, and image forming apparatus using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864112A true JPH0864112A (en) | 1996-03-08 |
Family
ID=16669079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21524294A Withdrawn JPH0864112A (en) | 1994-08-18 | 1994-08-18 | Electron emitting device, electron source, and image forming apparatus using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864112A (en) |
-
1994
- 1994-08-18 JP JP21524294A patent/JPH0864112A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2836015B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JPH0896700A (en) | Electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JPH08153460A (en) | Electron source and image forming apparatus using the same | |
| JPH08162002A (en) | Surface conduction electron-emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JP2909702B2 (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2923841B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2932240B2 (en) | Electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2961499B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP3185082B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same | |
| JP2961494B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same | |
| JP2872591B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JPH08162006A (en) | Electron emitting device, electron source, and image forming apparatus using the same | |
| JP2866307B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2976175B2 (en) | Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source | |
| JPH0864112A (en) | Electron emitting device, electron source, and image forming apparatus using the same | |
| JP2866312B2 (en) | Electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2946177B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same | |
| JPH08162013A (en) | Electron-emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JPH08162012A (en) | Electron-emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JPH08329829A (en) | Surface conduction electron-emitting device, electron source using the same, image forming apparatus and manufacturing method thereof | |
| JPH08162011A (en) | Electron-emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JPH0831306A (en) | Electron-emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JPH08162004A (en) | Electron emitting device, electron source, and image forming apparatus using the same | |
| JPH0864123A (en) | Electron-emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JPH08273517A (en) | Electron emitting device, electron source, and image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |