JPH0864780A - Ｓｉ基板誘電体薄膜構造 - Google Patents
Ｓｉ基板誘電体薄膜構造Info
- Publication number
- JPH0864780A JPH0864780A JP6195829A JP19582994A JPH0864780A JP H0864780 A JPH0864780 A JP H0864780A JP 6195829 A JP6195829 A JP 6195829A JP 19582994 A JP19582994 A JP 19582994A JP H0864780 A JPH0864780 A JP H0864780A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- thin film
- tin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】 Ｓｉ基板上に誘電体薄膜を配設した構造であ
って、Ｓｉ基板表面上には下部層もしくは中間層として
ＴｉＮ層が介在されている。また、このＴｉＮ層がＴｉ
Ｏ2 層に変化された構造。 【効果】 結晶性が良く、誘電率が向上する他、強誘電
体膜の作成も可能となる。ＤＲＡＭのキャパシターの小
型化や強誘電体膜の電荷保持を利用したＦＲＡＭ（不揮
発性メモリーの一種）の作製等に有用なものとなる。
って、Ｓｉ基板表面上には下部層もしくは中間層として
ＴｉＮ層が介在されている。また、このＴｉＮ層がＴｉ
Ｏ2 層に変化された構造。 【効果】 結晶性が良く、誘電率が向上する他、強誘電
体膜の作成も可能となる。ＤＲＡＭのキャパシターの小
型化や強誘電体膜の電荷保持を利用したＦＲＡＭ（不揮
発性メモリーの一種）の作製等に有用なものとなる。
Description
【０００１】
【産業上の利用分野】この発明は、Ｓｉ基板誘電体薄膜
構造に関するものである。さらに詳しくは、この発明
は、ＶＬＳＩのＤＲＡＭおよびＦＲＡＭ用のキャパシタ
ー(Capacitor)、あるいはＭＯＳＦＥＴ用の酸化物(Oxid
e) 等として有用な、Ｓｉ基板を用いた高（強）誘電体
薄膜の積層構造に関するものである。
構造に関するものである。さらに詳しくは、この発明
は、ＶＬＳＩのＤＲＡＭおよびＦＲＡＭ用のキャパシタ
ー(Capacitor)、あるいはＭＯＳＦＥＴ用の酸化物(Oxid
e) 等として有用な、Ｓｉ基板を用いた高（強）誘電体
薄膜の積層構造に関するものである。
【０００２】
【従来の技術とその課題】近年のマイクロエレクトロニ
クスの急速な発展にともなって、ＶＬＳＩの高集積化は
顕著に進展しているが、メモリ素子としてのＤＲＡＭの
高集積化に従って、キャパシター(Capacitor) の単位面
積当りの充電容量の増加が必要となっている。
クスの急速な発展にともなって、ＶＬＳＩの高集積化は
顕著に進展しているが、メモリ素子としてのＤＲＡＭの
高集積化に従って、キャパシター(Capacitor) の単位面
積当りの充電容量の増加が必要となっている。
【０００３】従来、キャパシター材料としては、一般的
にＳｉＯ2 （ＳｉＯ2 ／Ｓｉ3 Ｎ4）が用いられている
が、このものは誘電率が低いので（〜４）、高い容量を
得るために、キャパシター薄膜の厚さを薄くするか、Tr
ench形・ Stack形構造を採用し、キャパシター面積を増
加させていた。しかしながら、膜厚の減少は素子の信頼
性の確保の点において限界があり、Trench・ Stack形構
造も深刻なコスト負担増をもたらすという問題があっ
た。
にＳｉＯ2 （ＳｉＯ2 ／Ｓｉ3 Ｎ4）が用いられている
が、このものは誘電率が低いので（〜４）、高い容量を
得るために、キャパシター薄膜の厚さを薄くするか、Tr
ench形・ Stack形構造を採用し、キャパシター面積を増
加させていた。しかしながら、膜厚の減少は素子の信頼
性の確保の点において限界があり、Trench・ Stack形構
造も深刻なコスト負担増をもたらすという問題があっ
た。
【０００４】このような事情から、より誘電率の高い高
誘電率材料をＳｉ基板上に薄膜成長させることは極めて
重要な課題となっていた。だが、高誘電体の薄膜化につ
いては、多くの研究がなされ、実用化も進められている
ものの、その実情は、ほとんど酸化物（セラミックス）
基板上への成膜であって、Ｓｉ基板上への成膜について
の研究報告は極めて少ない。
誘電率材料をＳｉ基板上に薄膜成長させることは極めて
重要な課題となっていた。だが、高誘電体の薄膜化につ
いては、多くの研究がなされ、実用化も進められている
ものの、その実情は、ほとんど酸化物（セラミックス）
基板上への成膜であって、Ｓｉ基板上への成膜について
の研究報告は極めて少ない。
【０００５】それと言うのも、Ｓｉ基板上への高誘電体
薄膜の形成には、高誘電体酸化物とＳｉが反応し、アモ
ルファスのＳｉＯ2 が形成され、高結晶性の膜が得られ
ないという問題があったからである。誘電特性（特に誘
電率）は結晶性に大きく影響されることから、このこと
は重大な問題点であった。従来、Ｓｉ基板上への誘電体
薄膜の形成については、（ｉ）上部電極−誘電体−Ｓｉ
のＭＩＳ diode 構造と、（ii）上部電極−誘電体−下
部電極−ＳｉのＭＩＭ構造（特に、強誘電体薄膜形成時
に使用される）の２つのものが知られている。
薄膜の形成には、高誘電体酸化物とＳｉが反応し、アモ
ルファスのＳｉＯ2 が形成され、高結晶性の膜が得られ
ないという問題があったからである。誘電特性（特に誘
電率）は結晶性に大きく影響されることから、このこと
は重大な問題点であった。従来、Ｓｉ基板上への誘電体
薄膜の形成については、（ｉ）上部電極−誘電体−Ｓｉ
のＭＩＳ diode 構造と、（ii）上部電極−誘電体−下
部電極−ＳｉのＭＩＭ構造（特に、強誘電体薄膜形成時
に使用される）の２つのものが知られている。
【０００６】この２つの構造については、現在までに次
のような状況として推移している。 （ｉ）ＭＩＳ構造 まずＭＩＳ構造については、H. Ishiwara 等（ＪＪＡ
Ｐ，３３（１９９４）１４７２）は、focused electron
beam evaporation 法を用い、Ｓｉ（１００），（１１
１）基板上に、エピタキシャルＳｒＴｉＯ3 膜を得てい
る。この場合には、ＴｉとＳｒの金属をまず蒸着し、こ
れらの酸化物のＴｉＯ2 、ＳｒＯ2 を中間（バッファ
ー）層として作用させるようにしている。
のような状況として推移している。 （ｉ）ＭＩＳ構造 まずＭＩＳ構造については、H. Ishiwara 等（ＪＪＡ
Ｐ，３３（１９９４）１４７２）は、focused electron
beam evaporation 法を用い、Ｓｉ（１００），（１１
１）基板上に、エピタキシャルＳｒＴｉＯ3 膜を得てい
る。この場合には、ＴｉとＳｒの金属をまず蒸着し、こ
れらの酸化物のＴｉＯ2 、ＳｒＯ2 を中間（バッファ
ー）層として作用させるようにしている。
【０００７】しかしながら、バルク値（〜３００）より
もはるかに低い誘電率（εr 〜７７）しか得られていな
い。また、D. K. Fork等（Most. Res. Soc. Symp. Pro
c.,２４３（１９９２）４７５）は、Pulsed laser depo
sition 法において、ＧａＡｓ（１００）基板上のＭｇ
Ｏを中間（バッファー）層として、強誘電体のＢａＴｉ
Ｏ2 薄膜をエピタキシャル成長させている。
もはるかに低い誘電率（εr 〜７７）しか得られていな
い。また、D. K. Fork等（Most. Res. Soc. Symp. Pro
c.,２４３（１９９２）４７５）は、Pulsed laser depo
sition 法において、ＧａＡｓ（１００）基板上のＭｇ
Ｏを中間（バッファー）層として、強誘電体のＢａＴｉ
Ｏ2 薄膜をエピタキシャル成長させている。
【０００８】しかしながら、ＭｇＯ層の減衰効果によ
り、残留分極０．６μｃ／ｃｍ2 ε r 〜４０という、
バルク値より低い特性値しか得られていない。一方、こ
れまでに、ＭｇＡｌ2 Ｏ4 、ＹＳＺ、ＣｅＯ2 、ＭｇＯ
等がＳｉ上にエピタキシャル成長することが知られてい
る。これらの膜を中間（バッファー）層として用いれば
誘電体薄膜のＳｉ基板上へのエピタキシャル成長が可能
であろうことが予測される。実際にも、ＹＳＺはＹＢＣ
Ｏのバッファー層として使われ、良好な超伝導特性が得
られている。
り、残留分極０．６μｃ／ｃｍ2 ε r 〜４０という、
バルク値より低い特性値しか得られていない。一方、こ
れまでに、ＭｇＡｌ2 Ｏ4 、ＹＳＺ、ＣｅＯ2 、ＭｇＯ
等がＳｉ上にエピタキシャル成長することが知られてい
る。これらの膜を中間（バッファー）層として用いれば
誘電体薄膜のＳｉ基板上へのエピタキシャル成長が可能
であろうことが予測される。実際にも、ＹＳＺはＹＢＣ
Ｏのバッファー層として使われ、良好な超伝導特性が得
られている。
【０００９】しかしながら、これらの中間（バッファ
ー）層の低い誘電性のため、容量の直列連結による誘電
特性の劣化という問題がある。（ii）ＭＩＭ構造 この構造では、下部電極として ・Ａｌ，Ｐｔ等の金属 ・ＹＢＣＯ等の酸化物高温超伝導体 ・ＲｕＯ2 ，ＳｒＲｕＯ3 等の導電性酸化物 を用いることが知られている。
ー）層の低い誘電性のため、容量の直列連結による誘電
特性の劣化という問題がある。（ii）ＭＩＭ構造 この構造では、下部電極として ・Ａｌ，Ｐｔ等の金属 ・ＹＢＣＯ等の酸化物高温超伝導体 ・ＲｕＯ2 ，ＳｒＲｕＯ3 等の導電性酸化物 を用いることが知られている。
【００１０】このうちのＡｌは、Ｓｉ基板上に（１１
１）Ａｌ／／（１１１）Ｓｉ、（１１０）Ａｌ／／（１
００）Ｓｉのようにエピタキシャル成長するが、酸化さ
れ易く、Ｓｉと反応し易いという欠点がある。また、Ｐ
ｔは、高温でも耐酸化性があるが、２００℃でＳｉと反
応してＰｔ2Ｓｉを形成するという問題がある。そし
て、Ｓｉ基板上にはエピタキシャル膜が生成できない。
１）Ａｌ／／（１１１）Ｓｉ、（１１０）Ａｌ／／（１
００）Ｓｉのようにエピタキシャル成長するが、酸化さ
れ易く、Ｓｉと反応し易いという欠点がある。また、Ｐ
ｔは、高温でも耐酸化性があるが、２００℃でＳｉと反
応してＰｔ2Ｓｉを形成するという問題がある。そし
て、Ｓｉ基板上にはエピタキシャル膜が生成できない。
【００１１】さらにまた、高温（４５０〜５５０℃以
上）ではＳｉと相互拡散を生じて反応するという問題が
ある（たとえばY. Miyasaka et al, Appl. Phys. Let
t., ５７（２３）（１９９０）２４３１）。すなわち、
金属薄膜上では、エピタキシャル誘電体膜が得られな
い。一方、J. Narayan等（Appl. Phys. Lett.,６３
（１）（１９９３），３０）は、Pulsed laser deposit
ion 法によって、Ｓｉ（１００）基板上のＹＢＣＯを中
間（バッファー）層兼下部電極として、ＰＺＴ強誘電体
薄膜をＣ軸配向で成長させ、誘電率εr ：８００〜１０
００、Ｐｓ〜３７．８μｃ／ｃｍ2 、Ｐｒ：２４．４μ
ｃ／ｃｍ2 等の特性を得ている。また、ＹＢＣＯとＳｉ
の間に、ＹＳＺを中間（バッファー）層として用いても
いる。
上）ではＳｉと相互拡散を生じて反応するという問題が
ある（たとえばY. Miyasaka et al, Appl. Phys. Let
t., ５７（２３）（１９９０）２４３１）。すなわち、
金属薄膜上では、エピタキシャル誘電体膜が得られな
い。一方、J. Narayan等（Appl. Phys. Lett.,６３
（１）（１９９３），３０）は、Pulsed laser deposit
ion 法によって、Ｓｉ（１００）基板上のＹＢＣＯを中
間（バッファー）層兼下部電極として、ＰＺＴ強誘電体
薄膜をＣ軸配向で成長させ、誘電率εr ：８００〜１０
００、Ｐｓ〜３７．８μｃ／ｃｍ2 、Ｐｒ：２４．４μ
ｃ／ｃｍ2 等の特性を得ている。また、ＹＢＣＯとＳｉ
の間に、ＹＳＺを中間（バッファー）層として用いても
いる。
【００１２】R. Ramesh 等（Appl. Phys. Lett.,５９
（１４）（１９９１），１７８２）は、同じ方法によっ
て強誘電性のＢｉ4 Ｔｉ3 Ｏ12のＣ軸配向膜を得てもい
る。さらにまた、C. B. Eom 等（Appl. Phys. Lett.,６
３（１８）（１９９３），２５７０）は、sputtering法
によって、ＳｒＲｕＯ3 を上部および下部の電極として
用い、ＰＺＴ強誘電エピタキシャル膜を得ている。下部
電極ＳｒＲｕＯ3 とＳｉの間には、ＹＳＺを中間（バッ
ファー）層として用いている。
（１４）（１９９１），１７８２）は、同じ方法によっ
て強誘電性のＢｉ4 Ｔｉ3 Ｏ12のＣ軸配向膜を得てもい
る。さらにまた、C. B. Eom 等（Appl. Phys. Lett.,６
３（１８）（１９９３），２５７０）は、sputtering法
によって、ＳｒＲｕＯ3 を上部および下部の電極として
用い、ＰＺＴ強誘電エピタキシャル膜を得ている。下部
電極ＳｒＲｕＯ3 とＳｉの間には、ＹＳＺを中間（バッ
ファー）層として用いている。
【００１３】これにより、Ｐｒ：１０．５μｃ／ｃ
ｍ2 、Ｅｃ：７０ＫＶ／ｃｍの特性を得ている。特にfa
tigue 特性の向上が確認されている。また、R. Ramesh
等（Appl. Phys. Lett.,６３（２６）（１９９３），３
５９２）は、pulsed laser deposition 法によって、Ｌ
ａ−Ｓｒ−Ｃｏ−Ｏを上部および下部電極として用い、
Ｐｂ0.9 Ｌａ0.1 Ｚｒ0.2 Ｔｉ0.8 Ｏ3 強誘電体薄膜を
Ｓｉ（１００）基板上にエピタキシャル成長させてい
る。下部電極とＳｉの間には、ＹＳＺが中間（バッファ
ー）層として使用されている。これによって、Δｐ＝８
〜３５μｃ／ｃｍ2 、Ｅｃ＝２５〜３５ＫＶ／ｃｍの特
性を得ている。特にfatigue 特性の向上が確認されてい
る。
ｍ2 、Ｅｃ：７０ＫＶ／ｃｍの特性を得ている。特にfa
tigue 特性の向上が確認されている。また、R. Ramesh
等（Appl. Phys. Lett.,６３（２６）（１９９３），３
５９２）は、pulsed laser deposition 法によって、Ｌ
ａ−Ｓｒ−Ｃｏ−Ｏを上部および下部電極として用い、
Ｐｂ0.9 Ｌａ0.1 Ｚｒ0.2 Ｔｉ0.8 Ｏ3 強誘電体薄膜を
Ｓｉ（１００）基板上にエピタキシャル成長させてい
る。下部電極とＳｉの間には、ＹＳＺが中間（バッファ
ー）層として使用されている。これによって、Δｐ＝８
〜３５μｃ／ｃｍ2 、Ｅｃ＝２５〜３５ＫＶ／ｃｍの特
性を得ている。特にfatigue 特性の向上が確認されてい
る。
【００１４】しかしながら、以上の最近の報告のよう
に、ＳｒＲｕＯ3 、Ｌａ0.5 Ｓｒ0.5ＣｏＯ3 等の導電
性酸化物を上下部電極として用いる３層構造の提案にも
かかわらず、強誘電体のＰＺＴだけが対象とされている
ため、技術としての基盤性に欠け、特性の向上を図ると
の観点では制約の大きなものであった。そこでこの発明
は、以上の通りの従来技術の諸問題を克服するために、
Ｓｉ基板上に高い結晶性と良好な誘電特性を有する新し
いＳｉ基板誘電体薄膜構造を提供することを目的として
いる。
に、ＳｒＲｕＯ3 、Ｌａ0.5 Ｓｒ0.5ＣｏＯ3 等の導電
性酸化物を上下部電極として用いる３層構造の提案にも
かかわらず、強誘電体のＰＺＴだけが対象とされている
ため、技術としての基盤性に欠け、特性の向上を図ると
の観点では制約の大きなものであった。そこでこの発明
は、以上の通りの従来技術の諸問題を克服するために、
Ｓｉ基板上に高い結晶性と良好な誘電特性を有する新し
いＳｉ基板誘電体薄膜構造を提供することを目的として
いる。
【００１５】
【課題を解決するための手段】この発明は、上記の課題
を解決するものとして、Ｓｉ基板上に誘電体薄膜を配設
した構造であって、Ｓｉ基板表面上には下部層もしくは
中間層としてさらにＴｉＮ層が介在されていることを特
徴とするＳｉ基板誘電体薄膜構造を提供する。また、こ
の発明は、上記の構造の誘電体薄膜の上に上部層として
さらにＴｉＮ層が配設されていることを特徴とするＳｉ
基板誘電体薄膜構造も提供する。
を解決するものとして、Ｓｉ基板上に誘電体薄膜を配設
した構造であって、Ｓｉ基板表面上には下部層もしくは
中間層としてさらにＴｉＮ層が介在されていることを特
徴とするＳｉ基板誘電体薄膜構造を提供する。また、こ
の発明は、上記の構造の誘電体薄膜の上に上部層として
さらにＴｉＮ層が配設されていることを特徴とするＳｉ
基板誘電体薄膜構造も提供する。
【００１６】さらにこの発明は、Ｓｉ基板上に誘電体薄
膜を配設した構造であって、Ｓｉ基板表面上には下部層
もしくは中間層としてＴｉＯ2 層が介在されていること
を特徴とするＳｉ基板誘電体薄膜構造、特に、ＴｉＯ2
層がＴｉＮ層の酸化されたもエピタキシャル層からなる
構造をも提供する。
膜を配設した構造であって、Ｓｉ基板表面上には下部層
もしくは中間層としてＴｉＯ2 層が介在されていること
を特徴とするＳｉ基板誘電体薄膜構造、特に、ＴｉＯ2
層がＴｉＮ層の酸化されたもエピタキシャル層からなる
構造をも提供する。
【００１７】
【作用】すなわち、この発明では、まず、導電性であ
り、化学的安定性や拡散防止特性に優れているＴｉＮ薄
膜をＳｉ基板上に成長させ、ＴｉＮ層を下部層（下部電
極）もしくは中間層（バッファー層）として、誘電体薄
膜を形成する。そしてまた、このＴｉＮ層よりＴｉＯ2
層を形成する。
り、化学的安定性や拡散防止特性に優れているＴｉＮ薄
膜をＳｉ基板上に成長させ、ＴｉＮ層を下部層（下部電
極）もしくは中間層（バッファー層）として、誘電体薄
膜を形成する。そしてまた、このＴｉＮ層よりＴｉＯ2
層を形成する。
【００１８】このような構造として、この発明のＳｉ基
板高誘電体薄膜構造はその結晶性とともに、誘電特性は
大きく向上することになる。以下、さらに詳しく説明す
ると、この発明の積層構造は各種の手段によって成膜形
成されるが、なかでも、エピタキシャル成長のために
は、レーザー蒸着の手段が好適に採用される。
板高誘電体薄膜構造はその結晶性とともに、誘電特性は
大きく向上することになる。以下、さらに詳しく説明す
ると、この発明の積層構造は各種の手段によって成膜形
成されるが、なかでも、エピタキシャル成長のために
は、レーザー蒸着の手段が好適に採用される。
【００１９】たとえば添付した図面の図１は、この発明
に用いることのできるレーザー蒸着装置を例示したもの
である。この図１に例示した装置では、ＫｒＦ（λ＝２
４８ｎｍ）エキシマレーザービームをfocusingして、セ
ラミックスターゲットの上に当てる。ターゲットは、成
膜中低速回転させ、全体面積にかけて均一にアブレーシ
ョンされるようにする。アブレーションされた粒子ら
は、ターゲットから２〜４ｃｍ程度離れて置いた基板上
に堆積される。基板はたとえば抵抗加熱により加熱でき
るようにする。薄膜の厚さは、レーザーエネルギー、パ
ルスレートー（周波数）、基板−ターゲット間距離等に
よって決められる。
に用いることのできるレーザー蒸着装置を例示したもの
である。この図１に例示した装置では、ＫｒＦ（λ＝２
４８ｎｍ）エキシマレーザービームをfocusingして、セ
ラミックスターゲットの上に当てる。ターゲットは、成
膜中低速回転させ、全体面積にかけて均一にアブレーシ
ョンされるようにする。アブレーションされた粒子ら
は、ターゲットから２〜４ｃｍ程度離れて置いた基板上
に堆積される。基板はたとえば抵抗加熱により加熱でき
るようにする。薄膜の厚さは、レーザーエネルギー、パ
ルスレートー（周波数）、基板−ターゲット間距離等に
よって決められる。
【００２０】実際にＴｉＮ層を形成する場合には、たと
えばターゲットにはホットプレス成形もしくは焼結した
窒化物を用い、エネルギー密度５〜１０Ｊ／ｃｍ2 、基
板温度７００℃以下の条件を採用する。成膜雰囲気は、
真空中（〜１０-7Ｔｏｒｒ）あるいは〜１０ｍＴｏｒｒ
程度のＮ2 ガス中とする。また、誘電体酸化物薄膜は、
１〜３Ｊ／ｃｍ2 のエネルギー密度、５００〜７００℃
成膜温度、真空中あるいは５０ｍＴｏｒｒ以下のＯ2 ガ
ス雰囲気中で成膜する。成膜後、そのまま冷却するか、
あるいは４００℃まで温度を下げ、１００〜７００ｍＴ
ｏｒｒのＯ2 ガス中３０分〜２時間アニールし、結晶化
をさらに促進する。このようにして、Ｓｉ基板上にＴｉ
Ｎ層と誘電体薄膜とを配設することが可能となる。
えばターゲットにはホットプレス成形もしくは焼結した
窒化物を用い、エネルギー密度５〜１０Ｊ／ｃｍ2 、基
板温度７００℃以下の条件を採用する。成膜雰囲気は、
真空中（〜１０-7Ｔｏｒｒ）あるいは〜１０ｍＴｏｒｒ
程度のＮ2 ガス中とする。また、誘電体酸化物薄膜は、
１〜３Ｊ／ｃｍ2 のエネルギー密度、５００〜７００℃
成膜温度、真空中あるいは５０ｍＴｏｒｒ以下のＯ2 ガ
ス雰囲気中で成膜する。成膜後、そのまま冷却するか、
あるいは４００℃まで温度を下げ、１００〜７００ｍＴ
ｏｒｒのＯ2 ガス中３０分〜２時間アニールし、結晶化
をさらに促進する。このようにして、Ｓｉ基板上にＴｉ
Ｎ層と誘電体薄膜とを配設することが可能となる。
【００２１】なお、冷却後金属マスクを用い、Ｓｉ／Ｔ
ｉＮ／Oxide 上に、Ａｌ上部電極を蒸着・スパッタリン
グによって形成するか、あるいはレーザーアブレーショ
ン、スパッタリングによって、ＴｉＮ上部電極を形成す
る。ＴｉＮをＳｉ／ＴｉＮ／Oxide の上に全面積にかけ
て成膜し、Photolithography及びエッチングによって、
上部電極を形成してもよい。
ｉＮ／Oxide 上に、Ａｌ上部電極を蒸着・スパッタリン
グによって形成するか、あるいはレーザーアブレーショ
ン、スパッタリングによって、ＴｉＮ上部電極を形成す
る。ＴｉＮをＳｉ／ＴｉＮ／Oxide の上に全面積にかけ
て成膜し、Photolithography及びエッチングによって、
上部電極を形成してもよい。
【００２２】たとえば以上のようにしてＴｉＮ層と誘電
体薄膜の形成が可能とされるが、ＴｉＮ層については、
これを酸化してＴｉＯ2 層に変化させることができる。
エピタキシャルＴｉＯ2 膜が可能とされる。このもの
に、高誘電体薄膜をさらに成膜することが可能となる。
なお、この発明において、高誘電体としては特にその種
類に制限はない。ＢａＴｉＯ3 、ＳｒＴｉＯ3 等の各種
のものが考慮される。
体薄膜の形成が可能とされるが、ＴｉＮ層については、
これを酸化してＴｉＯ2 層に変化させることができる。
エピタキシャルＴｉＯ2 膜が可能とされる。このもの
に、高誘電体薄膜をさらに成膜することが可能となる。
なお、この発明において、高誘電体としては特にその種
類に制限はない。ＢａＴｉＯ3 、ＳｒＴｉＯ3 等の各種
のものが考慮される。
【００２３】以下、実施例を示し、さらに詳しくこの発
明について説明する。
明について説明する。
【００２４】
【実施例】実施例１ 図１の装置を用いて、Ｓｉ（１００）基板上にＴｉＮを
６５０℃、真空中で、レーザーアブレーションにより成
膜し、１０００Åの厚さのエピタキシャル膜を得た。次
いで、その上に、６５０℃、真空中でＢａＴｉＯ3 を成
膜し、１４００Åの厚さの（１００）エピタキシャル膜
を得た。最上層がＡｌ電極の場合には、εr ＝３２３、
２Ｖで＜１０-8Ａ／ｃｍ2 のleakage 電流を確認した。
ＴｉＮ電極の場合εr ＝５８０、２Ｖで１０-8Ａ／ｃｍ
2 のleakage 電流を確認した。
６５０℃、真空中で、レーザーアブレーションにより成
膜し、１０００Åの厚さのエピタキシャル膜を得た。次
いで、その上に、６５０℃、真空中でＢａＴｉＯ3 を成
膜し、１４００Åの厚さの（１００）エピタキシャル膜
を得た。最上層がＡｌ電極の場合には、εr ＝３２３、
２Ｖで＜１０-8Ａ／ｃｍ2 のleakage 電流を確認した。
ＴｉＮ電極の場合εr ＝５８０、２Ｖで１０-8Ａ／ｃｍ
2 のleakage 電流を確認した。
【００２５】図２は、以上のレーザーアブレーションに
よる蒸着で形成したＳｉ基板上のＴｉＮ層のＳＥＭ写真
を示したものである。図２（ａ）は平面を、図２（ｂ）
は断面を示している。この図２（ａ）（ｂ）より明らか
なように、表面は平坦で、従来のＹＢＣＯ等の酸化物薄
膜の場合に見られる粒子(particle)が少ないことがわか
る。
よる蒸着で形成したＳｉ基板上のＴｉＮ層のＳＥＭ写真
を示したものである。図２（ａ）は平面を、図２（ｂ）
は断面を示している。この図２（ａ）（ｂ）より明らか
なように、表面は平坦で、従来のＹＢＣＯ等の酸化物薄
膜の場合に見られる粒子(particle)が少ないことがわか
る。
【００２６】平坦な表面は、レーザーアブレーションで
作製した薄膜の特徴であり、次の酸化物のエピタキシャ
ル成長のための重要な要件である。図３は、ＴｉＮ／Ｓ
ｉ上に６５０℃、〜１０-6Ｔｏｒｒの条件で、１３５０
Åの膜厚にエピタキシャル成長させたＢａＴｉＯ3 ／Ｔ
ｉＮ層のＸＲＤパターンである。
作製した薄膜の特徴であり、次の酸化物のエピタキシャ
ル成長のための重要な要件である。図３は、ＴｉＮ／Ｓ
ｉ上に６５０℃、〜１０-6Ｔｏｒｒの条件で、１３５０
Åの膜厚にエピタキシャル成長させたＢａＴｉＯ3 ／Ｔ
ｉＮ層のＸＲＤパターンである。
【００２７】図４および図５は、Ｓｉ／ＴｉＮ上のＢａ
ＴｉＯ3 （１００）エピタキシャル膜の容量−電圧（Ｃ
−Ｖ）曲線である。図４は上部電極がＡｌの場合を、図
５は上部電極がＴｉＮの場合を示している。これらから
誘電率εr が求められる。上部電極としてＡｌの代りに
ＴｉＮを用いた時、Ｃ−Ｖ曲線は比較的対称的になっ
た。
ＴｉＯ3 （１００）エピタキシャル膜の容量−電圧（Ｃ
−Ｖ）曲線である。図４は上部電極がＡｌの場合を、図
５は上部電極がＴｉＮの場合を示している。これらから
誘電率εr が求められる。上部電極としてＡｌの代りに
ＴｉＮを用いた時、Ｃ−Ｖ曲線は比較的対称的になっ
た。
【００２８】図６は、ＢａＴｉＯ3 の膜厚によるεr の
変化を示している（ｆ＝１ＭＨｚ）。図７は、ＴｉＮを
上部電極として用いた時の周波数によるεr の変化を示
している（ｔ＝１３５０Å）。図８および図９は、Ａｌ
およびＴｉＮを上部電極として用いた時の、Ｉ−Ｖ特性
を示している。実施例２ Ｓｉ（１００）基板上に６５０℃の温度で、真空中（〜
１×１０-6Ｔｏｒｒ）で、実施例１のようにしてＴｉＮ
膜を成膜した。次いで形成したエピタキシャルＴｉＮ膜
を、５０ｍＴｏｒｒの酸素雰囲気中、７８０℃で３０分
間加熱し、ＴｉＮ膜を（１１０）ＴｉＯ2 エピタキシャ
ル膜へ変態させた。
変化を示している（ｆ＝１ＭＨｚ）。図７は、ＴｉＮを
上部電極として用いた時の周波数によるεr の変化を示
している（ｔ＝１３５０Å）。図８および図９は、Ａｌ
およびＴｉＮを上部電極として用いた時の、Ｉ−Ｖ特性
を示している。実施例２ Ｓｉ（１００）基板上に６５０℃の温度で、真空中（〜
１×１０-6Ｔｏｒｒ）で、実施例１のようにしてＴｉＮ
膜を成膜した。次いで形成したエピタキシャルＴｉＮ膜
を、５０ｍＴｏｒｒの酸素雰囲気中、７８０℃で３０分
間加熱し、ＴｉＮ膜を（１１０）ＴｉＯ2 エピタキシャ
ル膜へ変態させた。
【００２９】このエピタキシャルＴｉＯ2 膜は、ｆ＝１
ＭＨｚでεr ＝２５、２．５Ｖで１．５×１０10Ω・ｃ
ｍの電気抵抗率、１０-5Ａ／ｃｍ2 以下のleakage 電流
を示した。図１０（ａ）は、上記ＴｉＮ膜の、また図１
０（ｂ）はＴｉＯ2 膜のＸＲＤパターンを示したもので
ある。
ＭＨｚでεr ＝２５、２．５Ｖで１．５×１０10Ω・ｃ
ｍの電気抵抗率、１０-5Ａ／ｃｍ2 以下のleakage 電流
を示した。図１０（ａ）は、上記ＴｉＮ膜の、また図１
０（ｂ）はＴｉＯ2 膜のＸＲＤパターンを示したもので
ある。
【００３０】図１１は、ＴｉＯ2 エピタキシャル膜のPo
le figueであって、ＴｉＯ2 膜がＳｉ基板上にtwo doma
in構造でエピタキシャル成長していることが示されてい
る。図１２は、Ａｌ上部電極の場合（Ａｌ／ＴｉＯ
2 （１２０ｎｍ）／Ｓｉ）のＴｉＯ2 膜のＩ−Ｖ（Ｊ−
Ｖ）特性を示した図である。また、図１３は、Ｃ−Ｖ特
性を示している。実施例３ 実施例２のＴｉＯ2 ／Ｓｉ膜の上に、ＢａＴｉＯ3 膜
を、６５０℃、真空（〜１×１０-6Ｔｏｒｒ）中でレー
ザー蒸着法によって形成した。Pole Figueによってこの
ＢａＴｉＯ3 膜はエピタキシャル成長していることが確
認された。Ｘ−ray rocking curve によるＦＷＨＭ（半
価幅）は、ＢａＴｉＯ3 （１００）、（２００）peakに
対し、各々、５．５°、５．７°であった。
le figueであって、ＴｉＯ2 膜がＳｉ基板上にtwo doma
in構造でエピタキシャル成長していることが示されてい
る。図１２は、Ａｌ上部電極の場合（Ａｌ／ＴｉＯ
2 （１２０ｎｍ）／Ｓｉ）のＴｉＯ2 膜のＩ−Ｖ（Ｊ−
Ｖ）特性を示した図である。また、図１３は、Ｃ−Ｖ特
性を示している。実施例３ 実施例２のＴｉＯ2 ／Ｓｉ膜の上に、ＢａＴｉＯ3 膜
を、６５０℃、真空（〜１×１０-6Ｔｏｒｒ）中でレー
ザー蒸着法によって形成した。Pole Figueによってこの
ＢａＴｉＯ3 膜はエピタキシャル成長していることが確
認された。Ｘ−ray rocking curve によるＦＷＨＭ（半
価幅）は、ＢａＴｉＯ3 （１００）、（２００）peakに
対し、各々、５．５°、５．７°であった。
【００３１】図１０（ｃ）は、このＢａＴｉＯ3 膜のＸ
ＲＤパターンを示したものである。 実施例４ 実施例３のエピタキシャルＢａＴｉＯ3 ／ＴｉＯ2 ／／
Ｓｉ層は、One Step processによって形成可能である。
すなわち、ＴｉＮ／Ｓｉ上にＢａＴｉＯ3 膜を７８０
℃、５０ｍＴｏｒｒＯ2 中でレーザー蒸着法によって形
成すると、下地のＴｉＮの酸化とＢａＴｉＯ3 膜の成長
が同時に起って、エピタキシャルＢａＴｉＯ3 ／ＴｉＯ
2 ２重層が形成される。
ＲＤパターンを示したものである。 実施例４ 実施例３のエピタキシャルＢａＴｉＯ3 ／ＴｉＯ2 ／／
Ｓｉ層は、One Step processによって形成可能である。
すなわち、ＴｉＮ／Ｓｉ上にＢａＴｉＯ3 膜を７８０
℃、５０ｍＴｏｒｒＯ2 中でレーザー蒸着法によって形
成すると、下地のＴｉＮの酸化とＢａＴｉＯ3 膜の成長
が同時に起って、エピタキシャルＢａＴｉＯ3 ／ＴｉＯ
2 ２重層が形成される。
【００３２】このＢａＴｉＯ3 （４００ｎｍ）／ＴｉＯ
2 （９０ｎｍ）／／Ｓｉ層は、１ＭＨｚでεr ＝１０
０、１０Ｖで５×１０-8Ａ／ｃｍ2 以下のleakage 電流
及び１０13Ω・ｃｍの電気抵抗率を示した。図１４は、
ＢａＴｉＯ3 （４００ｎｍ）／ＴｉＯ2 （９０ｎｍ）／
／Ｓｉエピタキシャル２重層誘電体膜のＩ−Ｖ（Ｊ−
Ｖ）特性を示したものである。また、図１５はＣ−Ｖ特
性を示したものである。
2 （９０ｎｍ）／／Ｓｉ層は、１ＭＨｚでεr ＝１０
０、１０Ｖで５×１０-8Ａ／ｃｍ2 以下のleakage 電流
及び１０13Ω・ｃｍの電気抵抗率を示した。図１４は、
ＢａＴｉＯ3 （４００ｎｍ）／ＴｉＯ2 （９０ｎｍ）／
／Ｓｉエピタキシャル２重層誘電体膜のＩ−Ｖ（Ｊ−
Ｖ）特性を示したものである。また、図１５はＣ−Ｖ特
性を示したものである。
【００３３】もちろん、この発明は、以上の例によって
限定されるものではない。その細部において様々な態様
が可能である。
限定されるものではない。その細部において様々な態様
が可能である。
【００３４】
【発明の効果】以上詳しく説明した通り、この発明によ
って、高誘電率の完全単結晶誘電体膜を形成することに
より、結晶性が良く、誘電率が向上する他、強誘電体膜
の作成も可能となる。ＤＲＡＭのキャパシターの小型化
や強誘電体膜の電荷保持を利用したＦＲＡＭ（不揮発性
メモリーの一種）の作製等に有用なものとなる。
って、高誘電率の完全単結晶誘電体膜を形成することに
より、結晶性が良く、誘電率が向上する他、強誘電体膜
の作成も可能となる。ＤＲＡＭのキャパシターの小型化
や強誘電体膜の電荷保持を利用したＦＲＡＭ（不揮発性
メモリーの一種）の作製等に有用なものとなる。
【図１】レーザー蒸着装置を例示した構成図である。
【図２】（ａ）（ｂ）は、各々、Ｓｉ基板上のＴｉＮ層
の結晶を平面および断面として示した図面に代わる顕微
鏡（ＳＥＭ）写真である。
の結晶を平面および断面として示した図面に代わる顕微
鏡（ＳＥＭ）写真である。
【図３】ＢａＴｉＯ3 ／ＴｉＮ／ＳｉのＸＲＤパターン
図である。
図である。
【図４】Ａｌ上部電極のＢａＴｉＯ3 ／ＴｉＮ／Ｓｉの
Ｃ−Ｖ特性図である。
Ｃ−Ｖ特性図である。
【図５】ＴｉＮ上部電極のＢａＴｉＯ3 ／ＴｉＮ／Ｓｉ
のＣ−Ｖ特性図である。
のＣ−Ｖ特性図である。
【図６】ＢａＴｉＯ3 の膜厚とεr との相関図である。
【図７】ＴｉＮ上部電極の場合の周波数とεr の相関図
である。
である。
【図８】Ａｌ上部電極の場合のＩ−Ｖ特性図である。
【図９】ＴｉＮ上部電極の場合のＩ−Ｖ特性図である。
【図１０】Ｓｉ基板上のＴｉＮ層並びにＴｉＯ2 層およ
びＴｉＯ2 層の上のＢａＴｉＯ3層のＸＲＤパターン図
である。
びＴｉＯ2 層の上のＢａＴｉＯ3層のＸＲＤパターン図
である。
【図１１】ＴｉＯ2 膜のPole figue図である。
【図１２】Ａｌ上部電極の場合の、Ａｌ／ＴｉＯ2 ／Ｓ
ｉのＴｉＯ2 のＩ−Ｖ特性図である。
ｉのＴｉＯ2 のＩ−Ｖ特性図である。
【図１３】図１２に関連するＣ−Ｖ特性図である。
【図１４】ＢａＴｉＯ3 ／ＴｉＯ2 ／ＳｉのＩ−Ｖ特性
図である。
図である。
【図１５】図１４に関連するＣ−Ｖ特性図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 ３０１ Ｒ 21/283 Ｃ 21/8247 29/788 29/792 Ｈ０１Ｌ 29/78 ３７１
Claims (9)
- 【請求項１】 Ｓｉ基板上に誘電体薄膜を配設した構造
であって、Ｓｉ基板表面上には下部層もしくは中間層と
してＴｉＮ層が介在されていることを特徴とするＳｉ基
板誘電体薄膜構造。 - 【請求項２】 請求項１の構造の誘電体薄膜の上に上部
層としてＴｉＮ層が配設されていることを特徴とするＳ
ｉ基板誘電体薄膜構造。 - 【請求項３】 ＴｉＮ層がエピタキシャル層である請求
項１または２の構造。 - 【請求項４】 ＴｉＮ層がレーザー蒸着されている請求
項１ないし３のいずれかの構造。 - 【請求項５】 Ｓｉ基板上に誘電体薄膜を配設した構造
であって、Ｓｉ基板表面上には下部層もしくは中間層と
してＴｉＯ2 層が介在されていることを特徴とするＳｉ
基板誘電体薄膜構造。 - 【請求項６】 ＴｉＯ2 層は、ＴｉＮ層が酸化されたも
のである請求項５の構造。 - 【請求項７】 ＴｉＯ2 層は、レーザー蒸着により形成
されたＴｉＮ層が酸化されたものである請求項６の構
造。 - 【請求項８】 ＴｉＮ層がエピタキシャル層である請求
項６または７の構造。 - 【請求項９】 ＴｉＯ2 層がエピタキシャル層である請
求項５ないし８のいずれかの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6195829A JPH0864780A (ja) | 1994-08-19 | 1994-08-19 | Ｓｉ基板誘電体薄膜構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6195829A JPH0864780A (ja) | 1994-08-19 | 1994-08-19 | Ｓｉ基板誘電体薄膜構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864780A true JPH0864780A (ja) | 1996-03-08 |
Family
ID=16347709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6195829A Pending JPH0864780A (ja) | 1994-08-19 | 1994-08-19 | Ｓｉ基板誘電体薄膜構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083811A (ja) * | 2000-09-06 | 2002-03-22 | Murata Mfg Co Ltd | 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 |
| WO2007099617A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | 半導体装置及びその製造方法 |
-
1994
- 1994-08-19 JP JP6195829A patent/JPH0864780A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083811A (ja) * | 2000-09-06 | 2002-03-22 | Murata Mfg Co Ltd | 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 |
| WO2007099617A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP2722061B2 (ja) | 半導体メモリセルのキャパシタ構造およびその形成方法 | |
| EP1056125B1 (en) | Lead germanate ferroelectric structure with multi-layered electrode | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| JPH08306231A (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| JPH0625841A (ja) | 強誘電体膜の形成方法 | |
| JP3182909B2 (ja) | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 | |
| JP3435633B2 (ja) | 薄膜積層体、薄膜キャパシタ、およびその製造方法 | |
| JPH1056145A (ja) | 半導体集積回路装置の製造方法 | |
| WO1997033316A1 (fr) | Composant a semi-conducteur et sa fabrication | |
| US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
| KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2001122698A (ja) | 酸化物電極薄膜 | |
| US6504228B1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH09246490A (ja) | 半導体装置及びその製造方法 | |
| JPH10173140A (ja) | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 | |
| JP3732631B2 (ja) | 強誘電体素子および半導体装置 | |
| JPH08222711A (ja) | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 | |
| JPH09129827A (ja) | 強誘電体キャパシタ | |
| JPH09102587A (ja) | 強誘電体薄膜素子 | |
| JPH11261028A (ja) | 薄膜キャパシタ | |
| JPH10135420A (ja) | ＭｇＴｉＯ３ 薄膜を備えたＦＲＡＭ素子及びＦＦＲＡＭ素子並びにその製造方法 | |
| JPH0864780A (ja) | Ｓｉ基板誘電体薄膜構造 | |
| JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JP3347010B2 (ja) | 薄膜誘電体素子 |